DE102006047741B4

DE102006047741B4 - Verfahren zur Kompression und Dekompression sehr langer Instruktionswörter (VLIW) und Anordnung zur Durchführung des Verfahrens

Info

Publication number: DE102006047741B4
Application number: DE102006047741A
Authority: DE
Inventors: Hendrik Dipl.-Ing. Seidel; Torsten Limberg
Original assignee: Technische Universitaet Dresden
Current assignee: Technische Universitaet Dresden
Priority date: 2005-10-06
Filing date: 2006-10-06
Publication date: 2010-06-24
Anticipated expiration: 2026-10-07
Also published as: DE102006047741A1

Abstract

Verfahren zur Kompression und Dekompression sehr langer Instruktionswörter (VLIW), bei dem in einer Kompressionsphase eine aus einer Übersetzung eines Programmcodes stammende Folge von Primär-VLIWs aus mehreren Segmenten komprimiert und als Folge von zugehörigen komprimierten Instruktionsworten gespeichert und in einer nachfolgenden Dekompressionsphase aus der Folge von komprimierten Instruktionsworten aufeinander folgende Sekundär-VLIWs aus mehreren Segmenten in der zur Ansteuerung aller Funktionseinheiten benötigten vollen Instruktionswortbreite erzeugt werden, dadurch gekennzeichnet, dass in einem ersten Verfahrensschritt bei der Kompression das Primär-VLIW in gleich große Segmente geteilt wird, deren Breite unabhängig von der Ansteuerung der Funktionseinheiten, d. h. unabhängig vom Layout der Instruktionssatzarchitektur ist und ein komprimiertes Instruktionswort die Segmente enthält, die zwischen dem Primär-VLIW und einem Referenz-Primär-VLIW verschieden sind, dass in einem zweiten Verfahrensschritt die Häufigkeit der Veränderung von Bits der Primär-VLIW zwischen mehreren Primär-VLIW ermittelt worden ist und die Primär-VLIWs vor der Komprimierung so verändert werden, dass die Bits mit ähnlicher Veränderungshäufigkeit, das...

Description

Die Erfindung betrifft ein Verfahren zur Kompression und Dekompression sehr langer Instruktionswörter (VLIW), bei dem in einer Kompressionsphase eine aus einer Übersetzung eines Programmcodes stammende Folge von Primär-VLIWs aus mehreren Segmenten komprimiert und als Folge von zugehörigen komprimierten Instruktionsworten gespeichert werden. In einer nachfolgenden Dekompressionsphase werde aus der Folge von komprimierten Instruktionsworten aufeinander folgende Sekundär-VLIWs aus mehreren Segmenten in der zur Ansteuerung aller Funktionseinheiten benötigten vollen Instruktionswortbreite erzeugt.
Die Erfindung betrifft auch eine Anordnung zur Durchführung des Verfahrens.
Aus dem Bericht von Weiss H., Fettweis, G. ”Dynamic Codewidth Reduction for VLIW Instruction Set Architectures in Digital Signal Processors” (Tagungsbericht des 3. Int. Workshop an Signal an Image Processing IWSIP '96 S. 517 bis 520) ist ein Verfahren zur Kompimierung von sehr langen Instruktionsworten (VLIW = Very Long Instruction Word) bei parallel arbeitenden Prozessoren beschrieben. Darin werden komprimierte Instrukti onsworte aus hintereinander liegenden Primär-VLIW so zusammengestellt, dass anschließend daraus wieder Sekundär-VLIW erstellt werden können, indem ein einmal erzeugtes Sekundär-VLIW in einen Instruktionswortspeicher geschrieben wird und zur Erzeugung des nächsten Sekundär-VLIWs bei dem gespeicherten Sekundär-VLIW nur die Instruktionswortteile ausgetauscht werden, die sich von dem gespeicherten Sekundär-VLIW zu dem zu erzeugenden Sekundär-VLIW unterscheiden. Mithin braucht in dem komprimierten Instruktionswort nur die Information enthalten zu sein, welches Instruktionswortteil sich unterscheidet und mit welchem Inhalt es sich unterscheidet. Damit ist es möglich, die komprimierten Instruktionsworte sehr schmal zu gestalten und damit Speicherplatz zu sparen.
Bei größeren Unterschieden zwischen dem gespeicherten und dem herzustellenden Sekundär-VLIW ist allerdings die Breite des komprimierten Instruktionswortes zu vergrößern, wenn diese größeren Unterschiede häufig auftreten, was den Nachteil eines größeren Speicherplatzes mit sich bringt, oder die Unterschiede sind über mehrere komprimierte Instruktionswörter zu verteilen. Damit ist das Sekundär-VLIW aus mehreren komprimierten Instruktionswörtern über mehrere Takte herzustellen. Daraus entsteht der Nachteil eines größeren Zeitaufwandes.
Aus der DE 198 59 389 C1 ist ein Verfahren zur Ansteuerung von Funktionseinheiten in einem Prozessor und eine Prozessoranordnung zur Durchführung des Verfahrens bekannt. Dabei wird in einer Kompressionsphase eine aus einer Übersetzung eines Programmcodes stammende Folge von Primär-VLIWs aus mehreren Instruktionswortteilen komprimiert und als Folge von zugehörigen komprimierten Instruktionsworten gespeichert. In einer nachfolgenden Dekompressionsphase werden aus der Folge von komprimier ten Instruktionsworten aufeinander folgende Sekundär-VLIWs aus mehreren Instruktionswortteilen in der zur Ansteuerung aller Funktionseinheiten benötigten vollen Instruktionswortbreite erzeugt.
Die Prozessoranordnung weist parallel zueinander angeordnete Funktionseinheiten, einem diesen Funktionseinheiten zugeordneten Instruktionswortspeicher und einem Instruktionswortpuffer zur Speicherung bereits in Form von VLIW erzeugter Instruktionsworte mit einer Breite auf, die mindestens gleich der Bitbreite des Sekundär-VLIWs ist. Die Funktionseinheiten, arbeiten parallel zueinander und werden zu jedem Takt von einem Instruktionswort angesteuert. Das jeweilige VLIW wird mindestens aus einem komprimierten Instruktionswort gewonnen, das einem Programmspeicher entnommen wird. Die Instruktionsworte ihrerseits bestehen aus mehreren Instruktionswortteilen, wobei je ein Instruktionswortteil der Ansteuerung je einer Funktionseinheit dient.
Zur Erhöhung der Leistungsfähigkeit von Prozessoranordnungen besteht das Bestreben nach einer Vergrößerung der Verarbeitungsbreite, was eine Erhöhung der Anzahl von Funktionseinheiten erforderlich werden lässt. Damit vergrößert sich im Allgemeinen die Bitbreite der Instruktionsworte. Dies hat eine Bereitstellung eines entsprechenden Speicherplatzes im Programmspeicher zur Folge, der wesentliche Flächenteile auf dem Halbleiterchip einnimmt. Deshalb ist es das Bestreben, die Größe der Instruktionsworte zu verringern, um eine Verringerung des Speicherplatzbedarfes zu erreichen. Dies wird durch ein Komprimierungsverfahren erreicht, bei dem im Ergebnis der Kompression ein komprimiertes Instruktionswort ein erstes Kennzeichen eines Primär-VLIWs aus einer ersten Gruppe vorhergehender Primär-VLIWs, welches mit dem zum komprimierten Instruktionswort zuge hörigen Primär-VLIW die größte Übereinstimmung aufweist, und Instruktionswortteile, die das zu dem komprimierten Instruktionswort gehörige Primär-VLIW von dem zu dem Kennzeichen gehörigen Primär-VLIW unterscheidenden, enthält. In der Dekompressionsphase wird eine der ersten Gruppe in der Anzahl entsprechende zweite Gruppe von Sekundär-VLIWs mit je einer zweiten Kennzeichnung versehen gespeichert. Mittels dem in dem komprimierten Instruktionswort enthaltenen ersten Kennzeichen wird ein dem zugehörigen Primär-VLIW entsprechendes Sekundär-VLIW aus der zweiten Gruppe über das zugehörige zweite Kennzeichen ermittelt wird und das dem komprimierten Instruktionswort entsprechende Sekundär-VLIW erzeugt, indem in dem Sekundär-VLIW aus der zweiten Gruppe die in dem komprimierten Instruktionswort enthaltenen Instruktionswortteile ausgetauscht werden Bereits bei der Kompressionsphase können die komprimierten Instruktionsworte so aufgebaut werden, dass sie nur die geringstmögliche Information zur späteren Erzeugung eines Sekundär-VLIWs in der Dekompressionsphase beinhalten. Dies wird damit erreicht, dass auf die vorhergehenden Primärinstruktionswörter zurückgegriffen wird, die die größte Übereinstimmung mit dem zu konfigurierenden Primär-VLIW aufweisen. Da in der Dekompressionsphase die Sekundärinstruktionswörter in der gleichen Breite und in der gleichen Reihenfolge wie die Primärinstruktionswörter erzeugt werden sollen, wird in der Dekompressionsphase praktisch in umgekehrter Reihenfolge zur der Kompressionsphase verfahren und jeweils ein bereits erzeugtes Sekundär-VLIW, welches dem Primär-VLIW entspricht, das in der Kompressionsphase einem aktuellen Primär-VLIW am ähnlichsten ist, zur Erzeugung eines neuen Sekundär-VLIWs verwendet wird. Da stets auf das Instruktionswort mit der größten Ähnlichkeit oder der größten Übereinstimmung zurückgegriffen wird, lässt sich die Menge der zur Erzeugung eines neuen Sekundär-VLIWs erforderliche Information so klein wie möglich halten. Damit kann der Speicherbedarf eines Programmspeichers minimiert werden.
Nachteilig ist bei den bekannten Verfahren, dass die VLIW im Rahmen ihrer Instruktionswortteile, die nach der Dekompressionsphase der Ansteuerung der parallelen Funktionseinheiten dienen, komprimiert und dekomprimiert werden, die komprimierten Instruktionsworte mithin in ihrer Breite in Abhängigkeit von der Breite der Instruktionsworteile stehen. Eine flexible Anpassung der Breite der komprimierten Instruktionsworte an die Instruktionswortteile ist mithin nicht möglich. Somit kann die Dekompression in zahlreichen Anwendungsfällen nicht in der Stärke erfolgen, wie es zweckmäßig wäre.
Die Aufgabe der Erfindung besteht nunmehr darin, die Flexibilität der Kompression und Dekompression zu erhöhen.
Diese Aufgabe wird verfahrensseitig durch die Merkmale des Anspruchs 1 gelöst.
Da Verfahren wird insbesondere dadurch ausgestaltet, dass jedes Segment des Primär-VLIW mit jedem zugehörigen Segment des Referenz-Primär-VLIW verglichen wird und jedes sich unterscheidende Segment in dem komprimierten Instruktionswort kodiert wird.
In bevorzugter Weise wird jedes der Segmente mit einem Tag versehen, das bestimmt, welches Segment des Referenz-Sekundär-VLIW mit dem entsprechenden Segment in dem komprimierten Instruktionswort zu überschreiben ist.
Der Vorteil dieses Verfahrens besteht darin, dass die Segmentzuordnung vollkommen unabhängig vom Layout der Instruktions satzstruktur ist. Die Kompression ist durch eine Variation der Kompressionsparameter an fast jede Zielarchitektur anpassbar. Mit steigender VLIW-Länge oder sinkender Kodedichte verbessert sich die Kompressionsrate des Algorithmus.
Weitere Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen 4 bis 12 dargestellt.
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. In den zugehörigen Zeichnungen zeigt
1 eine schematische Darstellung der Kompressionsphase,
2 die Dekompressionsphase anhand einer Darstellung der erfindungsgemäßen Anordnung,
3 eine schematische Darstellung des gesamten Verfahren,
4 eine schematische Darstellung einer Neuordnung von Bits innerhalb eines Primär-VLIW und
5 eine schematische Darstellung eines Verfahrenablaufes mit dem Verfahren der Neuanordnung.
Wie in 1 dargestellt, wird in einer Kompressionsphase eine aus einer Übersetzung eines Programmcodes 1 (siehe 4) stammende Folge von Primär-VLIWs 2 aus mehreren Segmenten 3 komprimiert und als Folge von zugehörigen komprimierten Instruktionsworten 4 gespeichert. Die Segmente 3 sind gleich groß aber ihre Breite ist unabhängig von der Ansteuerung der nicht näher dargestellten Funktionseinheiten. Die Segmente 3 sind damit unabhängig vom Layout der Instruktionssatzarchitektur. Ein komprimiertes Instruktionswort 4 enthält die Segmente, die zwischen dem Primär-VLIW 2 und einem Referenz-Primär-VLIW 5 verschieden sind. Dabei wird jedes Segment 3 des Primär-VLIW 2 mit jedem zugehörigen Segment 3 des Referenz-Primär-VLIW 5 verglichen. Jedes sich unterscheidende Segment 3 (mit (!=) gekennzeichnet) wird in dem komprimierten Instruktionswort 4 kodiert.
Jedes der Segmente 3 wird mit einem Tag 6 versehen, das später bestimmt, welches Segment 3 des Referenz-Sekundär-VLIW 7 mit dem entsprechenden Segment in dem komprimierten Instruktionswort 4 zu überschreiben ist.
Wie in 2 dargestellt, werden in einer nachfolgenden Dekompressionsphase aus der Folge 8 von komprimierten Instruktionsworten 4 aufeinander folgende Sekundär-VLIWs 9 aus mehreren Segmenten 3 in der zur Ansteuerung aller Funktionseinheiten benötigten vollen Instruktionswortbreite erzeugt. Dies geschieht dadurch, dass die Segmente 3 des komprimierten Instruktionswortes 4 in einem zur dem Referenz-Primär-VLIW 5 identischen Referenz-Sekundär-VLIW 7 ausgetauscht werden.
In der Anordnung, wie sie in 2 dargestellt ist, ist mindestens ein Referenzpuffer 10 in der Breite eines VLIW, ein Instruktionswortspeicher 11 zur Speicherung eines komprimierten Instruktionswortes 4 sowie Multiplexer 12 in einer Anzahl die der Anzahl von Segmenten 3, in die ein VLIW geteilt ist, vorgesehen. Dabei sind Teile des Instruktionswortspeichers 11, vorgesehen für je ein Segment 3, und Teile des Referenzpuffers 10, vorgesehen für je ein Segment 3, mit den Multiplexer 12 verbunden. Angesteuert werden die Multiplexer 12 über einen MUX-Controller 13.
In 3 ist der Ablauf, wie vorstehend beschrieben noch einmal im Zusammenhang dargestellt.
5 zeigt eine Zusammenschau des erfindungsgemäßen Verfahrens unter Anwendung der Neuanordnung von Bits 14 gemäß Anspruch 1. In einer Kompressionsphase wird eine aus einer Übersetzung 15 eines Programmcodes 1 stammende Folge 16 von Primär-VLIWs 2 aus mehreren Bits 14 erzeugt und als Folge von zugehörigen komprimierten Instruktionsworten 4 gespeichert. Wie in 4 dargestellt, wird danach die Häufigkeit der Veränderung von Bits der Primär-VLIWs 2 innerhalb der Folge 16 ermittelt. Die Primär-VLIWs 2 werden vor der Komprimierung derart verändert, dass die Bits 14 mit ähnlicher Veränderungshäufigkeit (mit gleichen Schraffuren dargestellt) in je einem Segment 3 angeordnet sind. Diese Veränderung wird nach der Erzeugung der entsprechenden Sekundär-VLIWs 9 logisch wieder eliminiert (Rückanordnung 17).
Die Neuanordnung der Bits 14 innerhalb des Primär-VLIW 2 basiert auf Daten, die durch Profiling von realen Programmen des Zielsystems gewonnen wurden. Die Neuanordmumg versucht, alle Bits 14 mit hoher Wahrscheinlichkeit gleichzeitigen Schaltens innerhalb eines Segmentes 3 zusammen zu fassen, um die Anzahl der Segmente 3 zu minimieren, die im Vergleich zum Referenz-Primär-VLIW 5 häufig ausgetauscht werden müssen. Dadurch kann eine Reduktion der Segmente 3 in komprimierten Instruktionswort 4 erreicht werden, ohne dass eine Erhöhung der Stall-Zahl 18 auftritt. Damit wird eine Erhöhung der Kompressionsrate erreicht.
Um eine möglichst hohe Effektivität zu erzielen, ist es denk bar, in einer Hardware-Implementierung mehrere Bitanordnungen vorzusehen. Damit würde eine Hardware zur Rückanordnung 17 erforderlich. Die Vollausbaustufe dessen könnte ein Mini-FBGA darstellen, mit dem die Anordnung vollkommen frei konfigurierbar wäre.
Die Rückanordnung 17 wird im einfachsten Falle – es gibt nur eine Bitanordnung – durch einfache Leitungen realisiert. Gibt es eine feste Anzahl N > 1 von Bitanordnungen, kann durch einen N auf 1 Multiplexer für jedes Bit 14 die ursprüngliche Anordnung wieder hergestellt werden.

1: Programm-Code
2: Primär-VLIW
3: Segment
4: komprimiertes Instruktionswort
5: Referenz-Primär-VLIW
6: Tag
7: Referenz-Sekundär-VLIW
8: Folge von komprimierten Instruktionsworten
9: Sekundär-VLIW
10: Referenzpuffer
11: Instruktionswortspeicher
12: Multiplexer
13: MUX-Controller
14: Bit
15: Übersetzung
16: Folge von Primär-VLIWs
17: Rückanordnung
18: Stall-Zahl

Claims

Verfahren zur Kompression und Dekompression sehr langer Instruktionswörter (VLIW), bei dem in einer Kompressionsphase eine aus einer Übersetzung eines Programmcodes stammende Folge von Primär-VLIWs aus mehreren Segmenten komprimiert und als Folge von zugehörigen komprimierten Instruktionsworten gespeichert und in einer nachfolgenden Dekompressionsphase aus der Folge von komprimierten Instruktionsworten aufeinander folgende Sekundär-VLIWs aus mehreren Segmenten in der zur Ansteuerung aller Funktionseinheiten benötigten vollen Instruktionswortbreite erzeugt werden, dadurch gekennzeichnet, dass in einem ersten Verfahrensschritt bei der Kompression das Primär-VLIW in gleich große Segmente geteilt wird, deren Breite unabhängig von der Ansteuerung der Funktionseinheiten, d. h. unabhängig vom Layout der Instruktionssatzarchitektur ist und ein komprimiertes Instruktionswort die Segmente enthält, die zwischen dem Primär-VLIW und einem Referenz-Primär-VLIW verschieden sind, dass in einem zweiten Verfahrensschritt die Häufigkeit der Veränderung von Bits der Primär-VLIW zwischen mehreren Primär-VLIW ermittelt worden ist und die Primär-VLIWs vor der Komprimierung so verändert werden, dass die Bits mit ähnlicher Veränderungshäufigkeit, das heißt mit hoher Wahrscheinlichkeit eines gleichzeitigen Schaltens in einem Segment angeordnet sind, dass in einem dritten Verfahrensschritt bei der Dekompressionsphase ein Sekundär-VLIW erzeugt wird, indem die Segmente des komprimierten Instruktionswortes in einem zur dem Referenz-Primär-VLIW identischen Referenz-Sekundär-VLIW ausgetauscht werden und dass in einem vierten Verfahrensschritt die Veränderung der VLIWs aus dem zweiten Verfahrensschritt nach der Erzeugung der entsprechenden Sekundär-VLIWs logisch wieder eliminiert wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Segmente ausgetauscht werden, indem das Referenz-Sekundär-VLIW in einem Referenzpuffer gespeichert wird und das jeweilige Segment mit den neuen Daten überschrieben wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jedes Segment des Primär-VLIW mit jedem zugehörigen Segment des Referenz-Primär-VLIW verglichen wird und jedes sich unterscheidende Segment in dem komprimierten Instruktionswort kodiert wird.
Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass jedes der Segmente mit einem Tag versehen wird, das bestimmt, welches Segment des Referenz-Sekundär-VLIW mit dem entsprechenden Segment in dem komprimierten Instruktionswort zu überschreiben ist.
Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass das erzeugte Sekundär-VLIW als Referenz-Sekundär-VLIW in den Referenzpuffer gespeichert wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass in dem komprimierten Instruktionswort ein Flag zur Entscheidung darüber, ob das aus diesem komprimieren Instruktionswort erzeugte Sekundär-VLIW in den Referenzpuffer gespeichert wird, eingefügt wird.
Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass mehrere aus verschiedenen komprimierten Instruktionsworten erzeugten Sekundär-VLIW als Referenz-Sekundär-VLIW in Referenzpuffer gespeichert werden.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Referenzpuffer zirkular beschrieben werden.
Verfahren nach Anspruch 6 und 7, dadurch gekennzeichnet, dass mittels des Flags der zu beschreibende Referenzpuffers in den das Sekundär-VLIW gespeichert wird, festgelegt wird.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass ein Referenzpuffer vorgesehen wird, der als unveränderbarer 0-Puffer ausgebildet ist, indem alle Bits auf 0 gesetzt werden.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass für die komprimierten Instruktionsworte eine feste Anzahl von Segmenten festgelegt wird.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das komprimierte Instruktionswort mit einem Kennzeichen versehen wird, in dem die Anzahl der in dem Instruktionswort enthaltenen Segmente definiert ist und die Anzahl der Segmente in einem komprimierten Instruktionswort variabel gehalten wird.