DE102006023088A1 - Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer - Google Patents

Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer Download PDF

Info

Publication number
DE102006023088A1
DE102006023088A1 DE102006023088A DE102006023088A DE102006023088A1 DE 102006023088 A1 DE102006023088 A1 DE 102006023088A1 DE 102006023088 A DE102006023088 A DE 102006023088A DE 102006023088 A DE102006023088 A DE 102006023088A DE 102006023088 A1 DE102006023088 A1 DE 102006023088A1
Authority
DE
Germany
Prior art keywords
power semiconductor
solder
semiconductor chip
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006023088A
Other languages
German (de)
Inventor
Joachim Dipl.-Chem. Dr. Mahler
Stefan Dipl.-Chem. Landau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006023088A priority Critical patent/DE102006023088A1/en
Publication of DE102006023088A1 publication Critical patent/DE102006023088A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

The component (1) has a power semiconductor chip (2), arranged on a region (11) of a flat conductor frame (8) planned as chip pads. The power semiconductor chip is connected with the chip pad by a plumb bob layer (13). The plumb bob layer has spherical spacers (10) with an electrically leading surface and a diameter d with d = 45mu m. The spherical spacers are provided as metallic balls made up of metals like, the copper, nickel, silver, tin, gold, palladium or alloys made of these metals. An independent claim is also included for the method for the production of power semiconductor component.

Description

Die Erfindung betrifft ein Leistungshalbleiterbauteil mit mindestens einem auf einem Flachleiterrahmen angeordneten Leistungshalbleiterchip, der mit seiner Rückseite auf einen als Chippad vorgesehenen Bereich des Flachleiterrahmens gelötet ist.The The invention relates to a power semiconductor device having at least a power semiconductor chip arranged on a leadframe, the one with his back on a designated as Chippad area of the leadframe soldered is.

Solche Leistungshalbleiterbauteile weisen extrem niedrige elektrische Widerstände von beispielsweise weniger als 2 mΩ und hohe Verlustleistungen auf. Problematisch ist bei diesem Bauteilen, die flächige Lotverbindung in der gewünschten, gleichmäßigen Dicke einzustellen. Kleine Abweichungen von der angestrebten Dicke oder auch Verkippungen des Halbleiterchips, die zu lokalen Variationen in der Dicke führen, bedingen verhältnismäßig starke Schwankungen im Widerstand des Bauteils. Lokale Schwankungen in der Schichtdicke führen darüber hinaus zu unerwünschten lokalen Schwankungen im elektrischen und thermischen Widerstand. Durch Verkippungen des Leistungshalbleiterchips und durch zu dünne Lotschichten kommt es zu Rissen in der Lotschicht, die besonders während des Temperaturzykelns auftreten und die zu Zuverlässigkeitsproblemen des Bauteils führen.Such Power semiconductor devices have extremely low electrical resistances of for example, less than 2 mΩ and high power losses. The problem with these components, the area Solder joint in the desired, uniform thickness adjust. Small deviations from the desired thickness or Also, tilts of the semiconductor chip leading to local variations lead in the thickness, condition relatively strong Fluctuations in the resistance of the component. Local fluctuations in the layer thickness lead beyond too unwanted local fluctuations in electrical and thermal resistance. By Tipping of the power semiconductor chip and too thin solder layers There are cracks in the solder layer, especially during Temperaturzykelns occur and the reliability problems lead the component.

Aufgabe der Erfindung ist es daher, ein Leistungshalbleiterbauteil anzugeben, das besonders zuverlässig ist und das einen geringen und über die gesamte Rückseite des Leistungshalbleiterchips konstanten elektrischen und thermischen Widerstand aufweist.task The invention is therefore to specify a power semiconductor device, the most reliable is and that is a small and over the entire back of power semiconductor chip constant electric and thermal Has resistance.

Darüber hinaus ist es eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines solchen Leistungshalbleiterbauteils anzugeben.Furthermore It is another object of the present invention to provide a method to specify for the production of such a power semiconductor device.

Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.According to the invention this Problem solved with the subject of the independent claims. advantageous Further developments of the invention are the subject of the dependent claims.

Ein erfindungsgemäßes Leistungshalbleiterbauteil weist mindestens einen auf einem als Chippad vorgesehenen Bereich eines Flachleiterrahmens angeordneten Leistungshalbleiterchip auf. Der Leistungshalbleiterchip ist über eine Lotverbindung beziehungsweise eine Lotschicht mit dem Chippad verbunden. Die Lotschicht weist kugelförmige Abstandshalter mit einer elektrisch leitenden Oberfläche und einem Durchmesser d mit d ≤ 45 μm auf.One Inventive power semiconductor device has at least one on a designated as Chippad area a leadframe arranged on power semiconductor chip. The power semiconductor chip is over a solder joint or a solder layer with the Chippad connected. The solder layer has spherical spacers with a electrically conductive surface and a diameter d with d ≤ 45 μm.

Gemäß einem der Erfindung zugrunde liegenden Gedanken ist ein über die gesamte Rückseite des Leistungshalbleiterchips konstanter elektrischer und thermischer Widerstand gleichzeitig mit einer besonders zuverlässigen Lotschicht dadurch zu erreichen, dass eine definierte Dicke der Lotschicht sichergestellt wird. Die Lotschicht sollte also weder zu dick noch zu dünn und auch nicht ungleichmäßig dick sein, also möglichst keine lokalen Dickevariationen aufweisen. Durch die in dem Lotgut verteilten kugelförmigen Abstandshalter wird eine gleichmäßige Mindestdicke der Schicht gewährleistet. Das Eigengewicht des Leistungshalbleiterchips und gegebenenfalls ein leichter Druck, der den Leistungshalbleiterchip während des Lötprozesses gegen das Chippad drückt, stellen eine Maximaldicke der Schicht sicher.According to one The idea underlying the invention is a on the entire back of the power semiconductor chip constant electric and thermal Resistance at the same time with a particularly reliable solder layer to achieve that ensures a defined thickness of the solder layer becomes. The solder layer should therefore neither too thick nor too thin and also not unevenly thick be, if possible have no local thickness variations. By in the lottery distributed spherical Spacer becomes a uniform minimum thickness the layer ensures. The dead weight of the power semiconductor chip and, where appropriate a slight pressure that the power semiconductor chip during the soldering process against the Chippad expresses, ensure a maximum thickness of the layer.

Bei ausreichendem Eigengewicht der Leistungshalbleiterchips bzw. ausreichendem Druck entspricht die Maximaldicke dann im Prinzip der gleichmäßigen Minimaldicke, so dass die Lotschicht über die gesamte Rückseite des Leistungshalbleiterchips eine gleichmäßige Dicke, nämlich die Dicke, die dem Durchmesser der Abstandshalter entspricht, aufweist.at sufficient own weight of the power semiconductor chips or sufficient Pressure corresponds to the maximum thickness then in principle the uniform minimum thickness, so that the solder layer over the entire back the power semiconductor chip a uniform thickness, namely the Thickness corresponding to the diameter of the spacers has.

Bei einer Ausführungsform der Erfindung sind als kugelförmige Abstandshalter metallische Kugeln vorgesehen, die Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen aus diesen Metallen aufweisen. Bei einer alternativen Ausführungsform sind als kugelförmige Abstandshalter keramische Kugeln vorgesehen, die eine metallische Oberfläche aufweisen. Bei einer weiteren alternativen Ausführungsform sind als kugelförmige Abstandshalter Polymerkugeln vorgesehen, die eine metallische Oberfläche aufweisen.at an embodiment of the invention are spherical Spacer metallic balls provided the copper, nickel, Silver, tin, gold and / or palladium and / or alloys of these Have metals. In an alternative embodiment are as spherical spacers provided ceramic balls having a metallic surface. In a further alternative embodiment are as spherical spacers Polymer balls provided which have a metallic surface.

Durch die metallischen Oberflächen der Abstandshalter ist eine gute elektrische Leitfähigkeit der Lotschicht sichergestellt. Die Verwendung von Polymerkugeln hat den Vorteil, dass diese verhältnismäßig elastisch sind und daher eine Pufferfunktion übernehmen und mechanische Spannungen in der Lotschicht bis zu einem gewissen Grad ausgleichen können, was die Zuverlässigkeit des Bauteils erhöht und Rissen in der Lotschicht vorbeugt. Die Verwendung von Keramikkugeln dagegen hat den Vorteil, dass diese eine sehr gute Wärmeleitfähigkeit aufweisen, was insbesondere bei Leistungshalbleiterbauteilen vorteilhaft ist.By the metallic surfaces the spacer is a good electrical conductivity the solder layer ensured. The use of polymer balls has the advantage that these are relatively elastic are and therefore assume a buffer function and mechanical stresses in the solder layer can compensate to some extent what the reliability of the component increases and Cracks in the solder layer prevent. The use of ceramic balls on the other hand has the advantage that these have a very good thermal conductivity have, which is particularly advantageous in power semiconductor devices is.

Die keramischen Kugeln weisen vorteilhafterweise einen Kern aus mindestens einem der Materialien SiO2, Al2O3, TiO2, ZrO2, MgO, BeO, Y2O3, AlN, BN, Si3N4 auf. Besonders vorteilhaft sind Keramiken wie MgO, deren thermische Ausdehnungskoeffizient nahe dem des Flachleiterrahmens liegt.The ceramic spheres advantageously have a core of at least one of the materials SiO 2 , Al 2 O 3 , TiO 2 , ZrO 2 , MgO, BeO, Y 2 O 3 , AlN, BN, Si 3 N 4 . Particularly advantageous are ceramics such as MgO, whose thermal expansion coefficient is close to that of the lead frame.

Die Polymerkugeln weisen vorteilhafterweise einen Kern aus mindestens einem der Materialien PI, PEEK, PAEK, PTFE, SI auf. Diese Polymere sind ausreichend temperaturbeständig, um auch verhältnismäßig hohe Löttemperaturen von mehr als 300°C kurzzeitig überstehen können ohne aufzuschmelzen. Es sind auch andere hochtemperaturbeständige Thermoplaste denkbar.The polymer spheres advantageously have a core of at least one of the materials PI, PEEK, PAEK, PTFE, SI. These polymers are sufficiently temperature-resistant to even relatively high soldering temperatures of more than 300 ° C. can survive briefly without melting. There are also other high temperature resistant thermoplastics conceivable.

Die metallische Oberfläche der Keramik- oder Polymerkugeln weist vorteilhafterweise Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen aus diesen Metallen auf, die mit dem Zinn des Lotguts beim Verlöten reagieren und intermetallische Phasen ausbilden können.The metallic surface the ceramic or polymer balls advantageously has copper, nickel, Silver, tin, gold and / or palladium and / or alloys of these Metals that react with the tin of the solder during soldering and form intermetallic phases.

Die erfindungsgemäße Vorrichtung hat den Vorteil, dass eine verhältnismäßig geringe Dicke d der Lotschicht sozusagen automatisch eingestellt wird. Dabei kann die Dicke in einem engen Bereich so gewählt werden, dass ihr elektrischer und thermischer Widerstand möglichst klein ist, weil Schichtdicke nicht unnötig groß ist. Ein kleiner thermischer und elektrischer Widerstand sind besonders bei Leistungshalbleiterbauteilen sehr wichtig. Gleichzeitig kann aber durch die Verwendung der Abstandshalter auch gewährleistet werden, dass die Schichtdicke ausreichend groß ist für eine gute Zuverlässigkeit des Leistungshalbleiterbauteils.The inventive device has the advantage that a relatively small Thickness d of the solder layer is set automatically, so to speak. there the thickness can be chosen in a narrow range so that its electrical and thermal resistance as possible is small, because layer thickness is not unnecessarily large. A little thermal and electrical resistance are especially in power semiconductor devices very important. At the same time, however, by using the spacers as well guaranteed be that the layer thickness is sufficiently large for a good reliability of the power semiconductor device.

Nach der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Leistungshalbleiterbauteils folgende Schritte: Zunächst wird ein Halbleiterchip mit einer aktiven Oberseite und einer metallisierten Rückseite bereitgestellt. Ferner wird ein Flachleiterrahmen mit einem als Chippad oder Chipinsel vorgesehenen Bereich bereitgestellt. Auf das Chippad wird ein Lotgut aufgebracht, wobei in dem Lotgut im Wesentlichen kugelförmige Abstandshalter mit einer elektrisch leitenden Oberfläche und einem Durchmesser d mit d ≤ 45 μm verteilt sind. Der Leistungshalbleiterchip wird auf das Chippad unter Verlöten mit dem Chippad aufgebracht, wobei sich eine Lotschicht der Dicke d ausbildet.To The present invention comprises a process for the preparation a power semiconductor device, the following steps: First a semiconductor chip having an active top and a metallized one back provided. Further, a lead frame with a as Chippad or chip island provided area. On the Chippad is applied a Lotgut, wherein in the Lotgut in Essentially spherical Spacer with an electrically conductive surface and a diameter d with d ≤ 45 microns distributed are. The power semiconductor chip is soldered to the chippad with applied to the chip pad, wherein a solder layer of thickness d formed.

Während des Verlötens des Leistungshalbleiterchips mit dem Chippad wird auf die Oberseite des Leistungshalbleiterchips vorteilhafterweise ein Druck ausgeübt, der ausreichend ist, um ein Aufschwimmen des Halbleiterchips auf dem verflüssigten Lot und ein Verkippen zu verhindern und gleichzeitig sicherzustellen, dass sich eine Lotschicht mit der definierten Dicke d ausbildet, die dem Durchmesser der kugelförmigen Abstandshalter entspricht. Das Lotgut weist vorteilhafterweise Zinn auf.During the soldering of the power semiconductor chip with the Chippad is placed on top of the Power semiconductor chips advantageously applied a pressure, the is sufficient to float the semiconductor chip on the liquefied Prevent soldering and tilting while ensuring that forms a solder layer with the defined thickness d, the diameter of the spherical one Spacer corresponds. The solder advantageously has tin on.

Das Lotgut kann in Form einer Lotpaste, einer Lotfolie oder eines Lotpulvers vorliegen und aufgebracht werden.The Lotgut can be in the form of a solder paste, a solder foil or a solder powder be present and applied.

In einer Ausführungsform werden als kugelförmige Abstandshalter metallische Kugeln verwendet, die Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen daraus aufweisen. In einer alternativen Ausführungsform ist es auch möglich, keramische Kugeln mit einer metallischen Oberfläche zu verwenden, die einen Kern aus mindestens einem der Materialien SiO2, Al2O3, TiO2, ZrO2, MgO, BeO, Y2O3, AlN, BN, Si3N4 aufweisen. Ferner können als kugelförmige Abstandshalter Polymerkugeln verwendet werden, die eine metallische Oberfläche und einen Kern aus mindestens einem der Materialien PI, PEEK, PAEK, PTFE, SI oder einem anderen hochtemperaturbeständigen Thermoplast aufweisen.In one embodiment, metallic spheres comprising copper, nickel, silver, tin, gold and / or palladium and / or alloys thereof are used as spherical spacers. In an alternative embodiment, it is also possible to use ceramic spheres with a metallic surface comprising a core of at least one of SiO 2 , Al 2 O 3 , TiO 2 , ZrO 2 , MgO, BeO, Y 2 O 3 , AlN , BN, Si 3 N 4 . Further, as spherical spacers polymer balls can be used which have a metallic surface and a core of at least one of the materials PI, PEEK, PAEK, PTFE, SI or another high temperature resistant thermoplastic.

Die metallische Oberfläche der kugelförmigen Abstandshalter weist vorteilhafterweise Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen daraus auf. Beim Verlöten bildet dann das Metall der Oberfläche mit dem Zinn in dem Lotgut intermetallische Phasen aus.The metallic surface the spherical one Spacer advantageously has copper, nickel, silver, Tin, gold and / or palladium and / or alloys thereof. At the Solder then forms the metal of the surface with the tin in the solder intermetallic phases.

Das erfindungsgemäße Verfahren erlaubt es, auf einfache und schnelle Weise besonders zuverlässige Leistungshalbleiterbauteile herzustellen. Verkippungen der Halbleiterchips und/oder ungleichmäßig dicke oder zu dicke oder zu dünne Lotschichten, die zu Zuverlässigkeitsproblemen des Bauteils und zu einem erhöhten Ausschuss bei der Produktion führen, werden vermieden, ohne dass dazu aufwendige Verfahrensschritt notwendig wären.The inventive method allows particularly reliable power semiconductor components in a simple and fast way manufacture. Tilting of the semiconductor chips and / or uneven thickness or too thick or too thin Solder layers leading to reliability problems of the component and to an increased Lead committee in the production, are avoided without the need for elaborate process step would.

Dadurch ist das erfindungsgemäße Verfahren besonders zur Herstellung zuverlässiger Leistungshalbleiterbauteile geeignet. Bei Leistungshalbleiterbaiteilen ist ein geringer thermischer und elektrischer Widerstand der Lotverbindung zwischen Leistungshalbleiterchip und Chippad nämlich besonders entscheidend. Diese geringen Widerstände werden durch dünne Lotschichten erzielt. Jedoch besteht gerade bei dünnen Lotschichten die Gefahr, dass es durch winzige Risse oder durch Unregelmäßigkeiten in der Lotschicht zu Zuverlässigkeitsproblemen kommt. Das erfindungsgemäße Verfahren erlaubt die zuverlässige Ausbildung besonders dünner und gleichmäßiger Lotschichten.Thereby is the inventive method especially for making reliable Power semiconductor components suitable. For power semiconductor parts is a low thermal and electrical resistance of the solder joint between power semiconductor chip and Chippad namely particularly crucial. These low resistances be through thin Achieved solder layers. However, it exists especially with thin layers of solder the danger of it being caused by tiny cracks or by irregularities in the solder layer comes to reliability problems. The inventive method allows the reliable Training particularly thin and even solder layers.

Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert. Darin zeigenembodiments The invention will be described below with reference to the accompanying drawings explained in more detail. In this demonstrate

1a einen ersten Schritt eines Verfahrens zur Herstellung eines Leistungshalbleiterbauteils gemäß einer ersten Ausführungsform der Erfindung; 1a a first step of a method for manufacturing a power semiconductor device according to a first embodiment of the invention;

1b einen zweiten Schritt eines Verfahrens zur Herstellung eines Leistungshalbleiterbauteils gemäß der ersten Ausführungsform der Erfindung; 1b a second step of a method of manufacturing a power semiconductor device according to the first embodiment of the invention;

1c das fertige Leistungshalbleiterbauteil gemäß der ersten Ausführungsform der Erfindung; 1c the finished power semiconductor device according to the first embodiment of the invention;

2a einen ersten Schritt eines Verfahrens zur Herstellung eines Leistungshalbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung; 2a a first step of a procedure for producing a power semiconductor device according to a second embodiment of the invention;

2b einen zweiten Schritt eines Verfahrens zur Herstellung eines Leistungshalbleiterbauteils gemäß der zweiten Ausführungsform der Erfindung und 2 B a second step of a method for producing a power semiconductor device according to the second embodiment of the invention and

2c das fertige Leistungshalbleiterbauteil gemäß der zweiten Ausführungsform der Erfindung. 2c the finished power semiconductor device according to the second embodiment of the invention.

Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.Same Parts are provided in all figures with the same reference numerals.

In einem ersten Schritt der Herstellung des Leistungshalbleiterbauteils 1, der in 1a dargestellt ist, wird ein Flachleiterrahmen 8 bereitgestellt, der auf seiner Oberseite 12 einen als Chippad vorgesehenen Bereich 11 aufweist. Auf diesem Flachleiterrahmen 8 wird ein Leistungshalbleiterchip 2 mit einer aktiven Oberseite 3 und einer Rückseite 4 aufgebracht. Die aktive Oberseite 3 weist typischerweise eine Umverdrahtungsstruktur 6 mit Kontaktanschlussflächen 7 auf, während die Rückseite 4 mit einer Rückseitenmetallisierung 5 versehen ist. Der Leistungshalbleiterchip 2 wird so auf den Flachleiterrahmen 8 aufgebracht, dass seine metallisierte Rückseite 4 über eine Lotschicht mit dem als Chippad vorgesehenen Bereich 11 verbunden wird. Dabei stellt die Lotverbindung gleichzeitig eine elektrische und thermische Kontaktierung des Leistungshalbleiterchips 2 sowie seine mechanische Verbindung mit dem Flachleiterrahmen 8 dar.In a first step of the production of the power semiconductor device 1 who in 1a is shown, a lead frame 8th provided on his top 12 a designated as Chippad area 11 having. On this leadframe 8th becomes a power semiconductor chip 2 with an active top 3 and a back 4 applied. The active top 3 typically has a redistribution structure 6 with contact pads 7 on while the back 4 with a backside metallization 5 is provided. The power semiconductor chip 2 becomes so on the lead frame 8th applied that to his metallized back 4 over a layer of solder with the intended as Chippad area 11 is connected. In this case, the solder connection simultaneously provides an electrical and thermal contact of the power semiconductor chip 2 as well as its mechanical connection with the leadframe 8th represents.

Zur Herstellung der Lotverbindung wird Lotgut, beispielsweise eine Lotpaste 9, auf den als Chippad vorgesehenen Bereich 11 aufgebracht, wobei die Lotpaste 9 kugelförmige Abstandshalter 10 mit einem Durchmesser d enthält. Bei der in 1 gezeigten Ausführungsform der Erfindung sind als kugelförmige Abstandshalter 10 metallische Kugeln, beispielsweise aus Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium oder Legierungen daraus vorgesehen.For the preparation of the solder joint Lotgut, for example, a solder paste 9 , on the area designated as Chippad 11 applied, with the solder paste 9 spherical spacers 10 Contains a diameter d. At the in 1 shown embodiment of the invention are as spherical spacers 10 metallic balls, for example made of copper, nickel, silver, tin, gold and / or palladium or alloys thereof.

In einem zweiten Schritt des Verfahrens, der in 1b dargestellt ist, wird der Leistungshalbleiterchip 2 auf den mit der Lotpaste 9 versehenen Bereich 11 aufgebracht. Dazu wirkt entweder durch das Eigengewicht des Leistungshalbleiterchips 2 oder zusätzlich durch einen leichten Druck, der auf den Leistungshalbleiterchip 2 ausgeübt wird, eine Kraft in Richtung des Pfeils 14. Diese Kraft bewirkt, dass die Lotpaste 9 so weit verläuft und an Schichtdicke verliert, wie es die in ihr verteilten kugelförmigen Abstandshalter 10 erlauben. Mit anderen Worten: Es stellt sich während des Lötprozesses durch das Zusammenwirken der Kraft in Richtung des Pfeils 14 mit dem Widerstand, den die Abstandshalter 10 einer weiteren Verringerung der Schichtdicke entgegensetzen, automatisch eine definierte Schichtdicke der Lotverbindung ein.In a second step of the procedure, which in 1b is shown, the power semiconductor chip 2 on the with the solder paste 9 provided area 11 applied. This is done either by the weight of the power semiconductor chip 2 or additionally by a slight pressure on the power semiconductor chip 2 is exercised, a force in the direction of the arrow 14 , This force causes the solder paste 9 as far as it goes and loses in layer thickness, as it distributed in their spherical spacers 10 allow. In other words, it arises during the soldering process through the interaction of the force in the direction of the arrow 14 with the resistance that the spacers 10 oppose a further reduction of the layer thickness, automatically a defined layer thickness of the solder joint.

Die Kraft, die in Richtung des Pfeils 14 wirkt, verhindert dabei auch ein Aufschwimmen und Verkippen des Leistungshalbleiterchips 2 während des Lötens, das zu unerwünscht großen und/oder ungleichmäßigen Schichtdicken führen würde.The force in the direction of the arrow 14 acts, thereby preventing a floating and tilting of the power semiconductor chip 2 during soldering, which would lead to undesirably large and / or uneven layer thicknesses.

In 1c ist erkennbar, dass die Schichtdicke d der fertigen Lotschicht 13 dem Durchmesser der kugelförmigen Abstandshalter 10 entspricht. Auf diese Weise lassen sich mit dem erfindungsgemäßen Verfahren auch geringe Schichtdicken von 45 μm oder weniger zuverlässig und gleichmäßig herstellen. Solche geringen Schichtdicken sind besonders bei Leistungshalbleiterbauteilen von Vorteil, weil sie eine Minimierung des elektrischen und thermischen Widerstandes des Bauteils zulassen.In 1c it can be seen that the layer thickness d of the finished solder layer 13 the diameter of the spherical spacers 10 equivalent. In this way, small layer thicknesses of 45 .mu.m or less can be produced reliably and uniformly with the method according to the invention. Such low layer thicknesses are particularly advantageous in power semiconductor devices, because they allow a minimization of the electrical and thermal resistance of the component.

Ein Verfahren zur Herstellung eines Leistungshalbleiterbauteils 1 gemäß einer alternativen Ausführungsform der Erfindung ist in 2 gezeigt. Bei dieser Ausführungsform kommen kugelförmige Abstandshalter 10 zum Einsatz, die einen Kern 15 aus einem keramischen Material oder aus einem Polymer und eine metallische Oberfläche 16 aufweisen. Durch die Kombination der Keramik oder des Polymers mit einer metallischen Schicht auf der Oberfläche 16 lassen sich die Eigenschaften der Abstandshalter 10 noch genauer auf den jeweiligen Zweck abstimmen.A method of manufacturing a power semiconductor device 1 according to an alternative embodiment of the invention is in 2 shown. In this embodiment, spherical spacers come 10 to use a core 15 of a ceramic material or of a polymer and a metallic surface 16 exhibit. By combining the ceramic or polymer with a metallic layer on the surface 16 let's the properties of the spacers 10 even more precisely to the respective purpose.

Die Verwendung von verhältnismäßig elastischen Polymerkugeln hat den Vorteil, dass diese eine Pufferfunktion übernehmen und mechanische Spannungen in der Lotschicht bis zu einem ge wissen Grad ausgleichen können, was die Zuverlässigkeit des Bauteils erhöht und Rissen in der Lotschicht 13 vorbeugt. Besteht der Kern 15 dagegen aus einem keramischen Material, weist die fertige Lotschicht 13 eine sehr gute Wärmeleitfähigkeit auf, was insbesondere bei Leistungshalbleiterbauteilen 1, bei denen die Abführung der entstehenden Wärme ein wichtiges Problem ist, vorteilhaft ist. Durch die metallischen Oberflächen 16 der Abstandhalter bilden sich während des Lötprozesses intermetallische Phasen mit dem Zinn der Lotpaste aus.The use of relatively elastic polymer balls has the advantage that they can take on a buffer function and can compensate for mechanical stresses in the solder layer to a ge know degree, which increases the reliability of the component and cracks in the solder layer 13 prevents. Is the core 15 By contrast, from a ceramic material, the finished solder layer 13 a very good thermal conductivity, which is especially true for power semiconductor devices 1 in which the removal of the heat produced is an important problem is advantageous. Through the metallic surfaces 16 During the soldering process, the spacers form intermetallic phases with the tin of the solder paste.

11
LeistungshalbleiterbauteilPower semiconductor device
22
LeistungshalbleiterchipPower semiconductor chip
33
aktive Oberseiteactive top
44
Rückseiteback
55
Metallisierungmetallization
66
Umverdrahtungsstrukturrewiring
77
KontaktanschlussflächeContact pad
88th
FlachleiterrahmenLeadframe
99
Lotpastesolder paste
1010
kugelförmige Abstandshalterspherical spacers
1111
BereichArea
1212
Oberseitetop
1313
Lotschichtsolder layer
1414
Pfeilarrow
1515
Kerncore
1616
Oberflächesurface
dd
Dickethickness

Claims (20)

Leistungshalbleiterbauteil (1) mit mindestens einem auf einem als Chippad vorgesehenen Bereich (11) eines Flachleiterrahmens (8) angeordneten Leistungshalbleiterchip (2), wobei der Leistungshalbleiterchip (2) über eine Lotschicht (13) mit dem Chippad verbunden ist und die Lotschicht (13) kugelförmige Abstandshalter (10) mit einer elektrisch leitenden Oberfläche (16) und einem Durchmesser d mit d ≤ 45 μm aufweist.Power semiconductor device ( 1 ) with at least one area provided on Chippad ( 11 ) of a leadframe frame ( 8th ) arranged power semiconductor chip ( 2 ), wherein the power semiconductor chip ( 2 ) over a solder layer ( 13 ) is connected to the chippad and the solder layer ( 13 ) spherical spacers ( 10 ) with an electrically conductive surface ( 16 ) and a diameter d with d ≤ 45 μm. Leistungshalbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass als kugelförmige Abstandshalter (10) metallische Kugeln vorgesehen sind, die Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen aus diesen Metallen aufweisen.Power semiconductor device ( 1 ) according to claim 1, characterized in that as spherical spacers ( 10 ) Metallic balls are provided which have copper, nickel, silver, tin, gold and / or palladium and / or alloys of these metals. Leistungshalbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass als kugelförmige Abstandshalter (10) Kugeln mit einem Kern (15) aus einem keramischen Material vorgesehen sind, die eine metallische Oberfläche (16) aufweisen.Power semiconductor device ( 1 ) according to claim 1, characterized in that as spherical spacers ( 10 ) Balls with a core ( 15 ) are provided of a ceramic material having a metallic surface ( 16 ) exhibit. Leistungshalbleiterbauteil (1) nach Anspruch 3, dadurch gekennzeichnet, dass der Kern (15) mindestens eins der Materialien SiO2, Al2O3, TiO2, ZrO2, MgO, BeO, Y2O3, AlN, BN, Si3N4 aufweist.Power semiconductor device ( 1 ) according to claim 3, characterized in that the core ( 15 ) has at least one of SiO 2 , Al 2 O 3 , TiO 2 , ZrO 2 , MgO, BeO, Y 2 O 3 , AlN, BN, Si 3 N 4 . Leistungshalbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass als kugelförmige Abstandshalter (10) Kugeln mit einem Kern (15) aus einem Polymer vorgesehen sind, die eine metallische Oberfläche (16) aufweisen.Power semiconductor device ( 1 ) according to claim 1, characterized in that as spherical spacers ( 10 ) Balls with a core ( 15 ) are provided of a polymer having a metallic surface ( 16 ) exhibit. Leistungshalbleiterbauteil (1) nach Anspruch 3, dadurch gekennzeichnet, dass der Kern (15) mindestens eins der Materialien PI, PEEK, PAEK, PTFE, SI aufweist.Power semiconductor device ( 1 ) according to claim 3, characterized in that the core ( 15 ) has at least one of the materials PI, PEEK, PAEK, PTFE, SI. Leistungshalbleiterbauteil (1) nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die metallische Oberfläche (16) Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen daraus aufweist.Power semiconductor device ( 1 ) according to one of claims 3 to 6, characterized in that the metallic surface ( 16 ) Comprises copper, nickel, silver, tin, gold and / or palladium and / or alloys thereof. Verfahren zur Herstellung eines Leistungshalbleiterbauteils (1), das folgende Schritte aufweist: – Bereitstellen eines Halbleiterchips (2) mit einer aktiven Oberseite (3) und einer metallisierten Rückseite (4); – Bereitstellen eines Flachleiterrahmens (8) mit einem als Chippad vorgesehenen Bereich (11); – Aufbringen eines Lotguts auf das Chippad, wobei in dem Lotgut kugelförmige Abstandshalter (10) mit einer elektrisch leitenden Oberfläche (16) und einem Durchmesser d mit d ≤ 45 μm verteilt sind; – Aufbringen des Leistungshalbleiterchips (2) auf das Chippad unter Verlöten mit dem Chippad, wobei sich eine Lotschicht (13) der Dicke d ausbildet.Method for producing a power semiconductor device ( 1 ), comprising the following steps: - providing a semiconductor chip ( 2 ) with an active top ( 3 ) and a metallized backside ( 4 ); Providing a leadframe ( 8th ) with an area provided as Chippad ( 11 ); Applying a solder to the chip pad, wherein in the solder ball spacers ( 10 ) with an electrically conductive surface ( 16 ) and a diameter d with d ≤ 45 microns are distributed; - Application of the power semiconductor chip ( 2 ) on the chippad while being soldered to the chippad, whereby a solder layer ( 13 ) of thickness d is formed. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass als Lotgut eine Lotpaste (9) verwendet wird.A method according to claim 8, characterized in that as Lotgut a solder paste ( 9 ) is used. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass als Lotgut eine Lotfolie verwendet wird.Method according to claim 8, characterized in that that a solder foil is used as the solder. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass als Lotgut ein Lotpulver verwendet wird.Method according to claim 8, characterized in that that a solder powder is used as the solder. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass während des Verlötens des Leistungshalbleiterchips (2) mit dem Chippad auf die Oberseite (3) des Leistungshalbleiterchips ein Druck ausgeübt wird.Method according to one of claims 8 to 11, characterized in that during the soldering of the power semiconductor chip ( 2 ) with the Chippad on top ( 3 ) of the power semiconductor chip, a pressure is applied. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass das Lotgut Zinn aufweist.Method according to one of claims 8 to 12, characterized the solder has tin. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass als kugelförmige Abstandshalter (10) metallische Kugeln verwendet werden, die Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen aus diesen Metallen aufweisen.Method according to one of claims 8 to 13, characterized in that as spherical spacers ( 10 ) metallic spheres are used which comprise copper, nickel, silver, tin, gold and / or palladium and / or alloys of these metals. Verfahren nach Anspruch einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass als kugelförmige Abstandshalter (10) Kugeln mit einem Kern (15) aus einem keramischen Material mit einer metallischen Oberfläche (16) verwendet werden.Method according to one of claims 8 to 13, characterized in that as spherical spacers ( 10 ) Balls with a core ( 15 ) of a ceramic material with a metallic surface ( 16 ) be used. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass der Kern (15) mindestens eins der Materialien SiO2, Al2O3, TiO2, ZrO2, MgO, BeO, Y2O3, AlN, BN, Si3N4 aufweist.Method according to claim 15, characterized in that the core ( 15 ) has at least one of SiO 2 , Al 2 O 3 , TiO 2 , ZrO 2 , MgO, BeO, Y 2 O 3 , AlN, BN, Si 3 N 4 . Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass als kugelförmige Abstandshalter (10) Kugeln mit einem Kern (15) aus einem Polymer verwendet werden, die eine metallische Oberfläche (16) aufweisen.Method according to one of claims 8 to 13, characterized in that as spherical spacers ( 10 ) Balls with a core ( 15 ) of a polymer having a metallic surface ( 16 ) exhibit. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Kern (15) mindestens eins der Materialien PI, PEEK, PAEK, PTFE, SI aufweist.Method according to claim 17, characterized in that the core ( 15 ) has at least one of the materials PI, PEEK, PAEK, PTFE, SI. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass die metallische Oberfläche (16) Kupfer, Nickel, Silber, Zinn, Gold und/oder Palladium und/oder Legierungen aus diesem Metallen aufweist.Method according to one of claims 15 to 18, characterized in that the metallic surface ( 16 ) Comprises copper, nickel, silver, tin, gold and / or palladium and / or alloys of these metals. Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass das Metall der Oberfläche (16) der kugelförmigen Abstandshalter (10) beim Verlöten mit dem Zinn in dem Lotgut intermetallische Phasen ausbildet.Method according to one of claims 15 to 19, characterized in that the metal of the surface ( 16 ) of the spherical spacer ( 10 ) when soldering with the tin in the Lotgut intermetallic phases formed.
DE102006023088A 2006-05-16 2006-05-16 Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer Ceased DE102006023088A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006023088A DE102006023088A1 (en) 2006-05-16 2006-05-16 Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006023088A DE102006023088A1 (en) 2006-05-16 2006-05-16 Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer

Publications (1)

Publication Number Publication Date
DE102006023088A1 true DE102006023088A1 (en) 2007-07-26

Family

ID=38219830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023088A Ceased DE102006023088A1 (en) 2006-05-16 2006-05-16 Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer

Country Status (1)

Country Link
DE (1) DE102006023088A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016219565A1 (en) * 2016-10-07 2018-04-12 Continental Automotive Gmbh Power electronics circuit
DE102017208533A1 (en) * 2017-05-19 2018-11-22 Infineon Technologies Ag Joining materials, electronic devices and methods of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100986A1 (en) * 2000-06-12 2002-08-01 Hitachi, Ltd. Electronic device
DE10109083A1 (en) * 2001-02-24 2002-10-02 Conti Temic Microelectronic Electronic assembly
US20050006442A1 (en) * 2003-07-10 2005-01-13 Stillabower Morris D. Electronic package having controlled height stand-off solder joint

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100986A1 (en) * 2000-06-12 2002-08-01 Hitachi, Ltd. Electronic device
DE10109083A1 (en) * 2001-02-24 2002-10-02 Conti Temic Microelectronic Electronic assembly
US20050006442A1 (en) * 2003-07-10 2005-01-13 Stillabower Morris D. Electronic package having controlled height stand-off solder joint

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016219565A1 (en) * 2016-10-07 2018-04-12 Continental Automotive Gmbh Power electronics circuit
DE102017208533A1 (en) * 2017-05-19 2018-11-22 Infineon Technologies Ag Joining materials, electronic devices and methods of making the same
DE102017208533B4 (en) * 2017-05-19 2021-04-15 Infineon Technologies Ag Joining materials, electronic devices and methods of making them

Similar Documents

Publication Publication Date Title
DE3204231C2 (en) Laminate with a metal-fiber composite material and its use
DE10238320B4 (en) Ceramic circuit board and method of making the same
DE102014213083B4 (en) Bond structure with metal nanoparticles and bonding process using metal nanoparticles
EP3386934B1 (en) Copper-ceramic substrate, copper precursor for producing a copper-ceramic substrate and process for producing a copper-ceramic substrate
EP2973687B1 (en) Electronic sub-assembly, method for the production thereof and printed circuit board having an electronic sub-assembly
DE69919763T2 (en) Ceramic heating element
DE102011079708B4 (en) SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME
DE2824250C2 (en) Carrier electrode of a semiconductor component
DE102009000192A1 (en) Sintered material, sintered compound and method for producing a sintered compound
DE3330068A1 (en) HYBRID-INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME
WO2001065603A1 (en) Heat-conducting adhesive compound and a method for producing a heat-conducting adhesive compound
EP3425665B1 (en) Method for the production of a bonding wire
EP2390904A2 (en) Method for low temperature pressure interconnection of two connection partners and assembly manufactured using same
DE102007037538A1 (en) Assembly and manufacture of an assembly
DE4139155A1 (en) PCB WITH A FUNCTION GRADIENT
EP1927419B1 (en) Grid electrode with a grid comprising netted wires having a thick tinning ; Method of manufacturing such a grid electrode
DE112018001566T5 (en) SEMICONDUCTOR UNIT AND METHOD FOR PRODUCING THE SAME
DE102015114579B4 (en) Semiconductor chip
DE102006023088A1 (en) Power semiconductor component has power semiconductor chip arranged on region of flat conductor frame planned as chip pads, power semiconductor chip is connected with chip pad by plumb bob layer
DE102009040627B4 (en) Semiconductor device and method of manufacturing an electronic system
DE102022113414A1 (en) Composite material and heat dissipation part thereof
DE4443424B4 (en) Arrangements of a multilayer substrate and a power element and method for their preparation
DE102005046710B4 (en) Method for producing a component arrangement with a carrier and a semiconductor chip mounted thereon
DE112020004962T5 (en) CIRCUIT BOARD AND METHOD OF MAKING A CIRCUIT BOARD
DE102014109183A1 (en) Method for producing a circuit carrier and for connecting an electrical conductor to a metallization layer of a circuit carrier

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection