DE102006017115A1 - Semiconductor device with a plastic housing and method for its production - Google Patents

Semiconductor device with a plastic housing and method for its production Download PDF

Info

Publication number
DE102006017115A1
DE102006017115A1 DE102006017115A DE102006017115A DE102006017115A1 DE 102006017115 A1 DE102006017115 A1 DE 102006017115A1 DE 102006017115 A DE102006017115 A DE 102006017115A DE 102006017115 A DE102006017115 A DE 102006017115A DE 102006017115 A1 DE102006017115 A1 DE 102006017115A1
Authority
DE
Germany
Prior art keywords
adhesion
semiconductor chip
promoting layer
semiconductor component
interfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006017115A
Other languages
German (de)
Other versions
DE102006017115B4 (en
Inventor
Markus Dr.rer.nat. Brunnbauer
Joachim Dr.rer.nat. Mahler
Edward Dipl.-Ing.(FH) Fürgut
Michael Dipl.-Ing.(FH) Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006017115A priority Critical patent/DE102006017115B4/en
Priority to US11/701,044 priority patent/US7807506B2/en
Priority to US11/733,555 priority patent/US7843055B2/en
Publication of DE102006017115A1 publication Critical patent/DE102006017115A1/en
Application granted granted Critical
Publication of DE102006017115B4 publication Critical patent/DE102006017115B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) und ein Verfahren zu dessen Herstellung. Bei Halbleiterbauteilen (1) kann es unter Belastung zur Delamination der Kunststoffgehäusemasse (9) vom Schaltungsträger (11) kommen, was zum Ausfall des Halbleiterbauteils (11) führen kann. Zur besseren Haftung ist zwischen dem Schaltungsträger (11) und der Kunststoffgehäusemasse (9) eine haftvermittelnde Schicht (10) angeordnet, die in einer Polymermatrix (5) eingebettete mineralisch-keramische Nanopartikel (6) aufweist.The invention relates to a semiconductor component (1) and a method for its production. In the case of semiconductor components (1), the plastic housing compound (9) can delaminate from the circuit carrier (11) under load, which can lead to failure of the semiconductor component (11). For better adhesion, an adhesion-promoting layer (10) is arranged between the circuit carrier (11) and the plastic housing compound (9) which has mineral-ceramic nanoparticles (6) embedded in a polymer matrix (5).

Description

Die Erfindung betrifft ein Halbleiterbauteil mit einem Kunststoffgehäuse und ein Verfahren zu dessen Herstellung. Bei Halbleiterbauteilen können unter Belastung Delaminationen beispielsweise eines Kunststoffgehäuses vom Schaltungsträger auftreten. Haftvermittelnde Schichten zwischen Grenzflächen unterschiedlicher Komponenten der Halbleiterbauteile sollen dazu beitragen, die bisher unzureichende Haftung von Kunststoffgehäusemasse an den relevanten Ober- und/oder Grenzflächen in Halbleiterbauteilen zu verbessern. Derartige unzureichende Haftungen führen zu erhöhtem Ausfall und stellen Fehlerrisiken bei Halbleiterbauteilen dar, die ein Versagen der Bauteile insbesondere bei der Bauteilqualifikation verursachen können.The The invention relates to a semiconductor device with a plastic housing and a method for its production. For semiconductor devices, under Loading delaminations, for example, of a plastic housing from circuit support occur. Adhesive layers between interfaces of different Components of the semiconductor devices should contribute to the hitherto insufficient adhesion of plastic housing material to the relevant Upper and / or interfaces in semiconductor devices. Such insufficient liability to lead to increased Failure and pose error risks in semiconductor devices that a failure of the components, especially in the component qualification can cause.

Besonders gefährlich ist das Eindringen von Feuchtigkeit in derartige Grenzflächen, sodass beim Auflöten eines Halbleiterbauteils auf eine übergeordnete Schaltungsplatine der sog. "Popcorn"-Effekt auftreten kann, bei dem ein Abplatzen von Halbleiterbauteilkomponenten, insbesondere von Kunststoffgehäuseteilen von der Oberfläche des Schaltungsträgers eintreten kann.Especially dangerous is the penetration of moisture into such interfaces, so when soldering a semiconductor device on a parent circuit board the so-called "popcorn" effect occur can, in which a chipping of semiconductor device components, in particular of plastic housing parts from the surface of the circuit board can occur.

Teilweise wurde bisher versucht, durch mechanische Vorbearbeitung die Oberflächen von Schaltungsträgern, die mit der Kunststoffgehäusemasse eine Grenzfläche bilden, aufzurauen. Es wurde auch versucht, durch physikalisch-chemische Verfahren wie Plasmaätzen oder durch eine Reihe hintereinander geschalteter galvanischer Prozess eine Oberflächenstruktur mit Hinterschneidungen aufzubringen und auf diese Weise eine verbesserte Verzahnung der Grenzflächen unterschiedlicher Komponenten zu erreichen.Partially was previously tried by mechanical pre-machining the surfaces of circuit boards, the with the plastic housing compound an interface make up, roughen. It was also tried by physico-chemical Methods such as plasma etching or by a series of galvanic processes connected in series a surface structure with undercuts and in this way an improved Interlocking of the interfaces to achieve different components.

In der nicht vorveröffentlichten DE 10 2005 054 267 wird vorgeschlagen, eine mittels Elektrospinningverfahren aufgebrachte Schicht mit Hinterschneidungen auf Oberflächen von Schaltungsträgern als Haftvermittler zu nutzen. Diese bisherigen haftverbessernden Maßnahmen sind jedoch verhältnismäßig aufwendig und liefern keine ausreichende Verbesserung der Pressmassenhaftung insbesondere auf metallischen Oberflächen. Zudem können mit nasschemischen Verfahren keine Bauteile mit geklebten Chips behandelt werden.In the not pre-published DE 10 2005 054 267 It is proposed to use a layer applied by means of electrospinning with undercuts on surfaces of circuit carriers as adhesion promoter. However, these previous adhesion-improving measures are relatively expensive and do not provide sufficient improvement of the molding compound adhesion, especially on metallic surfaces. In addition, wet-chemical processes can not treat components with glued chips.

Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit einer Schicht anzugeben, die zwischen Grenzflächen unterschiedlicher Komponenten in Halbleiterbauteilen eingesetzt werden kann und die zuverlässig eine Haftung zwischen den Grenzflächen vermittelt. Darüber hinaus ist es eine weitere Aufgabe der vorliegenden Erfindung, ein möglichst einfaches Verfahren zur Herstellung eines solchen Halbleiterbauteils anzugeben.task The invention is to provide a semiconductor device with a layer the between interfaces different components used in semiconductor devices can be and the reliable mediates adhesion between the interfaces. Furthermore It is another object of the present invention, a possible simple method for producing such a semiconductor device specify.

Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.According to the invention this Problem solved with the subject of the independent claims. advantageous Further developments of the invention are the subject of the dependent claims.

Nach der vorliegenden Erfindung bilden in einem Halbleiterbauteil mit einem Schaltungsträger und zumindest einem auf einem Schaltungssubstrat angeordneten Halbleiterchip Oberflächenbereiche des Halbleiterchips und des Schaltungsträgers Grenzflächen zu weiteren Komponenten des Halbleiterbauteils, beispielsweise zu einer Kunststoffgehäusemasse. Zumindest Be reiche der Grenzflächen sind mit einer haftvermittelnden Schicht versehen, wobei die haftvermittelnde Schicht ein Polymer mit eingebetteten mineralisch-keramischen Nanopartikeln aufweist.To of the present invention in a semiconductor device with a circuit carrier and at least one semiconductor chip arranged on a circuit substrate Surface areas of the Semiconductor chips and the circuit substrate interfaces too other components of the semiconductor device, for example to a Plastic housing composition. At least Be rich of the interfaces are provided with an adhesion-promoting layer, wherein the adhesion-promoting Layer a polymer with embedded mineral-ceramic nanoparticles having.

Einem Grundgedanken der Erfindung zufolge sollten die Grenzflächen für eine gute Haftvermittlung Hinterschneidungen und/oder oberflächenaktive Substanzen aufweisen. Das Erzeugen von Hinterschneidungen direkt in den Oberflächen des Schaltungsträgers und des Kunststoffgehäuses sollte wegen der damit verbundenen Nachteile – wie hoher technischer Aufwand und Beschränkung auf nicht geklebte Chips bei nasschemischen Prozessen – jedoch vermieden werden. Stattdessen sollte eine haftvermittelnde Schicht zwischen den Grenzflächen vorgesehen werden. Wie sich herausgestellt hat, bieten mineralisch-keramische Nanopartikel aus der Polymermatrix ragende Oberflächen an, auf denen Moleküle von weiteren Komponenten verankert werden können, beispielsweise Silane einer Kunststoffgehäusemasse.a The basic idea of the invention is that the interfaces should be good Adhesion undercuts and / or surface-active substances exhibit. The creation of undercuts directly in the surfaces of the circuit carrier and the plastic housing should because of the associated disadvantages - such as high technical effort and restriction on non-bonded chips in wet-chemical processes - however be avoided. Instead, an adhesive layer should be used between the interfaces be provided. As it turned out, provide mineral-ceramic nanoparticles surfaces protruding from the polymer matrix, on which molecules of further Components can be anchored, for example silanes of a plastic housing composition.

Als Polymere für die Polymermatrix sind insbesondere Polymere auf Polybenzoxazolbasis (PBO) oder Polyimidbasis (PI) geeignet, die eine verhältnismäßig gute Haftung auf verschiedenen Oberflächen zeigen. In einer bevorzugten Ausführungsform der Erfindung sind die mineralisch-keramischen Nanopartikel SiO2-Partikel.Particularly suitable as polymers for the polymer matrix are polymers based on polybenzoxazole (PBO) or polyimide (PI), which exhibit relatively good adhesion to various surfaces. In a preferred embodiment of the invention, the mineral-ceramic nanoparticles are SiO 2 particles.

In einer bevorzugten Ausführungsform der Erfindung weisen die Nanopartikel eine mittlere Korngröße k im Bereich von 10 nm ≤ k < 1000 nm, bevorzugt von 10 nm ≤ k < 100 nm auf. Mit dieser mittleren Korngröße erreichen die mineralisch-keramischen Nanopartikel eine für das Aufbringen auf eine Me tallschicht geeignete Größe, die es verhindert, dass tiefe Kratzer und Unterbrechungen sowie Brüche auftreten können.In a preferred embodiment According to the invention, the nanoparticles have a mean particle size k in Range of 10 nm ≦ k <1000 nm, preferred of 10 nm ≤ k <100 nm. With reach this average grain size the mineral-ceramic nanoparticles one for the application to a Me tallschicht suitable size, the It prevents deep scratches and interruptions and breaks can.

Vorteilhafterweise hat die haftvermittelnde Schicht eine Dicke D im Bereich von 1 μm ≤ k ≤ 50 μm. Sie eignet sich insbesondere zur Beschichtung metallischer Oberflächen beispielsweise aus Kupfer, Silber, Gold und/oder Palladium, auf denen eine ausreichend zuverlässige Haftung der Kunststoffgehäusemasse mit herkömmlichen Mitteln besonders schwer zu erzielen ist.Advantageously, the adhesion-promoting layer has a thickness D in the range of 1 μm ≦ k ≦ 50 μm. It is particularly suitable for coating metallic surfaces such as copper, silver, gold and / or palladium, on which one reaching reliable adhesion of the plastic housing composition by conventional means is particularly difficult to achieve.

Das erfindungsgemäße Halbleiterbauteil hat den Vorteil, dass durch die aus der Polymermatrix ragenden, oberflächenaktiven Nanopartikel eine zuverlässige Haftwirkung der Kunststoffgehäusemasse an dem Schaltungsträger erreicht wird. Zudem nimmt die haftvermittelnde Schicht durch die in die Polymermatrix eingebetteten Nanopartikel weniger Feuchtigkeit auf als eine Polymerschicht allein und weist einen niedrigeren thermischen Ausdehnungskoeffizienten auf als eine reine Polymerschicht. Mechanische Verspannungen zwischen Haftvermittlerschicht und insbesondere metallischen Oberflächenbereichen sind dadurch deutlich reduziert.The inventive semiconductor device has the advantage that due to the polymer matrix protruding, surfactants Nanoparticles a reliable Adhesive effect of the plastic housing composition on the circuit carrier is reached. In addition, the adhesion-promoting layer takes through the embedded in the polymer matrix nanoparticles less moisture as a polymer layer alone and has a lower thermal Expansion coefficient on as a pure polymer layer. mechanical Tensions between adhesive layer and in particular metallic surface areas are significantly reduced.

Nach der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbauteils zumindest folgende Verfahrensschritte: Zunächst wird ein Schaltungsträger mit metallischen Oberflächen hergestellt, die als Grenzflächen zu weiteren Komponenten des Halbleiterbauteils vorgesehen sind. Auf den Schaltungsträger wird mindestens ein Halbleiterchip aufgebracht. Vor oder nach dem Aufbringen des Halbleiterchips werden auf zur Beschichtung vorgesehene Bereiche der Grenzflächen des Schaltungsträgers und gegebenenfalls auch des Halbleiterchips mit einer haftvermittelnden Schicht versehen, wobei die haftvermittelnde Schicht ein Polymer mit eingebetteten mineralisch-keramischen Nanopartikeln aufweist. Anschließend werden elektrische Verbindungen zwischen Halbleiterchip und beschichtungsfreien Kontaktanschlussflächen des Schaltungsträgers hergestellt und der Halbleiterchip und die elektrischen Verbindungen in eine Kunststoffgehäusemasse eingebettet unter gleichzeitigem Aufbringen der Kunststoffgehäusemasse auf mit dem Haftvermittler beschichtete Grenzflächen.To The present invention comprises a process for the preparation a semiconductor device at least the following method steps: First, will a circuit carrier with metallic surfaces made that as interfaces are provided to further components of the semiconductor device. On the circuit carrier At least one semiconductor chip is applied. Before or after Applying the semiconductor chip are provided for coating Areas of interfaces of the circuit board and optionally also the semiconductor chip with an adhesion-promoting Layer, wherein the adhesion-promoting layer is a polymer having embedded mineral-ceramic nanoparticles. Subsequently become electrical connections between semiconductor chip and coating-free Contact pads of the circuit board manufactured and the semiconductor chip and the electrical connections in a plastic housing compound embedded with simultaneous application of the plastic housing composition on coated with the primer interfaces.

Vorteilhafterweise werden zum selektiven Aufbringen der haftvermittelnden Schicht die Oberflächenbereiche des Schaltungsträgers und/oder des Halbleiterchips mit einer Schutzschicht versehen, die nicht für eine Beschichtung mit der haftvermittelnden Schicht vorgesehen sind. Diese Schutzschicht wird nach dem Aufbringen der Schicht wieder entfernt.advantageously, For selectively applying the adhesion-promoting layer, the surface areas of the circuit board and / or the semiconductor chip provided with a protective layer which is not for one Coating with the adhesion-promoting layer are provided. This protective layer is restored after the application of the layer away.

Das Einbetten des Halbleiterchips und der elektrischen Verbindungen in die Kunststoffgehäusemasse und das Aufbringen der Kunststoffgehäusemasse auf die beschichteten Grenzflächen erfolgt vorzugsweise mittels Spritzgusstechnik. Besonders vorteilhaft ist das Verfahren zur Haftvermittlung zwischen metallischen Oberflächen des Schaltungsträgers und auf dem Halbleiterchip und der Kunststoffgehäusemasse.The Embedding the semiconductor chip and the electrical connections in the plastic housing compound and applying the plastic housing composition to the coated one interfaces is preferably carried out by injection molding. Especially advantageous is the method of bonding between metallic surfaces of the circuit carrier and on the semiconductor chip and the plastic package.

Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.embodiments The invention will be described below with reference to the accompanying drawings explained in more detail.

1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit einer Schicht gemäß einer ersten Ausführungsform der Erfindung; 1 shows a schematic cross section through a semiconductor device with a layer according to a first embodiment of the invention;

2 bis 5 zeigen schematische Darstellungen zur Herstellung eines Halbleiterbauteils mit einer Schicht gemäß der ersten Ausführungsform der Erfindung; 2 to 5 show schematic representations for the production of a semiconductor device with a layer according to the first embodiment of the invention;

2 zeigt einen schematischen Querschnitt durch einen Schaltungsträger mit einer Schutzschicht vor einem Beschichten mit der haftvermittelnden Schicht; 2 shows a schematic cross section through a circuit carrier with a protective layer before coating with the adhesion-promoting layer;

3 zeigt den schematischen Querschnitt des Schaltungsträgers gemäß 2 nach Aufbringen einer erfindungsgemäßen Schicht und nach Entfernen der Schutzschicht; 3 shows the schematic cross section of the circuit substrate according to 2 after application of a layer according to the invention and after removal of the protective layer;

4 zeigt einen schematischen Querschnitt des Schaltungsträgers nach Aufbringen von Kontaktanschlussflächen und nach Fixieren eines Halbleiterchips und nach Verbinden der Kontaktflächen des Halbleiterchips mit den Kontaktanschlussflächen des Schaltungsträgers; 4 shows a schematic cross section of the circuit substrate after application of contact pads and after fixing a semiconductor chip and after connecting the contact surfaces of the semiconductor chip with the contact pads of the circuit substrate;

5 zeigt den schematischen Querschnitt eines Halbleiterbauteils nach Aufbringen einer Kunststoffgehäusemasse auf den Schaltungsträger; 5 shows the schematic cross section of a semiconductor device after application of a plastic housing composition on the circuit carrier;

6 zeigt schematisch die haftvermittelnde Schicht zwischen zwei Komponenten eines Halbleiterbauteils. 6 schematically shows the adhesion-promoting layer between two components of a semiconductor device.

Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.Same Parts are provided in all figures with the same reference numerals.

1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 gemäß einer ersten Ausführungsform der Erfindung. In dieser ersten Ausführungsform der Erfindung ist das Halbleiterbauteil 1 auf einen Schaltungsträger 11 aufgebaut, der aus einem Flachleiterrahmen 12 ausgestanzt ist. 1 shows a schematic cross section through a semiconductor device 1 according to a first embodiment of the invention. In this first embodiment of the invention, the semiconductor device is 1 on a circuit carrier 11 constructed of a lead frame 12 punched out.

Der Flachleiterrahmen 12 weist Außenflachleiter 18 als Außenkontakte 19 und Innenflachleiter 13 zum Anschluss eines Halbleiterchips 14 auf. Dabei werden die Innenflachleiter 13 von einer Kunststoffgehäusemasse 9 gehalten, die eine Berührungsfläche 4 zu einer Grenzfläche 2 der haftverbessernden Schicht 10 aufweist. Die Innenflachleiter 13 weisen Oberflächen 3 auf, die teilweise mit der haftverbessernden Schicht 10 beschichtet sind.The lead frame 12 has outer flat conductor 18 as external contacts 19 and inner flat conductor 13 for connecting a semiconductor chip 14 on. This will be the inner flat conductor 13 from a plastic housing compound 9 held a touchpad 4 to an interface 2 the adhesion-promoting layer 10 having. The inner flat conductor 13 have surfaces 3 partly with the adhesion-promoting layer 10 are coated.

Der Halbleiterchip 14 wird von einem der Innenflachleiter 13 auf einem beschichtungsfreien Oberflächenbereich 15 getragen und ist ebenfalls in die Kunststoffgehäusemasse 9 eingebettet. Die Oberflächen des Halbleiterchips 14 weisen in dieser Ausführungsform der Erfindung keine haftverbessernde Schicht auf. Jedoch sind die verbleibenden Oberflächen 3 der Innenflachleiter 13 vollständig mit der haftverbessernden Schicht 10 beschichtet. Die Schicht 10 weist mineralisch-keramische Nanopartikel auf, die in eine Polymermatrix eingebettet sind.The semiconductor chip 14 gets from one of the indoor flat conductors 13 on a coating-free surface area 15 worn and is also in the plastic housing compound 9 embedded. The surfaces of the semiconductor chip 14 have no adhesion-improving layer in this embodiment of the invention. However, the remaining surfaces are 3 the inner flat conductor 13 completely with the adhesion-promoting layer 10 coated. The layer 10 has mineral-ceramic nanoparticles embedded in a polymer matrix.

Vor dem Auftragen der Schicht 10 kann der Schaltungsträger 11 wie in 2 dargestellt in Bereichen, in denen keine Beschichtung durch die haftvermittelnde Schicht 10 gewünscht ist, mit einer Schutzschicht 24 versehen werden. Der Schaltungsträger 11 ist wiederum ein Teilstück eines Flachleiterrahmens 12 und weist Innenflachleiter 13 auf, deren Oberflächen 3 teilweise frei von Schutzschichten 24 sind, damit die erfindungsgemäße haftverbessernde Schicht 10 darauf aufge bracht werden kann. Alle von der Schutzschicht 24 freigehaltenen Oberflächen 3 der Innenflachleiter 13 können mit dem Haftvermittler selektiv beschichtet werden.Before applying the coating 10 can the circuit carrier 11 as in 2 shown in areas where no coating by the adhesion-promoting layer 10 is desired, with a protective layer 24 be provided. The circuit carrier 11 is again a section of a lead frame 12 and has inner flat conductor 13 on whose surfaces 3 partially free of protective layers 24 are, so that the adhesion-improving layer according to the invention 10 can be applied to it. All of the protective layer 24 kept surfaces 3 the inner flat conductor 13 can be selectively coated with the primer.

3 zeigt den schematischen Querschnitt des Schaltungsträgers 11 gemäß 2 nach Aufbringen einer Schicht 10 und nach Entfernen der Schutzschicht 24, wie sie in 2 gezeigt wird. Dabei werden die Außenflachleiter 18 und die geschützten Kontaktanschlussflächen 17 auf den Innenflachleitern frei von einer haftverbessernden Schicht 10 gehalten. Auch die Oberflächenbereiche 15 eines Innenflachleiters 13 bleiben bei diesem Verfahren frei von einer haftverbessernden Schicht 10 und können einen Halbleiterchip aufnehmen. 3 shows the schematic cross section of the circuit substrate 11 according to 2 after applying a coat 10 and after removing the protective layer 24 as they are in 2 will be shown. This will be the outer flat conductor 18 and the protected contact pads 17 on the inner flat conductors free from an adhesion-promoting layer 10 held. Also the surface areas 15 an interior flat conductor 13 stay free of an adhesion-promoting layer in this process 10 and can accommodate a semiconductor chip.

4 zeigt den schematischen Querschnitt des Schaltungsträgers 11 gemäß 4 nach einem Aufbringen einer metallischen Beschichtung auf die Kontaktanschlussflächen 17 und nach Fixieren eines Halbleiterchips 14 auf dem Innenflachleiter 13 und nach Herstellen von elektrischen Verbindungen 16 zwischen Kontaktflächen 25 des Halbleiterchips 14 und den metallisierten Kontaktanschlussflächen 17. 4 shows the schematic cross section of the circuit substrate 11 according to 4 after applying a metallic coating to the contact pads 17 and after fixing a semiconductor chip 14 on the inner flat conductor 13 and after making electrical connections 16 between contact surfaces 25 of the semiconductor chip 14 and the metallized contact pads 17 ,

5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 nach Aufbringen einer Kunststoffgehäusemasse 9 auf den Schaltungsträger 11. Dabei werden die Innenflachleiter 13 vollständig in die Kunststoffgehäusemasse 9, soweit sie keinen Halbleiterchip 14 tragen, eingebettet und dabei gleichzeitig mit der Kunststoffgehäusemasse 9 mechanisch verbunden. Durch die oberflächenaktiven, aus der Polymermatrix ragenden Nanopartikel in der Schicht 10 wird das Kunststoffgehäuse fest verankert. 5 shows a schematic cross section through a semiconductor device 1 after application of a plastic housing composition 9 on the circuit carrier 11 , This will be the inner flat conductor 13 completely in the plastic housing compound 9 , as far as they do not have a semiconductor chip 14 carry, embedded and at the same time with the plastic housing composition 9 mechanically connected. Through the surface-active, protruding from the polymer matrix nanoparticles in the layer 10 The plastic housing is firmly anchored.

In 6 ist erkennbar, wie die haftvermittelnde Schicht 10 zwischen einer Komponente 7 und einer weiteren Komponente 8 eines Halbleiterbauteils angeordnet ist. Die Schicht 10 weist eine Dicke D auf und umfasst eine Polymermatrix 5 mit darin eingebetteten Nanopartikeln 6. Die Nanopartikel 6 ragen etwas aus der Oberfläche 20 der Polymermatrix heraus und bieten den Molekülen der weiteren Komponente 8, beispielsweise Silanen einer Kunststoffgehäusemasse, die Möglichkeit einer stabilen Verankerung an der haftvermittelnden Schicht 10.In 6 is recognizable as the adhesion-promoting layer 10 between a component 7 and another component 8th a semiconductor device is arranged. The layer 10 has a thickness D and comprises a polymer matrix 5 with embedded nanoparticles 6 , The nanoparticles 6 something sticking out of the surface 20 the polymer matrix and provide the molecules of the other component 8th For example, silanes of a plastic housing composition, the possibility of a stable anchoring to the adhesion-promoting layer 10 ,

11
HalbleiterbauteilSemiconductor device
22
Grenzflächeinterface
33
Oberflächesurface
44
BerührungsflächeTouchpad
55
Polymermatrixpolymer matrix
66
Nanopartikelnanoparticles
77
Komponentecomponent
88th
weitere KomponenteFurther component
99
KunststoffgehäusemassePlastic housing composition
1010
Schichtlayer
1111
Schaltungsträgercircuit support
1212
FlachleiterrahmenLeadframe
1313
InnenflachleiterInternal leads
1414
HalbleiterchipSemiconductor chip
1515
Oberflächenbereiche (beschichtungsfrei)surface areas (Coating-free)
1616
elektrische Verbindungenelectrical links
1717
KontaktanschlussflächeContact pad
1818
AußenflachleiterExternal leads
1919
Außenkontaktoutside Contact
2020
Oberfläche der PolymermatrixSurface of the polymer matrix
2222
Beschichtungcoating
2323
Oberfläche der BeschichtungSurface of the coating
2424
Schutzschichtprotective layer
2525
Kontaktflächecontact area
DD
Schichtdickelayer thickness

Claims (14)

Halbleiterbauteil mit zumindest einem auf einem Schaltungssubstrat angeordneten Halbleiterchip, wobei Oberflächenbereiche des Halbleiterchips und des Schaltungsträgers Grenzflächen zu weiteren Komponenten des Halbleiterbauteils bilden und wobei zumindest Bereiche der Grenzflächen eine haftvermittelnde Schicht aufweisen, dadurch gekennzeichnet, dass die haftvermittelnde Schicht ein Polymer mit eingebetteten mineralisch-keramischen Nanopartikeln aufweist.Semiconductor component having at least one semiconductor chip arranged on a circuit substrate, wherein surface regions of the semiconductor chip and of the circuit substrate form interfaces to further components of the semiconductor component and wherein at least regions of the interfaces have an adhesion-promoting layer, characterized in that the adhesion-promoting layer is a polymer with embedded mineral-ceramic nanoparticles having. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass als Polymer ein Polymer auf Polybenzoxazolbasis (PBO) vorgesehen ist.Semiconductor component according to Claim 1, characterized in that the polymer is a polybenzoxazole-based polymer (PBO) is. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass als Polymer ein Polymer auf Polyimidbasis (PI) vorgesehen ist.Semiconductor component according to Claim 1, characterized in that a polymer based on polyimide (PI) is provided as the polymer. Halbleiterbauteil nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass als mineralisch-keramische Nanopartikel SiO2-Nanopartikel vorgesehen sind.Semiconductor component according to one of claims 1 to 3, characterized in that as mineral-ceramic nanoparticles SiO 2 nanoparticles are provided. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die mineralisch-keramischen Nanopartikel eine mittlere Korngröße k haben mit 10 nm ≤ k ≤ 1000 nm.Semiconductor component according to one of claims 1 to 4, characterized in that the mineral-ceramic nanoparticles have a mean grain size k with 10 nm ≦ k ≦ 1000 nm. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die mineralisch-keramischen Nanopartikel eine mittlere Korngröße k haben mit 10 nm ≤ k ≤ 100 nm.Semiconductor component according to one of claims 1 to 5, characterized in that the mineral-ceramic nanoparticles have a mean grain size k with 10 nm ≤ k ≤ 100 nm. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die haftvermittelnde Schicht eine Dicke D aufweist mit 1 μm ≤ k ≤ 50 μm.Semiconductor component according to one of claims 1 to 6, characterized in that the adhesion-promoting layer is a Thickness D has 1 μm ≤ k ≤ 50 μm. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die beschichteten Oberflächenbereiche metallische Oberflächen aufweisen.Semiconductor component according to one of claims 1 to 7, characterized in that the coated surface areas have metallic surfaces. Verfahren zur Herstellung eines Halbleiterbauteils, das zumindest folgende Verfahrensschritte aufweist: – Herstellen eines Schaltungsträgers mit metallischen Oberflächen, die als Grenzflächen zu weiteren Komponenten des Halbleiterbauteils vorgesehen sind; – Aufbringen eines Halbleiterchips auf den Schaltungsträger und selektives Aufbringen einer haftvermittelnden Schicht auf zur Beschichtung vorgesehene Bereiche der Grenzflächen des Schaltungsträgers, wobei die haftvermittelnde Schicht ein Polymer mit eingebetteten mineralisch-keramischen Nanopartikeln aufweist; – Herstellen elektrischer Verbindungen zwischen Halbleiterchip und beschichtungsfreien Kontaktanschlussflächen des Schaltungsträgers; – Einbetten des Halbleiterchips und der elektrischen Verbindungen in eine Kunststoffgehäusemasse unter gleichzeitigem Aufbringen der Kunststoffgehäusemas se auf mit dem Haftvermittler beschichtete Grenzflächen.Method for producing a semiconductor component, which has at least the following method steps: - Produce a circuit carrier with metallic surfaces, which as interfaces are provided to further components of the semiconductor device; - Apply a semiconductor chip on the circuit carrier and selective application an adhesion-promoting layer provided for coating Areas of interfaces the circuit board, wherein the adhesion-promoting layer is a polymer having embedded having mineral-ceramic nanoparticles; - Produce electrical connections between the semiconductor chip and coating-free Contact pads the circuit carrier; - Embed of the semiconductor chip and the electrical connections in a plastic housing composition with simultaneous application of the Kunststoffgehäusemas se on coated with the primer interfaces. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass eine haftvermittelnde Schicht (1) auch auf Bereiche des Halbleiterchips aufgebracht wird.Method according to claim 9, characterized in that an adhesion-promoting layer ( 1 ) is applied to areas of the semiconductor chip. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass zum selektiven Aufbringen der haftvermittelnden Schicht (1) die Oberflächenbereiche (15) des Schaltungsträgers (11) und/oder des Halbleiterchips (14) mit einer Schutzschicht (24) versehen werden, die nicht für eine Beschichtung mit der haftvermittelnden Schicht vorgesehen sind.A method according to claim 9 or 10, characterized in that for the selective application of the adhesion-promoting layer ( 1 ) the surface areas ( 15 ) of the circuit carrier ( 11 ) and / or the semiconductor chip ( 14 ) with a protective layer ( 24 ) which are not intended for coating with the adhesion-promoting layer. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass nach dem Aufbringen der Schicht (1) die Schutzschicht (24) entfernt wird.A method according to claim 11, characterized in that after the application of the layer ( 1 ) the protective layer ( 24 ) Will get removed. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass das Einbetten des Halbleiterchips (14) und der elektrischen Verbindungen (16) in die Kunststoffgehäusemasse (9) und das Aufbringen der Kunststoffgehäusemasse (9) auf die beschichteten Grenzflächen (2) mittels Spritzgusstechnik erfolgt.Method according to one of claims 9 to 12, characterized in that the embedding of the semiconductor chip ( 14 ) and the electrical connections ( 16 ) in the plastic housing compound ( 9 ) and the application of the plastic housing composition ( 9 ) on the coated interfaces ( 2 ) by means of injection molding. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die zur Beschichtung vorgesehenen Bereiche metallische Oberflächen aufweisen.Method according to one of claims 9 to 13, characterized the areas provided for coating have metallic surfaces.
DE102006017115A 2006-02-03 2006-04-10 Semiconductor device with a plastic housing and method for its production Expired - Fee Related DE102006017115B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006017115A DE102006017115B4 (en) 2006-04-10 2006-04-10 Semiconductor device with a plastic housing and method for its production
US11/701,044 US7807506B2 (en) 2006-02-03 2007-02-01 Microelectromechanical semiconductor component with cavity structure and method for producing the same
US11/733,555 US7843055B2 (en) 2006-04-10 2007-04-10 Semiconductor device having an adhesion promoting layer and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006017115A DE102006017115B4 (en) 2006-04-10 2006-04-10 Semiconductor device with a plastic housing and method for its production

Publications (2)

Publication Number Publication Date
DE102006017115A1 true DE102006017115A1 (en) 2007-10-18
DE102006017115B4 DE102006017115B4 (en) 2008-08-28

Family

ID=38514515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006017115A Expired - Fee Related DE102006017115B4 (en) 2006-02-03 2006-04-10 Semiconductor device with a plastic housing and method for its production

Country Status (2)

Country Link
US (1) US7843055B2 (en)
DE (1) DE102006017115B4 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058305B3 (en) * 2004-12-02 2006-05-18 Infineon Technologies Ag Semiconductor component with polymer cover layer over electrical linkages leaving contacts exposed
DE102008032319B4 (en) * 2008-07-09 2012-06-06 Epcos Ag Method for producing an MST component
EP2654074B1 (en) 2010-03-31 2016-10-26 EV Group E. Thallner GmbH Method for permanently connecting two metal surfaces
US20180166369A1 (en) * 2016-12-14 2018-06-14 Texas Instruments Incorporated Bi-Layer Nanoparticle Adhesion Film
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
DE10232788A1 (en) * 2001-07-18 2003-02-06 Infineon Technologies Ag Electronic component with semiconducting chip has inner flat conductor ends arranged in block region to overlap, organoceramic insulation, adhesive and heat conducting coating between ends and block
DE10336747A1 (en) * 2003-08-11 2005-03-17 Infineon Technologies Ag Semiconductor component used as a power transistor comprises a layer structure with a semiconductor chip, a support for the chip and an electrically insulating layer made from nano-particles of an electrically insulating material
US20050161210A1 (en) * 2003-04-29 2005-07-28 Hong Zhong Organic matrices containing nanomaterials to enhance bulk thermal conductivity
DE102004058305B3 (en) * 2004-12-02 2006-05-18 Infineon Technologies Ag Semiconductor component with polymer cover layer over electrical linkages leaving contacts exposed

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
JP3797073B2 (en) * 2000-08-07 2006-07-12 日本電気株式会社 High density mounting wiring board and manufacturing method thereof
WO2003044858A2 (en) * 2001-11-23 2003-05-30 Koninklijke Philips Electronics N.V. Semiconductor device and method of enveloping an integrated circuit
JP4484578B2 (en) * 2004-05-11 2010-06-16 株式会社リコー Pattern shape body and method for manufacturing the same
JP4378239B2 (en) * 2004-07-29 2009-12-02 株式会社日立製作所 A semiconductor device, a power conversion device using the semiconductor device, and a hybrid vehicle using the power conversion device.
DE102005028704B4 (en) * 2005-06-20 2016-09-08 Infineon Technologies Ag A method of manufacturing a semiconductor device having semiconductor device components embedded in plastic package
DE102005054267B3 (en) * 2005-11-11 2007-05-24 Infineon Technologies Ag Semiconductor component and method for its production and use of the electrospinning method
JP4842118B2 (en) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
DE10232788A1 (en) * 2001-07-18 2003-02-06 Infineon Technologies Ag Electronic component with semiconducting chip has inner flat conductor ends arranged in block region to overlap, organoceramic insulation, adhesive and heat conducting coating between ends and block
US20050161210A1 (en) * 2003-04-29 2005-07-28 Hong Zhong Organic matrices containing nanomaterials to enhance bulk thermal conductivity
DE10336747A1 (en) * 2003-08-11 2005-03-17 Infineon Technologies Ag Semiconductor component used as a power transistor comprises a layer structure with a semiconductor chip, a support for the chip and an electrically insulating layer made from nano-particles of an electrically insulating material
DE102004058305B3 (en) * 2004-12-02 2006-05-18 Infineon Technologies Ag Semiconductor component with polymer cover layer over electrical linkages leaving contacts exposed

Also Published As

Publication number Publication date
US20070235857A1 (en) 2007-10-11
US7843055B2 (en) 2010-11-30
DE102006017115B4 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
DE102005047856B4 (en) Semiconductor component with semiconductor device components embedded in a plastic housing composition, system carrier for accommodating the semiconductor device components and method for producing the system carrier and semiconductor components
DE10333841B4 (en) A method of producing a benefit having semiconductor device locations arranged in rows and columns and methods of making a semiconductor device
DE102006022254B4 (en) Semiconductor device having semiconductor device components embedded in plastic package, array for a plurality of semiconductor devices, and methods for manufacturing semiconductor devices
DE102005025465B4 (en) Semiconductor component with corrosion protection layer and method for producing the same
DE10045043B4 (en) Semiconductor component and method for its production
DE102006017115B4 (en) Semiconductor device with a plastic housing and method for its production
DE112014003622B4 (en) Three-dimensional system-in-package metal circuit board structure for first packaged and later etched normal chips and methods for processing them
WO2006034682A1 (en) Semiconductor component comprising semiconductor component parts that are potted in a plastic housing mass
DE112006003861B4 (en) Semiconductor module and method for producing a semiconductor module
DE102006037532A1 (en) Method for producing an electrical functional layer on a surface of a substrate
DE102005020453A1 (en) Flat conductor structure for a semiconductor device and method for producing the same
DE102012100231B4 (en) Semiconductor chip
DE102004048201B4 (en) Semiconductor component with a bonding agent layer, and method for its production
DE102006006825A1 (en) Semiconductor component e.g. ball grid array semiconductor component, has semiconductor chip with protective casing, and soldering ball arranged in recess of electrical insulating layer and connected with connecting carrier
DE102012113012A1 (en) Electronic device and method for manufacturing an electronic device
DE102008040727A1 (en) Method and device for determining the rotor temperature of a permanent-magnet synchronous machine
DE10340129B4 (en) Electronic module with plug contacts and method of making the same
WO1998013863A1 (en) Process for flip chip bonding of a semiconductor chip with a small number of contacts
DE102018214778A1 (en) Process for the production of conductor tracks and electronic module
DE102014210480A1 (en) Plastic molded punched grid with adhesive material
DE102013201417A1 (en) Method for manufacturing molded interconnected device (MID) component, involves opening electrical contact point of interposer by introducing opening in plastic to contact point
DE102005054267B3 (en) Semiconductor component and method for its production and use of the electrospinning method
DE19518027C2 (en) Process for the precise spacing encasing of components provided with functional layers and components produced thereafter
WO1999026287A1 (en) Silicon film used as a substrate for semiconductor circuits in cards
DE102005057256A1 (en) A method of manufacturing a module having an integrated circuit on a substrate and a module manufactured thereby

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee