Die
Erfindung bezieht sich auf das technische Gebiet einer Bildabtastvorrichtung,
die mit einer Gruppe von Bildabtastelementen ausgestattet ist, die durch
Anordnen von Bildabtastelementen vom CMOS-Typ in einer Matrixform
aufgebaut ist.The
The invention relates to the technical field of an image scanning device,
which is equipped with a group of image sensing elements passing through
Arranging CMOS type image sensing elements in a matrix form
is constructed.
Die
in der JP-A-2001-45383 (nachstehend als Patentschrift 1 bezeichnet)
auf Seite 2 bis 5, 1 bis 11, offenbarte "IMAGE SCANNING DEVICE
AND SELECTING CIRCUIT", „Bildabtastvorrichtung
und Auswahlschaltung",
ist als eine Bildabtastvorrichtung bekannt, die eine Gruppe von
Bildabtastelementen aufweist, welche durch Anordnen von Bildabtastelementen
in einer Matrixform aufgebaut ist. Dieser Typ von Bildabtastvorrichtung
ist so konzipiert, dass Pixelabschnitte (Bildabtastelemente), die in
einer Matrixform angeordnet sind, um eine Gruppe von Bildabtastelementen
zu bilden, sequentiell von einem horizontalen Schieberegisterabschnitt
abgetastet bzw. gescannt werden, um die Bildabtastelemente für jede Spalte
auszuwählen,
und von einem vertikalen Schieberegisterabschnitt, um die Bildabtastelemente
für jede
Zeile auszuwählen,
um dadurch ein Pixelsignal von jedem Pixelabschnitt auszulesen.
Um Probleme wie eine Vergrößerung der Baugröße der peripheren
Schaltungen und eine Verlängerung
der Abtastzeit in Verbindung mit der Erhöhung der Anzahl der Bildabtastelemente,
d.h. der Anzahl von Pixeln, zu lösen,
wird eine Bildabtastvorrichtung vorgeschlagen, welche einen Aufbau
aufweist, in welchem der Sensorabschnitt in mehrere Auswahlblöcke unterteilt
ist und das Abtasten für
jeden Auswahlblock durchgeführt
wird.JP-A-2001-45383 (hereinafter referred to as Patent Literature 1) on pages 2 to 5, 1 to 11 The "IMAGE SCANNING DEVICE AND SELECTING CIRCUIT" disclosed herein is known as an image scanner having a group of image sensing elements constructed by arranging image sensing elements in a matrix form Pixel sections (image sensing elements) arranged in a matrix form to form a group of image scanning elements are sequentially scanned by a horizontal shift register section to select the image sensing elements for each column, and a vertical shift register section to surround the image scanning elements for each In order to read out a line signal to thereby read out a pixel signal from each pixel section, problems such as increase in the size of the peripheral circuits and an extension of the sampling time in conjunction with the increase in the number of image scanning elements, ie, the number of pixels In order to solve the problem, there is proposed an image pickup device having a structure in which the sensor section is divided into a plurality of selection blocks and sampling is performed for each selection block.
Zudem
ist weiterhin eine Bildabtastvorrichtung bekannt, die einen CMOS-Typ
als eine Bildabtastvorrichtung (einen CMOS-Bildsensor) verwendet, und
beispielsweise ist eine in der (nachstehend als Patentschrift 2
bezeichneten) JP-A-11-196332 (Seiten 2-6, 1 bis 9)
offenbarte "SOLID-STATE IMAGE
SCANNING DEVICE", „Festkörperbildabtastvorrichtung" bekannt.In addition, there is further known an image pickup device using a CMOS type as an image pickup device (a CMOS image sensor), and for example, JP-A-11-196332 (pages 2-6, hereinafter referred to as Patent Document 2) is known. 1 to 9 ) disclosed "SOLID-STATE IMAGE SCANNING DEVICE".
Diese
Bildabtastvorrichtung hat jedoch Probleme bei der Einlesegeschwindigkeit
der Pixelsignale, beim Stromverbrauch, usw., und daher wurde ein Mechanismus
zum Auslesen eines notwenigen Bereichs von Pixelsignalen auf Basis
von Blöcken
vorgeschlagen, um die vorstehenden Probleme zu lösen.These
However, the image scanner has problems with the read speed
of the pixel signals, power consumption, etc., and therefore became a mechanism
for reading a necessary range of pixel signals based on
of blocks
proposed to solve the above problems.
In Übereinstimmung
mit den in den vorstehend genannten Dokumenten offenbarten Techniken werden
mehrere Bildabtastelemente in jedem vorab bestimmten Bereich in
Blöcke
zusammengefasst, und ein Abtasten oder ein Überspringen des Lesens wird
für jeden
Block durchgeführt,
wodurch ein Lesen mit hoher Geschwindigkeit bei einer Verringerung
der Auflösung
erreicht wird.In accordance
with the techniques disclosed in the above documents
several image scanning elements in each predetermined area in
blocks
summarized, and a reading or skipping of the reading becomes
for each
Block performed,
resulting in a high speed reading at a reduction
the resolution
is reached.
In Übereinstimmung
mit der in der Patentschrift 1 offenbarten "BILDABTASTVORRICHTUNG UND AUSWAHLSCHALTUNG" können jedoch
die Pixelabschnitte auf der Basis eines Auswahlblocks abgetastet
werden (Patentschrift 1; 2, 3), die Pixelsignale in jedem
Auswahlblock werden jedoch sukzessive ausgelesen und nach außen abgegeben (Patentschrift
1, 4). Um diese Pixelsignale zu verarbeiten,
ist es daher notwendig, dass sie nach einer A/D-Umwandlung vorübergehend
in einer Speichervorrichtung oder etwas Ähnlichem gespeichert werden,
und dann werden die Ausgabewerte aller Pixel summiert und verarbeitet,
um diese Pixelsignale zu verarbeiten. Daher ist nicht nur die Signalverarbeitung
umständlich,
sondern auch die vorstehend beschriebene Speichervorrichtung und
die zugehörige Schaltung
derselben sind unerlässlich.
In der Patentschrift 1 wird ein DRAM-Speicher als eine Zwischenspeichereinheit
verwendet, um eine Bildverarbeitung durchzuführen, und Daten, die in diesem
Speicher gespeichert sind, werden durch eine MPU (multi purpose
unit, Mehrzweckeinheit) oder Kamera-DSP (digital signal processing,
digitale Signalverarbeitung) verarbeitet. In Übereinstimmung damit gibt es
das Problem, dass es schwierig ist, die Ausgabeverarbeitung der
betroffenen Vorrichtung zu vereinfachen und eine Verbesserung der
Verarbeitung wird problematisch. Weiterhin ist es notwendig, die
Speichervorrichtung oder etwas Ähnliches
außerhalb
der betroffenen Bildabtastvorrichtung vorzusehen, so dass die Abmessungen
des Gesamtsystems steigen und auch die Kosten der Produkte steigen.However, in accordance with the "PICTURE EFFECT AND SELECTOR SWITCHING" disclosed in Patent Literature 1, the pixel portions may be scanned based on a selection block (Patent Document 1; 2 . 3 However, the pixel signals in each selection block are successively read out and delivered to the outside (Patent Reference 1, 4 ). Therefore, to process these pixel signals, it is necessary that they are temporarily stored in a memory device or the like after A / D conversion, and then the output values of all the pixels are summed and processed to process these pixel signals. Therefore, not only is the signal processing cumbersome, but also the memory device described above and the associated circuit thereof are indispensable. In Patent Literature 1, a DRAM memory is used as a buffer unit to perform image processing, and data stored in this memory is supplied by a multi-purpose unit (MPU) or digital signal processing (DSP) digital camera Signal processing). In accordance therewith, there is the problem that it is difficult to simplify the output processing of the subject apparatus, and improvement of the processing becomes problematic. Furthermore, it is necessary to provide the storage device or the like outside the subject image scanning device, so that the size of the entire system increases and the cost of the products also increases.
Weiterhin
ist für
die in der Patenschrift 2 offenbarte "FESTKÖRPER-BILDABTASTVORRICHTUNG" kein bestimmter
Aufbau offenbart. Es ist jedoch wie in dem Fall der Patenschrift
1 notwenig, vor der digitalen Signalverarbeitung Pixeldaten in einer Speichervorrichtung
oder etwas Ähnlichem
zu speichern, nachdem die A/D-Umwandlung durchgeführt wurde.
Daher wird vermutet, dass eine Speichervorrichtung wie vorstehend
beschrieben und die zugehörigen
peripheren Schaltungen für
diese Technik unerlässlich
sind und daher weist diese Technik auch die selben Probleme wie
vorstehend beschrieben auf. Selbst wenn eine solche Speichervorrichtung und
eine Bildabtastvorrichtung vom CMOS-Typ durch einen CMOS-Herstellprozess auf
dem selben Halbleitersubstrat gebildet werden können, wird der Montagebereich
der Speichervorrichtung usw. auf dem Halbleitersubstrat benötigt, und
daher muß die Chipgröße in Verbindung
mit der Erhöhung
der Speicherkapazität
vergrößert werden,
und auch die Herstellkosten können
sich in Übereinstimmung
mit der Größe der Speichervorrichtung
und der dafür
benötigten
peripheren Schaltkreise weiter erhöhen.Farther
is for
the "solid-state imaging device" disclosed in Patent Document 2 is not definite
Structure revealed. It is, however, as in the case of the patent
1 necessary, before the digital signal processing pixel data in a memory device
or something similar
after the A / D conversion has been performed.
Therefore, it is believed that a memory device as above
described and the associated
peripheral circuits for
this technique is essential
and therefore this technique also has the same problems as
described above. Even if such a storage device and
a CMOS-type image pickup device by a CMOS manufacturing process
the same semiconductor substrate can be formed, the mounting area
the memory device, etc., on the semiconductor substrate, and
therefore the chip size must be connected
with the increase
the storage capacity
to be enlarged
and also the manufacturing costs can
in agreement
with the size of the storage device
and the one for it
required
further increase peripheral circuits.
Andererseits
werden in einem Fall, in dem die Bildabtastvorrichtung so konzipiert
ist, dass alle Bildpixelsignale, die von dem jeweiligen Bildabtastelementen
nach der A/D-Umwandlung abgegeben werden, einer Signalverarbeitungs-MPU
oder -DSP ohne Verwendung einer Speichervorrichtung unterzogen werden,
alle Pixelsignale der entsprechenden Bildabtastelemente ausgelesen,
und dann wird ein notwendiger Bereich von Pixelsignalen für jeden Block
auf der Grundlage des Ergebnisses der Signalverarbeitung ausgelesen
und wieder der Signalverarbeitung unterzogen. Daher wird zwangsläufig für die Speichervorrichtung
ein zwei- oder mehrfacher Lesevorgang notwendig, so dass die Verarbeitungsgeschwindigkeit
der MPU oder eines ähnlichen
Bauteils verringert wird. Zudem erhöht sich die Lesefrequenz für die Bildabtastelemente,
wenn die Hochgeschwindigkeitsoperation verlangt wird, was eine Erhöhung der
Verarbeitungszeit verursacht, und daher ist es schwierig, den entsprechenden
Wunsch zu erfüllen. Andererseits
können
die vorstehend erwähnten
Probleme gelöst
werden, indem als Speichervorrichtung, MPU oder ein ähnliches
Bauteil eine Halbleitervorrichtung verwendet wird, welche die Speicherzugriffszeit
verkürzen
kann. Dies führt
jedoch zu dem neuen Problem, dass der Stromverbrauch und der Heizwert bzw.
die Wärmelast
aufgrund des Hochgeschwindigkeitsbetriebs erhöht werden.on the other hand
in a case where the image pickup device is so designed
is that all the image-pixel signals received by the respective image-scanning elements
after the A / D conversion, a signal processing MPU
or DSP without using a storage device,
all the pixel signals of the corresponding image scanning elements are read out,
and then becomes a necessary range of pixel signals for each block
read out based on the result of the signal processing
and again subjected to signal processing. Therefore, it becomes inevitable for the storage device
a two or more read operation necessary, so that the processing speed
the MPU or a similar one
Component is reduced. In addition, the reading frequency for the image scanning elements increases,
when the high-speed operation is required, which is an increase in the
Processing time causes, and therefore it is difficult to the corresponding
Desire to fulfill. on the other hand
can
the aforementioned
problem solved
be by using as a storage device, MPU or similar
Component, a semiconductor device is used, which the memory access time
shorten
can. this leads to
However, to the new problem that the power consumption and the calorific value or
the heat load
due to the high speed operation.
In
Anbetracht der vorstehende Probleme ist es eine Aufgabe der Erfindung,
eine Bildabtastvorrichtung zu schaffen, die eine externe Signalverarbeitung
vereinfachen kann.In
In view of the above problems, it is an object of the invention,
to provide an image scanning apparatus which performs external signal processing
can simplify.
Es
ist eine andere Aufgabe, eine Bildabtastvorrichtung zu schaffen,
welche die Geschwindigkeit der externen Signalverarbeitung erhöhen kann.It
another object is to provide an image scanning apparatus
which can increase the speed of external signal processing.
Es
ist eine andere Aufgabe, eine Bildabtastvorrichtung zu schaffen,
welche die betroffene Vorrichtung und das gesamte System, welches
die betroffene Vorrichtung enthält,
miniaturisieren kann.It
another object is to provide an image scanning apparatus
which the affected device and the entire system, which
contains the affected device,
can miniaturize.
Um
die vorstehend erwähnten
Aufgaben zu lösen,
muss eine Bildabtastvorrichtung, in der eine Gruppe von Bildabtastelementen,
die durch Anordnen von Bildabtastelementen vom CMOS-Typ in einer
Matrixform gebildet wird, in mehrere Bereiche geteilt ist und ein
Bildsignal von jedem Bereich ausgegeben wird, Folgendes aufweisen:
mehrere Ladungsintegrationseinheiten, die jeweils für jeden
Bereich vorgesehen sind, um Ladungen zu integrieren, die von mehreren
Bildabtastelementen ausgegeben werden, welche in dem betreffenden
Bereich angeordnet sind, und die so integrierten Ladungen als eine
integrierte Ladung abgeben; eine Einheit zur Auswahl der integrierten
Ladungen, um eine oder mehrere integrierte Ladungen aus den mehreren
integrierten Ladungen auszuwählen,
die von den mehreren Einheiten zur Ladungsintegration ausgegeben werden,
und um die so ausgewählten
integrierten Ladungen abzugeben; eine Ladungssammeleinheit zum Sammeln
und Kombinieren einer oder mehrerer integrierter Ladungen, die von
der Einheit zur Auswahl der integrierten Ladung ausgegeben sind,
als einer Kompositladung; und eine Einheit zum Abgeben eines Bildsignals,
um die in der Ladungssammeleinheit angesammelte Kompositladung in
ein Bildsignal umzuwandeln und das so konvertierte Bildsignal auszugeben.Around
the aforementioned
To solve tasks
an image scanning device, in which a group of image scanning elements,
by arranging CMOS-type image sensing elements in one
Matrix form is formed, divided into several areas and one
Image signal output from each area, comprising:
several charge integration units, each for each
Area are provided to integrate charges from several
Output image scanning elements, which in the respective
Area are arranged, and the charges thus integrated as one
deliver integrated charge; a unit for selecting the integrated
Charges to one or more integrated charges from the several
select integrated charges,
which are output from the several charge integration units,
and the ones chosen
deliver integrated charges; a charge collection unit for collection
and combining one or more integrated charges derived from
the unit for the selection of the integrated load is issued,
as a composite charge; and a unit for outputting an image signal,
around the composite charge accumulated in the charge collecting unit
to convert an image signal and output the thus converted image signal.
Nach
einem zweiten Aspekt wählt
die Einheit zur Auswahl der integrierten Ladung in der Bildabtastvorrichtung
nach dem ersten Aspekt die mehreren integrierten Ladungen, die von
den mehreren Einheiten zur La dungsintegration ausgegeben werden,
in einer vorab bestimmten Reihenfolge aus und gibt die integrierten
Ladungen an die Ladungssammeleinheit aus.To
chooses a second aspect
the integrated charge selection unit in the image scanner
according to the first aspect, the several integrated charges generated by
be spent on the several units for charge integration,
in a predetermined order and gives the integrated
Charges to the charge collection unit off.
Nach
einem dritten Aspekt ist die Bildabtastvorrichtung nach dem ersten
oder zweiten Aspekt weiterhin mit einer Bereichsauswahleinheit,
um einen oder mehrere beliebige Bereiche aus den vielen Bereichen
auszuwählen,
und mit einer Ausgabesteuereinheit für die Pixelladung in dem Bereich,
um mehrere Bildabtastelemente zu steuern, ausgestattet, die in dem
einen oder den mehreren Bereichen angeordnet sind, welche durch
die Bereichsauswahleinheit ausgewählt sind, so dass Ladungen
von den mehreren Bildabtastelementen in einer vorab bestimmten Reihenfolge
ausgegeben werden können.To
In a third aspect, the image scanning apparatus is after the first one
or second aspect, further comprising an area selection unit,
around one or more arbitrary areas from the many areas
select
and with an output controller for the pixel charge in the area,
to control several image sensing elements equipped in the
one or more areas are arranged, which by
the area selection unit are selected so that charges
of the plurality of image scanning elements in a predetermined order
can be issued.
Nach
einem vierten Aspekt ist die Bildabtastvorrichtung des dritten Aspekts
weiterhin mit einer Einheit zur Steuerung der Ausgabe einer Pixelladung ausgestattet,
um die mehreren Bildabtastelemente so zu steuern, dass Ladungen
unabhängig
von den mehreren Bereichen in einer vorab bestimmten Reihenfolge
ausgegeben werden können,
wobei die Einheit zur Steuerung der Ausgabe der Pixelladung im Bereich
einen Teil der oder die gesamte Einheit zur Steuerung der Ausgabe
der Pixelladung bildet.To
A fourth aspect is the image scanning apparatus of the third aspect
further equipped with a unit for controlling the output of a pixel charge,
to control the multiple image scanning elements so that charges
independently
from the multiple areas in a predetermined order
can be issued
the unit for controlling the output of the pixel charge in the range
some or all of the output control unit
the pixel charge forms.
Nach
einem fünften
Aspekt wird in der Bildabtastvorrichtung nach einem der ersten bis
vierten Aspekte zumindest entweder die Ladungsintegrationseinheit
oder die Einheit zur Auswahl der integrierten Ladungen oder die
Ladungssammeleinheit oder die Bildsignalausgabeeinheit auf einem
Halbleitersubstrat erzeugt, auf dem die Gruppe von Bildabtastelementen
erzeugt ist.To
a fifth
Aspect in the image scanner after one of the first to
fourth aspects at least either the charge integration unit
or the unit for selecting the integrated charges or the
Charge collection unit or the image signal output unit on a
Semiconductor substrate on which the group of image sensing elements
is generated.
Um
die Aufgabe zu lösen,
weist nach einem sechsten Aspekt eine Bildabtastvorrichtung, in
der eine Gruppe von Bildabtastelementen, die durch Anordnen von
Bildabtastelementen vom CMOS-Typ in einer Matrixform aufgebaut ist,
in mehrere Bereiche unterteilt ist und ein Bildsignal für jeden
Bereich ausgeben kann, Folgendes auf: mehrere Ladungssammeleinheiten,
die jeweils für
jeden der mehreren Bereiche vorgesehen sind oder gemeinsam für zwei oder
mehr der mehreren Bereiche vorgesehen sind und Ladungen ansammeln
und als eine Kompositladung kombinieren können, die von mehreren Bildabtastelementen
ausgegeben werden, die in dem betroffenen Bereich angeordnet sind;
mehrere Ausgabeeinheiten für
Bildsignale, die jeweils für
jede Ladungssammeleinheit vorgesehen sind, die Kompositladung, die
in der Ladungssammeleinheit angesammelt ist, in ein Bildsignal umwandeln
und dann das so umgewandelte Bildsignal ausgeben; und eine Einheit zur
Auswahl eines Ausgabesignals, um ein Bildsignal aus mehreren Bildsignalen
auszuwählen,
die von den mehreren Einheiten zur Bildsignalausgabe ausgegeben
werden, und um das so ausgewählte
Bildsignal auszugeben.In order to achieve the object, according to a sixth aspect, an image pickup apparatus in which a group of image pickup elements constructed by arranging CMOS type image pickup elements in a matrix form is divided into plural areas is divided and can output an image signal for each area, comprising: a plurality of charge accumulating units each provided for each of the plural areas or provided collectively for two or more of the plurality of areas, and can accumulate charges and combine them as a composite charge consisting of plural areas Output image scanning elements arranged in the affected area; a plurality of image signal output units respectively provided for each charge collecting unit, converting the composite charge accumulated in the charge collecting unit into an image signal and then outputting the thus converted image signal; and an output signal selection unit for selecting an image signal from a plurality of image signals output from the plurality of image signal output units and outputting the image signal thus selected.
Nach
einem siebten Aspekt wählt
die Einheit zur Auswahl des Ausgabesignals mehrere Bildsignale,
die von den mehreren Einheiten zur Bildsignalausgabe ausgegeben
werden wiederholt, in einer vorab bestimmten Reihenfolge aus und
gibt diese aus.To
a seventh aspect chooses
the unit for selecting the output signal has a plurality of image signals,
output from the plurality of units for image signal output
are repeated, in a pre-determined order and
spend these.
Nach
einem achten Aspekt ist die Bildabtastvorrichtung nach dem sechsten
oder siebten Aspekt weiterhin mit einer Bereichsauswahleinheit ausgestattet,
um einen oder mehrere beliebige Bereiche aus den vielen Bereichen
auszuwählen,
und mit einer Steuereinheit für
die Ladungsausgabe der Pixel in dem Bereich, um die mehreren Bildabtastelemente so
zu steuern, dass Ladungen in einer vorab bestimmen Reihenfolge von
mehreren Bildabtastelementen ausgegeben werden, die in dem einen
oder den mehreren Bereichen angeordnet sind, die durch die Bereichsauswahleinheit
ausgewählt
sind.To
In an eighth aspect, the image scanning apparatus of the sixth embodiment is shown
or seventh aspect further equipped with an area selection unit,
around one or more arbitrary areas from the many areas
select
and with a control unit for
the charge output of the pixels in the area to the multiple image sensing elements so
to control that charges in a pre-determined order of
a plurality of image sensing elements output in the one
or the multiple areas are arranged by the area selection unit
selected
are.
Nach
einem neunten Aspekt ist die Bildabtastvorrichtung des achten Aspekts
mit einer Steuereinheit für
die Ausgabe der Pixelladung ausgestattet, um die mehreren Bildabtastelemente
so zu steuern, dass die Ladungen in einer vorab bestimmten Reihenfolge
unabhängig
von den mehreren Bereichen ausgegeben werden können, und die Steuereinheit für die Ladungsausgabe
der Pixel in dem Bereich bildet einen Teil oder die Gesamtheit der
Steuereinheit für
die Pixelladungsausgabe.To
A ninth aspect is the image scanning apparatus of the eighth aspect
with a control unit for
the output of the pixel charge equipped to the multiple image scanning elements
to control the charges in a predetermined order
independently
can be output from the multiple areas, and the control unit for the charge output
the pixel in the area forms part or all of the
Control unit for
the pixel charge issue.
Nach
einem zehnten Aspekt wird in der Bildabtastvorrichtung nach einem
der sechsten bis neunten Aspekte zumindest entweder die Ladungssammeleinheit
oder die Bildsignalausgabeeinheit oder die Einheit zur Aus wahl des
auszugebenden Signals auf einem Halbleitersubstrat gebildet, auf
dem die Bildabtastelementgruppe gebildet ist.To
According to a tenth aspect, in the image scanning apparatus, a
the sixth to ninth aspects at least either the charge accumulation unit
or the image signal output unit or the unit for selecting the
output signal formed on a semiconductor substrate, on
the image scanning element group is formed.
Nach
dem ersten Aspekt werden die von mehreren Bildabtastelementen, die
in jedem der mehreren Bereiche angeordnet sind, ausgegebenen Ladungen
von jeder der Ladungsintegrationseinheiten gesammelt und als eine
integrierte Ladung ausgegeben, und eine beliebige oder mehrere integrierte Ladungen
werden von der Einheit zur Auswahl der integrierten Ladungen aus
den vielen so ausgegebenen integrierten Ladungen ausgewählt. Eine
beliebige oder mehrere integrierte Ladungen, die von der Einheit
zur Auswahl der integrierten Ladung ausgegeben werden, wird bzw.
werden durch eine Ladungssammeleinheit gesammelt und kombiniert,
und weiterhin wird die Kompositladung, die in der Ladungssammeleinheit
angesammelt ist, durch die Bildsignalausgabeeinheit in ein Bildsignal
umgewandelt, und dann wird das Bildsignal ausgegeben.To
In the first aspect, those of several image sensing elements, the
are arranged in each of the plural areas, discharged charges
collected from each of the charge integration units and as one
integrated charge output, and any one or more integrated charges
are issued by the unit for selection of integrated charges
the many so issued integrated charges selected. A
any or several integrated charges coming from the unit
be issued to select the integrated charge, is or
are collected and combined by a charge collection unit,
and further, the composite charge that is in the charge collection unit
accumulated by the image signal output unit in an image signal
and then the image signal is output.
In Übereinstimmung
damit kann man leicht ein Bild mit niedriger Auflösung erhalten,
ohne separat eine Schaltung und eine Verarbeitung bzw. einen Prozess
zur Kombination von Pixelsignalen (Ladungen) vorzusehen, weil jede
der für
jeden Bereich integrierten Ladungen, d.h. die integrierten Ladungen der
jeweiligen Bereiche, als ein Bildsignal ausgegeben werden kann,
und außerdem
jeweils mehrere integrierte Ladungen kombiniert und als ein Bildsignal ausgegeben
werden können.
In Übereinstimmung damit
kann der Signalverarbeitungsschaltkreis usw. auf der Außenseite
einfach aufgebaut sein. Weiterhin ist es nicht notwendig, für die Verarbeitung
der Kombination der Pixelsignale (Ladungen) auf der Außenseite
zu sorgen, und daher kann die Signalverarbeitungsgeschwindigkeit
auf der Außenseite
erhöht
werden. Weiterhin wird weder eine Speichervorrichtung zur Kombination
der Pixelsignale (Ladungen) benötigt,
noch deren periphere Schaltkreise, die bisher gebraucht wurden,
um Pixelsignale (Ladungen) zu kombinieren, und daher kann das Gesamtsystem, welches
die Vorrichtung enthält,
miniaturisiert werden. Dies trägt
außerdem
zu einer Verringerung der Kosten bei, die zum Aufbau des Systems
notwendig sind.In accordance
it's easy to get a low resolution image
without separately a circuit and a processing or a process
to provide for the combination of pixel signals (charges) because each
the for
each area integrated charges, i. the integrated charges of the
respective areas, as an image signal can be output,
and also
each combined several integrated charges and output as an image signal
can be.
In accordance with it
The signal processing circuit etc. can be on the outside
be simple. Furthermore, it is not necessary for processing
the combination of the pixel signals (charges) on the outside
to worry, and therefore the signal processing speed
on the outside
elevated
become. Furthermore, neither a memory device becomes a combination
the pixel signals (charges) needed
nor their peripheral circuits that have been used so far,
in order to combine pixel signals (charges), and therefore the whole system, which
contains the device
be miniaturized. This carries
Furthermore
to reduce the costs involved in building the system
necessary.
Nach
dem zweiten Aspekt wählt
die integrierte Ladungsauswahleinheit die vielen integrierten Ladungen,
die von den vielen Ladungsintegrationsein heiten ausgegeben werden,
wiederholt in einer vorab bestimmten Reihenfolge aus und gibt die
so ausgewählten
integrierten Ladungen an die Ladungssammeleinheit aus. In Übereinstimmung
damit kann man in allen Bereichen, welche die mehreren integrierten Ladungen
ausgeben, wiederholt ein Bildsignal erhalten, obwohl die Auflösung gering
ist. Wenn daher ein Zielobjekt in einem bestimmten Bereich verfolgt
bzw. gesucht wird und man ein Bildsignal erhält, ist es unnötig, eine
Schaltung dafür
und auch eine Steuerverarbeitung dafür vorzusehen, und man kann
leicht und schnell ein gewünschtes
Bildsignal erhalten. In Übereinstimmung
damit kann die Signalverarbeitung auf der Außenseite vereinfacht werden,
und die Verarbeitungsgeschwindigkeit kann erhöht werden. Zudem kann das Gesamtsystem,
welches die betroffene Vorrichtung enthält, miniaturisiert werden.According to the second aspect, the integrated charge selection unit repeatedly selects the plural integrated charges output from the many charge integration units in a predetermined order and outputs the thus-selected integrated charges to the charge collection unit. In accordance with this, it is possible to repeatedly obtain an image signal in all areas which output the plural integrated charges although the resolution is low. Therefore, when a target object is searched in a certain area and an image signal is obtained, it is unnecessary to provide a circuit therefor and also control processing therefor, and one can easily and quickly obtain a desired image signal. In accordance therewith, the signal processing on the outside can be simplified, and the processing speed can be increased. To this can be miniaturized the entire system containing the affected device.
Nach
dem dritten Aspekt werden durch die Bereichsauswahleinheit ein beliebiger
Bereich oder mehrere beliebige Bereiche aus den vielen Bereichen
ausgewählt,
und die vielen Bildabtastelemente werden von der Einheit zur Steuerung
der Ausgabe der Pixelladung im Bereich so gesteuert, dass die Ladungen
in einer vorab bestimmten Reihenfolge von den vielen Bildabtastelementen
ausgegeben werden, die in der einen oder den mehreren Bereichen
angeordnet sind, die von der Bereichsauswahleinheit ausgewählt sind.
In Übereinstimmung
damit werden die Ladungen in der vorab bestimmten Reihenfolge aus den
mehreren Bildabtastelementen ausgegeben, die in dem beliebigen Bereich
bzw. den beliebigen Bereichen aus den vielen Bereichen angeordnet
sind, und daher kann man ein Bildsignal mit einer hohen Auflösung in
den beliebigen Bereichen bzw. dem beliebigen Bereich, der bzw. die
betroffen ist bzw. sind, erhalten. Wenn man daher beispielsweise
durch ein Bildsignal mit einer niedrigen Auflösung auf der Grundlage der
integrierten Ladung jedes Bereichs ein Zielobjekt erkennt, wird
der Existenzbereich des betroffenen Zielobjekts auf dem beliebigen
betroffenen Bereich festgelegt, wodurch das Zielobjekt durch ein
Bildsignal mit hoher Auflösung
erkannt werden kann. Das heißt,
es ist nicht notwendig, separat eine Schaltung oder eine Verarbeitung
vorzusehen, um ein Bildsignal mit hoher Auflösung zu erhalten, und sowohl
ein Bildsignal mit niedriger Auflösung als auch ein Bildsignal
mit hoher Auflösung
können
ausgegeben werden. In Übereinstimmung
damit kann die Signalverarbeitung auf der Außenseite weiter vereinfacht
werden, und die Verarbeitungsgeschwindigkeit kann weiter erhöht werden.
Weiterhin kann das Gesamtsystem, welches die betroffene Vorrichtung aufweist,
miniaturisiert werden.To
In the third aspect, the area selection unit makes any one
Area or several arbitrary areas from the many areas
selected,
and the many image sensing elements are controlled by the unit
the output of the pixel charge in the area is controlled so that the charges
in a predetermined order among the many picture scanning elements
be spent in one or more areas
are arranged, which are selected by the area selection unit.
In accordance
Thus, the charges in the predetermined order from the
several image sensing elements output in the arbitrary area
or any areas from the many areas arranged
are, and therefore you can get a picture signal with a high resolution in
the arbitrary areas or the arbitrary area, the or the
is or are affected. So, for example
by a picture signal having a low resolution based on the
integrated charge of each area detects a target object is
the existence of the affected target on the arbitrary
affected area, causing the target object by a
High resolution picture signal
can be recognized. This means,
it is not necessary to separate a circuit or a processing
to obtain a high-resolution picture signal, and both
a low resolution image signal as well as an image signal
with high resolution
can
be issued. In accordance
this further simplifies signal processing on the outside
and the processing speed can be further increased.
Furthermore, the overall system comprising the affected device can
be miniaturized.
Nach
dem vierten Aspekt bildet die Bildabtastvorrichtung des dritten
Aspekts, die mit der Steuereinheit für die Ausgabe der Pixelladung
zur Steuerung der vielen Bildabtastelemente ausgestattet ist, so
dass Ladungen in einer vorab bestimmten Reihenfolge unabhängig von
den vielen Elementen ausgegeben werden können, und die Steuereinheit
für die Ladungsausgabe
der Pixel in dem Bereich einen Teil der oder die gesamte Steuereinheit
für die
Ausgabe der Pixelladung. In Übereinstimmung
damit kann die Steuereinheit für
die Ausgabe der Pixelladung in dem Bereich aufgebaut sein, in dem
einige der oder alle Schaltungselemente verwendet werden, welche
die Steuereinheit für
die Ausgabe der Pixelladung bilden, und daher kann die Größe der Schaltung
im Vergleich mit dem Fall verringert werden, in welchem diese Elemente
nicht verwendet werden. In Übereinstimmung
damit kann das Gesamtsystem, welches die betroffene Vorrichtung
enthält,
weiter miniaturisiert werden.To
In the fourth aspect, the image scanning apparatus of the third embodiment
Aspect, with the control unit for the output of the pixel charge
is equipped to control the many image sensing elements, so
that charges in a predetermined order regardless of
the many elements can be output, and the control unit
for the charge issue
the pixels in the area are part or all of the control unit
for the
Output of the pixel charge. In accordance
so that the control unit for
the output of the pixel charge may be constructed in the area in which
Some or all of the circuit elements that are used
the control unit for
form the output of the pixel charge, and therefore, the size of the circuit
be reduced in comparison with the case in which these elements
Not used. In accordance
so that the overall system, which the affected device
contains
be further miniaturized.
Nach
dem fünften
Aspekt wird zumindest entweder die Ladungsintegrationseinheit oder
die Auswahleinheit für
die integrierte Ladung oder die Ladungssammeleinheit oder die Bildsignalausgabeeinheit
auf dem Halbleitersubstrat gebildet, auf dem die Gruppe von Bildabtastelementen
gebildet ist. In Übereinstimmung
damit können
diese Elemente auf dem selben Halbleiterchip wie die Gruppe von Bildabtastelementen
gebildet werden. In Übereinstimmung
damit kann die betroffene Vorrichtung im Vergleich mit dem Fall
miniaturisiert werden, in dem die Ladungsintegrationseinheit, die
Einheit zur Auswahl der integrierten Ladung, die Ladungssammeleinheit
und die Bildsignalausgabeeinheit getrennt von dem Halbleitersubstrat
vorgesehen sind, auf dem die Gruppe der Bildabtastelemente gebildet
ist.To
the fifth
Aspect will at least either the charge integration unit or
the selection unit for
the integrated charge or the charge collection unit or the image signal output unit
formed on the semiconductor substrate on which the group of image sensing elements
is formed. In accordance
can do that
these elements on the same semiconductor chip as the group of image sensing elements
be formed. In accordance
Thus, the affected device can be compared with the case
be miniaturized, in which the charge integration unit, the
Integrated charge selection unit, the charge collection unit
and the image signal output unit separate from the semiconductor substrate
are provided, on which the group of Bildabtastelemente formed
is.
Nach
dem sechsten Aspekt werden die von den in den vielen Bereichen angeordneten
vielen Bildabtastelementen ausgegebenen Ladungen durch die vielen
Ladungssammeleinheiten gesammelt und als eine Kompositladung kombiniert,
und die Kompositladung wird in das Bildsignal konvertiert und von den
vielen Einheiten zur Bildsignalausgabe ausgegeben. Dann wird ein
beliebiges Bildsignal aus den vielen Bildsignalen ausgewählt, die von
den vielen Einheiten zur Bildsignalausgabe ausgegeben werden und
dann durch die Auswahleinheit für
die Signalausgabe ausgegeben.To
The sixth aspect is that of those arranged in the many areas
many image scanning elements output charges through the many
Collected charge collection units and combined as a composite charge,
and the composite charge is converted to the image signal and rejected by the
many units for image signal output. Then one will
any image signal selected from among the many image signals generated by
the many units are output for image signal output and
then through the selection unit for
the signal output is output.
In Übereinstimmung
damit kann jede beliebige Kompositladung, die jeden Bereich kombiniert, oder
jede beliebige Kompositladung, die zwei oder mehr Bereiche zusammen
kombiniert, in das Bildsignal umgewandelt werden, und jedes so umgewandelte
Bildsignal kann gewählt
und ausgegeben werden, so dass man leicht ein Bild mit einer niedrigen
Auflösung
erhalten kann, ohne die Schaltung und die Verarbeitung zur Kombination
der Pixelsignale (Ladungen) separat vorzusehen. In Übereinstimmung
damit kann die Signalverarbeitungsschaltung usw. auf der Außenseite
einfach aufgebaut sein. Weiterhin ist es nicht notwendig, die Verarbeitung
der Kombination von Pixelsignalen (Ladungen) auf der Außenseite vorzusehen,
und daher kann die Signalverarbeitungsgeschwindigkeit auf der Außenseite
vergrößert werden.
Noch weiter werden keine Speichervorrichtung und peripheren Schaltkreise
dazu benötigt,
die bisher benötigt
wurden, um Pixelsignale (Ladungen) zu kombinieren, und daher kann
das Gesamtsystem, welches die betroffene Vorrichtung enthält, miniaturisiert
werden. Dies trägt
zur Verringerung der Kosten beim Aufbau des Systems bei. Im Vergleich
zu dem ersten Aspekt ist es notwendig, viele Ladungssammeleinheiten
zu schaffen, die Ladungssammeleinheit wird jedoch für jeden
Bereich so vorgesehen, dass jede Ladungssammeleinheit so konstruiert
sein kann, dass sie im Vergleich mit dem ersten Aspekt eine kleinere
Sammelkapazität
aufweist. In Übereinstimmung
damit kann das System aufgebaut werden, selbst wenn es schwierig
ist, eine Ladungssammeleinheit zu bauen, die eine große Kapazität aufweist. Daher
ist dieser Aspekt vorteilhafter als der erste Aspekt.Accordingly, any composite charge combining each region, or any composite charge combining two or more regions together, can be converted into the image signal, and each image signal thus converted can be selected and output so as to easily form an image of a low resolution without providing the circuit and the processing for combining the pixel signals (charges) separately. In accordance with this, the signal processing circuit, etc., may be simply constructed on the outside. Further, it is not necessary to provide the processing of the combination of pixel signals (charges) on the outside, and therefore the signal processing speed on the outside can be increased. Still further, no memory device and peripheral circuits which have hitherto been needed to combine pixel signals (charges) are needed, and therefore, the entire system including the subject device can be miniaturized. This helps to reduce the cost of building the system. As compared with the first aspect, it is necessary to provide many charge accumulating units, however, the charge accumulating unit is provided for each area so that each charge accumulating unit can be constructed to have a smaller collecting capacity as compared with the first aspect. In line with this, the system can be set up even if it is difficult to build a charge collection unit having a large capacity. Therefore, this aspect is more advantageous than the first aspect.
Nach
dem siebten Aspekt wählt
die Einheit zur Auswahl des auszugebenden Signals die vielen Bildsignale,
die von den vielen Einheiten zur Bildsignalausgabe in einer vorab
bestimmten Reihenfolge ausgegeben werden, wiederholt aus, und gibt
die vielen so ausgewählten
Bildsignale aus. In Übereinstimmung
damit erhält
man in den beliebigen Bereichen, welche den vielen Bildsignalen
entsprechen, wiederholt Bildsignale, obwohl die Auflösung niedrig
ist. Wenn es daher gewünscht
wird, ein Zielobjekt mit Bezug auf einen bestimmten Bereich zu verfolgen, um
ein Bildsignal zu erhalten, wird weder eine Schaltung noch eine
Steuerverarbeitung auf der Außenseite
be nötigt,
um diesen Wunsch zu erfüllen,
so dass man schnell und leicht ein gewünschtes Bildsignal erhalten
kann. In Übereinstimmung
damit kann die Signalverarbeitung auf der Außenseite vereinfacht werden,
und die Verarbeitungsgeschwindigkeit kann erhöht werden. Weiterhin kann das
Gesamtsystem, welches die betroffene Vorrichtung aufweist, miniaturisiert
werden.To
the seventh aspect chooses
the unit for selecting the signal to be output the many image signals,
that of the many image signal output units in advance
be issued in a specific order, repeated, and gives
the many so selected
Picture signals off. In accordance
with it
one in any areas, which the many picture signals
match, repeated image signals, although the resolution is low
is. If so desired
is to track a target object with respect to a particular area
to get a picture signal, neither a circuit nor a
Control processing on the outside
needed,
to fulfill this wish,
so that you get a desired image signal quickly and easily
can. In accordance
thus the signal processing on the outside can be simplified,
and the processing speed can be increased. Furthermore, that can
Overall system, which has the affected device, miniaturized
become.
In Übereinstimmung
mit dem achten Aspekt werden durch die Bereichsauswahleinheit einer
oder mehrere beliebige Bereiche aus den vielen Bereichen ausgewählt, und
die vielen Bildelemente werden durch die Einheit zur Steuerung der
Ausgabe der Pixelladung in dem Bereich so gesteuert, dass Ladungen
in einer vorab bestimmten Reihenfolge aus den vielen Bildpixeln
ausgegeben werden können, die
in dem Bereich angeordnet sind, der von der Bereichsauswahleinheit
ausgewählt
ist. In Übereinstimmung
damit werden die Ladungen in der vorab bestimmten Reihenfolge aus
den vielen Bildabtastelementen, die in einem beliebigen Bereich
aus den vielen Bereichen angeordnet sind, so ausgegeben, dass in
dem beliebigen betroffenen Bereich ein Bildsignal mit hoher Auflösung erzielt
werden kann. Wenn daher ein Zielobjekt basierend auf einem Bildsignal
mit niedriger Auflösung
auf der Grundlage eines Kompositcharakters eines jeden Bereichs
erkannt wird, kann das betroffene Zielobjekt beispielsweise auf
der Grundlage eines hochauflösenden
Bildsignals erkannt werden, indem der Existenzbereich des betreffenden
Zielobjekts auf den beliebigen betroffenen Bereich festgelegt wird.
Das heißt,
weder eine Schaltung noch eine Verarbeitung ist separat auf der
Außenseite
notwendig, um das hochauflösende
Bildsignal zu erhalten, und sowohl das niedrigauflösende Bildsignal
als auch das hochauflösende
Bildsignal können
ausgegeben werden. In Übereinstimmung damit
kann die Signalverarbeitung auf der Außenseite weiter vereinfacht
werden, und die Verarbeitungsgeschwindigkeit kann weiter erhöht werden.
Weiterhin kann das Gesamtsystem, welches die Vorrichtung erhält, miniaturisiert
werden.In accordance
With the eighth aspect, the area selection unit of FIG
or several arbitrary ranges selected from the many ranges, and
The many picture elements are controlled by the unit
Output the pixel charge in the area so controlled that charges
in a predetermined order from the many image pixels
can be issued, the
are arranged in the area that is from the area selection unit
selected
is. In accordance
with that, the charges will turn out in the predetermined order
the many image scanning elements in any area
from the many areas are arranged, so that spent in
Achieve a high resolution image signal to any affected area
can be. Therefore, when a target object based on an image signal
with low resolution
based on a composite character of each area
For example, the affected target object can be detected
the basis of a high-resolution
Image signal can be detected by the existence of the relevant
Target object is set to any affected area.
This means,
neither a circuit nor a processing is separate on the
outside
necessary to the high-resolution
Receive image signal, and both the low-resolution image signal
as well as the high-resolution
Image signal can
be issued. In accordance with it
can further simplify the signal processing on the outside
and the processing speed can be further increased.
Furthermore, the overall system that receives the device can be miniaturized
become.
Nach
dem neunten Aspekt ist die Bildabtastvorrichtung des achten Aspekts
mit der Steuereinheit für
die Ausgabe der Pixelladung ausgestattet, um die vielen Bildabtastelemente
so zu steuern, dass Ladungen in einer vorab bestimmten Reihenfolge
unabhängig
von den vielen Bereichen ausgegeben werden können, und die Steuereinheit
für die
Ausgabe der Pixelladung in dem Bereich bildet einen Teil oder die
Gesamtheit der Steuereinheit für
die Ausgabe der Pixelladung. In Übereinstimmung
damit kann die Steuereinheit für
die Ausgabe der Pixelladung in dem Bereich aufgebaut werden, indem
ein Teil oder alle Schaltungselemente, welche die Steuereinheit
für die Ausgabe
der Pixelladung bilden, die normalerweise vorgesehen ist, so verwendet
werden, dass die Schaltungsgröße im Vergleich
mit dem Fall verringert werden kann, in dem diese Elemente nicht
verwendet werden. In Übereinstimmung
damit kann das Gesamtsystem, welches die betroffene Vorrichtung
umfasst, miniaturisiert werden.To
The ninth aspect is the image scanning apparatus of the eighth aspect
with the control unit for
the output of the pixel charge equipped to the many image sensing elements
so to control that charges in a predetermined order
independently
can be output from the many areas, and the control unit
for the
Output of the pixel charge in the area forms a part or the
Entity of the control unit for
the output of the pixel charge. In accordance
so that the control unit for
the output of the pixel charge in the area can be built by
a part or all of the circuit elements which the control unit
for the issue
Make the pixel charge that is normally provided so used
be that the circuit size in comparison
can be reduced with the case in which these elements are not
be used. In accordance
so that the overall system, which the affected device
includes, be miniaturized.
Nach
dem zehnten Aspekt wird zumindest entweder die Ladungssammeleinheit
oder die Bildsignalausgabeeinheit oder die Einheit zur Auswahl des Ausgabesignals
auf einem Halbleitersubstrat erzeugt, in dem die Gruppe von Bildabtastelementen erzeugt
ist. In Übereinstimmung
damit können
diese Elemente auf dem selben Halbleiterchip wie die Gruppe von
Bildabtastelementen gebildet werden. In Übereinstimmung damit kann die
betreffende Vorrichtung im Vergleich mit dem Fall miniaturisiert
werden, in dem die Ladungssammeleinheit, die Bildsignalausgabeeinheit
und die Einheit zur Auswahl des Ausgabesignals getrennt von dem
Halbleitersubstrat vorgesehen sind, in dem die Gruppe von Bildabtastelementen
gebildet ist.To
In the tenth aspect, at least one of the charge accumulating units becomes
or the image signal output unit or the output signal selection unit
on a semiconductor substrate in which the group of image sensing elements is generated
is. In accordance
can do that
these elements on the same semiconductor chip as the group of
Image scanning elements are formed. In accordance with that, the
miniaturized device in comparison with the case
in which the charge collection unit, the image signal output unit
and the unit for selecting the output signal separately from the
Semiconductor substrate are provided, in which the group of image sensing elements
is formed.
1 ist
ein Blockschaubild, welches die Zusammenfassung des Grundaufbaus
einer bildgebenden Vorrichtung nach einer Ausführungsform zeigt; 1 Fig. 12 is a block diagram showing the outline of the basic structure of an imaging apparatus according to an embodiment;
2 ist
ein Schaltdiagramm, das einen Aufbau einer Unterfensterschaltung
zeigt, die dem in 1 gezeigten Grundaufbau zugefügt ist; 2 FIG. 12 is a circuit diagram showing a structure of a sub-window circuit similar to that in FIG 1 shown basic structure is added;
3 ist
ein Schaltdiagramm, das einen anderen Aufbau der Unterfensterschaltung
zeigt, die dem in 1 gezeigten Grundaufbau hinzugefügt ist; 3 FIG. 13 is a circuit diagram showing another structure of the sub-window circuit similar to that in FIG 1 added basic structure shown is added;
4A ist
ein Schaltdiagramm, das einen Aufbau einer Pixeleinheit zeigt, und 4B ist
ein Blockdiagramm, das ein Konstruktionsbeispiel eines SBW- (spectral
bandwidth, spektrale Bandbreite) Bildsignalausgabeabschnitts zeigt; 4A FIG. 12 is a circuit diagram showing a constitution of a pixel unit, and FIG 4B Fig. 10 is a block diagram showing a construction example of a SBW (spectral bandwidth) image signal output section;
5 ist
ein Schaltdiagramm, das einen Aufbau einer Ringzählerschaltung (einer Auswahleinheit für die integrierte
Ladung, einer Einheit zur Auswahl des auszugebenden Signals) zeigt,
welche die bildgebende Vorrichtung nach der Ausführungsform bildet; 5 is a circuit diagram showing an up construction of a ring counter circuit (an integrated charge selecting unit, a signal output selecting unit) which constitutes the image forming apparatus according to the embodiment;
6 ist
ein Schaltdiagramm, das einen Aufbau einer Ringzählerschaltung (einer Steuereinheit für die Ausgabe
der Pixelladung in dem Bereich) zeigt, welche die bildgebende Vorrichtung
nach der Ausführungsform
bildet; 6 Fig. 10 is a circuit diagram showing a structure of a ring counter circuit (a pixel charge output unit in the area) constituting the image forming apparatus according to the embodiment;
7 ist
ein Schaltdiagramm, das einen Aufbau eines horizontalen Schieberegisters/einer
Ringzählerschaltung
zeigt, welches die bildgebende Vorrichtung nach der Ausführungsform
bildet; 7 Fig. 10 is a circuit diagram showing a construction of a horizontal shift register / a ring counter circuit constituting the image forming apparatus according to the embodiment;
8 ist
ein Zustandsübergangsdiagramm, welches
die Schaltreihenfolge der Steuerverarbeitung der Bildsignalausgabe
der bildgebenden Vorrichtung nach der Ausführungsform zeigt; 8th Fig. 10 is a state transition diagram showing the switching order of the control processing of the image signal output of the image forming apparatus according to the embodiment;
9 ist
ein Ablaufplan, welcher den Fluss der Steuerverarbeitung der Bildsignalausgabe
der bildgebenden Vorrichtung nach der Ausführungsform zeigt; 9 Fig. 10 is a flow chart showing the flow of control processing of the image signal output of the image forming apparatus according to the embodiment;
10 ist
ein Ablaufplan, welcher den Fluss der Verarbeitung des Unterfensters
auf der Grundlage der Steuerverarbeitung für die Bildsignalausgabe der
bildgebenden Vorrichtung nach der Ausführungsform zeigt; 10 Fig. 15 is a flowchart showing the flow of the processing of the subwindow on the basis of the image signal output control processing of the image forming apparatus of the embodiment;
11 ist
ein Ablaufplan, welcher den Fluss der Unterblockverarbeitung auf
der Grundlage der Steuerverarbeitung für die Bildsignalausgabe der bildgebenden
Vorrichtung nach der Ausführungsform zeigt; 11 Fig. 10 is a flowchart showing the flow of subblock processing based on the image signal output control processing of the imaging apparatus according to the embodiment;
12A ist ein Musterdiagramm, in welchem Unterfenster
auf 3 Zeilen × 3
Reihen in einem Photofeld bzw. einem Photoarray einer bildgebenden Vorrichtung
von 9 Zeilen × 9
Reihen angeordnet sind, und 12B ist
ein Ablaufplan, der die Zusammenfassung der Steuerverarbeitung zeigt,
wenn eine Unterfensterverarbeitung und eine Unterblockverarbeitung
durchgeführt
werden; und 12A FIG. 12 is a pattern diagram in which subwindows are arranged on 3 rows × 3 rows in a photo array of a 9 line × 9 row imaging device; and FIG 12B Fig. 15 is a flowchart showing the summary of control processing when subwindow processing and sub block processing are performed; and
13A ist ein Musterdiagramm, wenn kein Unterfenster
in dem Photoarray von 9 Zeilen × 9
Reihen der abbildenden Vorrichtung festgelegt ist, und 13B ist ein Ablaufplan, der die Zusammenfassung
der Steuerverarbeitung zeigt, wenn weder die Unterfensterverarbeitung
noch die Unterblockverarbeitung durchgeführt wird. 13A FIG. 12 is a pattern diagram when no subwindow is set in the photo array of 9 lines × 9 rows of the imaging device, and FIG 13B Fig. 10 is a flowchart showing the summary of the control processing when neither the subwindow processing nor the subblock processing is performed.
Bevorzugte
Ausführungsformen
einer Bildabtastvorrichtung werden nachstehend mit Bezug auf die
beigefügten
Zeichnungen beschrieben.preferred
embodiments
An image scanning apparatus will be described below with reference to FIGS
attached
Drawings described.
Als
Erstes wird der grundlegende Aufbau einer bildgebenden Vorrichtung 20 nach
einer Ausführungsform
mit Bezug auf die 1 und 4A–4B beschrieben.First, the basic structure of an imaging device 20 according to an embodiment with reference to the 1 and 4A - 4B described.
Wie
in 1 gezeigt besteht die bildgebende Vorrichtung 20 hauptsächlich aus
einem bildgebenden Photoarray 21, einer Pixelsignalausgabeschaltung 31,
einem horizontalen Schieberegister 32h, einem vertikalen
Schieberegister 32v, einem Ausgabepuffer Bff, usw.As in 1 shown is the imaging device 20 mainly from an imaging photoarray 21 a pixel signal output circuit 31 , a horizontal shift register 32h , a vertical shift register 32v , an output buffer Bff, etc.
Das
bildgebende Photoarray 21 ist mit mehreren bildgebenden
Pixeleinheiten 22 (die nachstehend als "Pixeleinheiten" bezeichnet werden) ausgestattet, die
in einer Matrixform angeordnet sind. Das heißt, dass in dem bildgebenden
Photoarray 21 jede Pixeleinheit 22 an jedem Gitterpunkt,
der durch die Steuerleitung Lv, die in jeder Zeile vorgesehen ist, und
die Steuerleitung Lo, die in jeder Spalte vorgesehen ist, gebildet
wird, mit einer Steuerleitung Lv und einer Ausgabeleitung Lo verbunden
ist, wodurch jede Pixeleinheit 22 durch das horizontale
Schieberegister 32h und das vertikale Schieberegister 32v frei
gewählt
werden kann.The imaging photoarray 21 is with multiple imaging pixel units 22 (hereinafter referred to as "pixel units") arranged in a matrix form. That is, in the imaging photoarray 21 every pixel unit 22 at each lattice point formed by the control line Lv provided in each row and the control line Lo provided in each column, connected to a control line Lv and an output line Lo, whereby each pixel unit 22 through the horizontal shift register 32h and the vertical shift register 32v can be chosen freely.
Gemäß der bildgebenden
Vorrichtung 20 dieser Ausführungsform ist das bildgebende
Photoarray 21, das mehrere Pixeleinheiten 22 umfasst, so
konzipiert, dass es in vorab bestimmte Bereiche (Blöcke) (die
nachstehend als "Unterfenster" bezeichnet werden)
unterteilbar ist. Beispielsweise werden Blöcke, die jeweils neun Pixeleinheiten 22 umfassen,
in 3 Zeilen × 3
Spalten angeordnet, um dadurch Unterfenster W11, W12, ..., W1M,
W21, W22, ..., WN1, ..., WNM (wobei die Variablen M, N positive ganze
Zahlen sind, die als die "Unterfenster" W11 bis WNM" bezeichnet werden),
so festzulegen, dass die bildgebende Vorrichtung 20 kollektiv
(integriert) die Pixeleinheiten 22 jedes Unterfensters
wie nachstehend beschrieben für
jedes Unterfenster W11 bis WNM auswählen kann. Das bildgebende
Photoarray 21 bildet eine "Gruppe von Bildabtastelementen" und die Unterfenster
W11 bis WNM bilden "viele
Bereiche".According to the imaging device 20 This embodiment is the imaging photoarray 21 containing several pixel units 22 includes, designed to be subdividable into predetermined areas (blocks) (hereinafter referred to as "subwindows"). For example, blocks are each nine pixel units 22 comprise, arranged in 3 rows x 3 columns, thereby defining sub windows W11, W12, ..., W1M, W21, W22, ..., WN1, ..., WNM (where the variables M, N are positive integers, which are referred to as the "sub windows" W11 to WNM ") so as to determine that the imaging device 20 collectively (integrated) the pixel units 22 of each subwindow as described below for each subwindow W11 through WNM. The imaging photoarray 21 forms a "group of image sensing elements" and the sub windows W11 to WNM form "many areas".
Die
Pixeleinheit 22 ist eine Halbleitervorrichtung, die durch
den CMOS-Herstellungsprozess
gebildet wird, und weist beispielsweise eine Photodiode PD vom CMOS-Typ
und einen MOS-Transistor MT auf. Das heißt, wie in 4A gezeigt
wird der Drainanschluss des MOS-Transistors MT mit dem Kathodenanschluss
der Photodiode PD verbunden, und der Anodenanschluss der Photodiode
PD wird mit der Erde verbunden. Die Steuerleitung Lv wird mit dem
Gatterterminal des MOS-Transistors MT verbunden und weiterhin wird
die Ausgabeleitung Lo mit dem Sourceanschluss des MOS-Transistors MT verbunden.
Wenn demgemäß ein Auswahlsignal
durch die Steuerleitung Lv an dem Gateanschluss des MOS-Transistors
MT anliegt, kann der MOS-Transistor MT in den EIN-Zustand versetzt
sein. Daher können
die in der Photodiode Pd gesammelten Ladungen als ein Pixelsignal
an die Ausgangsleitung Lo abgegeben werden. Die Pixeleinheit 22 bildet
ein "Bildabtastelement".The pixel unit 22 is a semiconductor device formed by the CMOS manufacturing process, and includes, for example, a CMOS type photodiode PD and a MOS transistor MT. That is, as in 4A As shown, the drain of the MOS transistor MT is connected to the cathode terminal of the photodiode PD, and the anode terminal of the photodiode PD is connected to ground. The control line Lv is connected to the gate terminal of the MOS transistor MT, and further the output line Lo is connected to the source of the MOS transistor MT. Accordingly, when a selection signal is applied through the control line Lv to the gate terminal of the MOS transistor MT is applied, the MOS transistor MT may be in the ON state. Therefore, the charges accumulated in the photodiode Pd can be output as a pixel signal to the output line Lo. The pixel unit 22 forms an "image scanner".
Ein
Pixelsignalausgabeschaltkreis 31 ist eine Schaltung zum
Auswählen
der Pixelsignale (der Ladungen), die von jeder Pixeleinheit 22 durch
jede Abgabeleitung Lo ausgegeben werden, und er weist mehrere Schalttransistoren
Tr auf, welche den jeweiligen Ausgabeleitungen Lo entsprechen. Das
heißt, der
Drainanschluss jedes MOS-Transistors Tr ist mit der zugehörigen Ausgabeleitung
Lo verbunden, der Sourceanschluss jedes MOS-Transistors Trist mit
einer gemeinsamen Ausgabeleitung Lc verbunden, und der Gateanschluss
jedes MOS-Transistors Tr ist mit einer Steuerleitung Lh verbunden.
In dieser Ausführungsform
wird eine Rauschentfernungs- bzw. Rauschfilterschaltung Mr auf der
Grundlage eines Dual-Correlations-Sampling-(CDS)-Verfahrens zwischen den
Drainanschluss jedes MOS-Transistors
Tr und die zugehörige
Ausgabeleitung Lo geschaltet, und daher können Rauschkomponenten, die
in den Pixelsignalen (Ladungen) enthalten sind, effektiv entfernt
werden. Wenn in Übereinstimmung
damit das Aus wahlsignal durch die Steuerleitung Lh auf den Gateanschluss
des MOS-Transistors
Tr wirkt, kann der MOS-Transistor Tr in den EIN-Zustand versetzt werden,
und dadurch können
die von der Ausgabeleitung Lo eingelesenen Pixelsignale (Ladungen)
an die gemeinsame Ausgabeleitung Lc ausgegeben werden.A pixel signal output circuit 31 is a circuit for selecting the pixel signals (the charges) from each pixel unit 22 are outputted through each output line Lo, and has a plurality of switching transistors Tr which correspond to the respective output lines Lo. That is, the drain of each MOS transistor Tr is connected to the associated output line Lo, the source of each MOS transistor Tr is connected to a common output line Lc, and the gate of each MOS transistor Tr is connected to a control line Lh. In this embodiment, a noise filtering circuit Mr is connected between the drain terminal of each MOS transistor Tr and the corresponding output line Lo based on a dual correlation sampling (CDS) method, and therefore, noise components included in the pixel signals (Cargoes) are effectively removed. In accordance therewith, when the selection signal through the control line Lh acts on the gate of the MOS transistor Tr, the MOS transistor Tr can be set in the ON state, and thereby the pixel signals (charges) read from the output line Lo can be applied to the common output line Lc be issued.
Das
horizontale Schieberegister 32h ist eine Logikschaltung,
welche seriell eingegebene Horizontalauswahldaten SLh in Übereinstimmung
mit der Zeitgebung eines Horizontalzeitgebers CKh parallel an die
jeweiligen Steuerleitungen Lh ausgeben kann, und wird beispielsweise
durch Verbinden von D-Flipflops in mehreren Stufen aufgebaut. Das
heißt,
das Auswahlsignal wird in Übereinstimmung
mit dem Taktsignal des Zeitgebers von dem horizontalen Schieberegister 32h aufeinanderfolgend
und wählbar an
jede Steuerleitung Lh ausgegeben. Daher kann jeder MOS-Transistor
Tr der Pixelsignalausgabeschaltung 31 durch das entsprechende
Auswahlsignal für jede
Spalte aufeinanderfolgend ein/ausgeschaltet werden. In Übereinstimmung
damit können
die Pixelsignale (Ladungen) von den Pixeleinheiten 22 durch die
Ausgabeleitungen Lo entnommen werden. Das horizontale Schieberegister 32h bildet
eine "Steuereinheit
für die
Pixelladungsausgabe".The horizontal shift register 32h is a logic circuit which can output serially input horizontal selection data SLh in parallel to the respective control lines Lh in accordance with the timing of a horizontal timer CKh, and is constructed by connecting D-type flip-flops in a plurality of stages, for example. That is, the selection signal is in accordance with the clock signal of the timer from the horizontal shift register 32h successively and selectably output to each control line Lh. Therefore, each MOS transistor Tr of the pixel signal output circuit 31 be turned on / off sequentially by the corresponding selection signal for each column. In accordance with this, the pixel signals (charges) from the pixel units can 22 be removed through the output lines Lo. The horizontal shift register 32h forms a "pixel charge output control unit".
Wie
in dem Fall des horizontalen Schieberegisters 32h ist auch
das vertikale Schieberegister 32v eine Logikschaltung,
die seriell eingelesene Daten parallel ausgeben kann (und ist beispielsweise
durch Verbindung von D-Flipflops in mehreren Stufen aufgebaut),
und es gibt senkrechte Auswahldaten SLv an die jeweiligen Steuerleitungen
Lv parallel in Übereinstimmung
mit dem Taktsignal des Zeitgebers CKv für die Senkrechte aus. Das heißt, das
Auswahlsignal wird in Übereinstimmung
mit dem Taktsignal des Zeitgebers aufeinanderfolgend und wählbar von
dem vertikalen Schieberegister 32v für jede Zeile an jede Steuerleitung
Lv ausgegeben. Daher werden die MOS-Transistoren MT der jeweiligen
Pixeleinheiten 22 durch das entsprechende Auswahlsignal
für jede Zeile
aufeinanderfolgend ein/ausgeschaltet. In Übereinstimmung damit können die
in der Photodiode Pd jedes Einheitspixels 22 gesammelten
Ladungen als ein Pixelsignal an die Ausgabeleitung Lo ausgegeben
werden. Das vertikale Schieberegister 32v entspricht einer "Steuereinheit für die Pixelladungsausgabe".As in the case of the horizontal shift register 32h is also the vertical shift register 32v a logic circuit that can output serially-read data in parallel (and is constructed by connecting D flip-flops in multiple stages, for example), and outputs vertical selection data SLv to the respective control lines Lv in parallel in accordance with the clock signal of the vertical timer CKv , That is, the selection signal becomes successive in accordance with the clock signal of the timer and selectable from the vertical shift register 32v for each line output to each control line Lv. Therefore, the MOS transistors MT become the respective pixel units 22 sequentially turned on / off by the corresponding selection signal for each line. In accordance therewith, those in the photodiode Pd of each unit pixel 22 collected charges are output as a pixel signal to the output line Lo. The vertical shift register 32v corresponds to a "pixel charge output control unit".
Der
Ausgabepuffer Bff ist ein Pufferverstärker, der eine Impedanzanpassung
durchführt
usw., um den benötigten
Ausgabestrom zu erzielen, der an eine externe Schaltung abzugeben
ist, und er ist mit der gemeinsamen Ausgabeleitung Lc des Pixelsignalausgabeschaltkreises 31 so
verbunden, dass er die Pixelsignal-(Ladungs-)Ausgabe von jeder Pixeleinheit 22 als
ein bildgebendes Signal Dp nach außen abgeben kann.The output buffer Bff is a buffer amplifier that performs impedance matching, etc., to obtain the required output current to be output to an external circuit and is connected to the common output line Lc of the pixel signal output circuit 31 connected to receive the pixel signal (charge) output from each pixel unit 22 as an imaging signal Dp can give to the outside.
Durch
Aufbau der vorstehend beschriebenen Grundstruktur in der abbildenden
Einheit 20 wird das von dem vertikalen Schieberegister 32v ausgegebene
Auswahlsignal sukzessive auf die Pixeleinheiten 22 angewendet,
die für
jede Zeile in einer Matrixform angeordnet sind, d.h. das Scannen
in der senkrechten Richtung wird durchgeführt. Daher werden in den jeweiligen
Pixeleinheiten 22 jeder Zeile, die durch Anwenden des entsprechenden
Auswahlsignals ausgewählt
werden, die MOS-Transistoren MT eingeschaltet, und auch die in den
Photodioden Pd angesammelten Ladungen werden durch die betreffenden
eingeschalteten MOS-Transistoren MT an die jeweiligen Ausgangsleitungen
Lo ausgegeben. Andererseits wirkt das von dem horizontalen Schieberegister 32h ausgegebene
Ausgangssignal sukzessive auf die jeweiligen MOS-Transistoren Tr
der Pixelsignalausgabeschaltung 31, welche den entsprechenden
Spalten der Matrixanordnung entspricht, d.h. das Scannen in der
Horizontalrichtung wird durchgeführt.
Daher werden die jeweiligen Ausgabeleitungen Lo durch die MOS-Transistoren
Tr, die durch Anwendung des jeweiligen Auswahlsignals aufeinander
folgend ausgewählt
und eingeschaltet werden, aufeinander folgend mit der gemeinsamen
Ausgabeleitung Lc verbunden.By constructing the above-described basic structure in the imaging unit 20 this will be from the vertical shift register 32v output selection signal successively to the pixel units 22 applied, which are arranged for each line in a matrix form, that is, the scanning in the vertical direction is performed. Therefore, in the respective pixel units 22 Each line selected by applying the corresponding selection signal turns on the MOS transistors MT, and also the charges accumulated in the photodiodes Pd are output to the respective output lines Lo through the respective turned-on MOS transistors MT. On the other hand, this works from the horizontal shift register 32h output signal successively to the respective MOS transistors Tr of the pixel signal output circuit 31 which corresponds to the respective columns of the matrix array, ie scanning in the horizontal direction is performed. Therefore, the respective output lines Lo are sequentially connected to the common output line Lc by the MOS transistors Tr which are successively selected and turned on by application of the respective selection signal.
In Übereinstimmung
damit wird das Pixelsignal aus den Pixelsignalen (Ladungen), das
von den jeweiligen Pixeleinheiten 22, die von dem vertikalen Schieberegister 32v ausgewählt sind,
an die Ausgabeleitung Lo ausgegeben wird, welche der Spalte entspricht,
die von dem horizontalen Schieberegister 32h ausgewählt wird,
in den Ausgabepuffer Bff eingegeben. Daher werden die vielen Pixeleinheiten 22, die
in der Matrixform angeordnet sind, aufeinander folgend in der horizontalen
Richtung und in der vertikalen Richtung gescannt, indem das Taktsignal
der Zeilenauswahl auf der Grundlage des vertikalen Schieberegisters 32v und
das Taktsignal zur Auswahl der Spalte bzw. Reihe auf der Grundlage
des horizontalen Schieberegisters 32h kombiniert werden,
wodurch man die Pixelsignale (Ladungen) jeder Pixeleinheit erhält. In Übereinstimmung
damit kann man das Pixelsignal (die Ladungen), die man von jeder
Pixeleinheit 22 erhält,
als ein bildgebendes Signal Dp von dem Ausgabepuffer Bff erhalten.In accordance with this, the pixel signal becomes the pixel signals (charges) of the respective pixel units 22 that from the vertical shift register 32v are outputted to the output line Lo which corresponds to the column which is the horizontal shift register 32h is inputted to the output buffer Bff. Therefore, the many pixel units become 22 arranged in the matrix form, scanned successively in the horizontal direction and in the vertical direction, by the line selection clock signal based on the vertical shift register 32v and the clock signal for selecting the column based on the horizontal shift register 32h combining, thereby obtaining the pixel signals (charges) of each pixel unit. In accordance with this, you can get the pixel signal (the charges) that you get from each pixel unit 22 is obtained as an imaging signal Dp from the output buffer Bff.
Als
Nächstes
wird mit Bezug auf die 2 bis 4A/4B ein
Aufbau beschrieben, in dem die bildgebende Einheit 20,
die den Basisaufbau wie vorstehend beschrieben aufweist, so konzipiert
ist, dass die vielen Pixeleinheiten 22, die in der Matrixform
angeordnet sind, in Unterfenster W11 bis WNM geblockt (gruppiert)
werden können.Next, referring to the 2 to 4A / 4B a structure described in which the imaging unit 20 having the basic structure as described above, is designed so that the many pixel units 22 , which are arranged in the matrix form, can be blocked (grouped) in subwindows W11 to WNM.
Wie
vorstehend beschrieben ist die bildgebende Einheit 20 nach
dieser Ausführungsform
so konzipiert, dass die vielen Pixeleinheiten 22, die in der
Matrixform angeordnet sind, für
jede Einheit beispielsweise in Neuner-Gruppen (3 Zeilen × 3 Spalten) gruppiert sind,
wodurch das Konzept eines Unterfensters festgelegt wird, das neun
Pixeleinheiten umfasst, und die für jedes Unterfenster gesammelten (integrierten)
Ladungen (die nachstehend als "integrierte
Ladungen" bezeichnet
werden), werden für
jedes Unterfenster herausgenommen. Das Unterfenster W31 wird hier
repräsentativ
mit Bezug auf 2 beschrieben, die nachstehende
Beschreibung kann jedoch auch auf die anderen Unterfenster W11,
W12, W13, W21, W22, ..., WNM angewendet werden.As described above, the imaging unit 20 according to this embodiment designed so that the many pixel units 22 grouped for example in groups of nine (3 rows x 3 columns), thus defining the concept of a subwindow comprising nine pixel units, and the (integrated) charges collected for each subwindow ( hereinafter referred to as "integrated charges") are taken out for each subwindow. The subwindow W31 will be representative here with reference to FIG 2 However, the following description can be applied to the other subwindows W11, W12, W13, W21, W22, ..., WNM.
Das
heißt,
die neun Pixeleinheiten 22 (Pa, Pb, Pc, Pd, Pe, Pf, Pg,
Ph, Pi), welche das Unterfenster W31 bilden, werden miteinander
so verbunden, dass die Ausgaben derselben durch eine Koppelschaltung 23 gebündelt (integriert)
werden, wodurch die Pixelsignale (Ladungen), die von den Pixeleinheiten 22 des
Unterfensters W31 ausgegeben werden, als eine integrierte Ladung
gesammelt werden können,
und an einen MOS-Schalter 26a eines horizontalen SBW-Ausgabeauswahlschaltarrays 26 ausgegeben
werden.That is, the nine pixel units 22 (Pa, Pb, Pc, Pd, Pe, Pf, Pg, Ph, Pi) constituting the sub window W31 are connected to each other so that the outputs thereof through a coupling circuit 23 bundled (integrated), whereby the pixel signals (charges) coming from the pixel units 22 of the subwindow W31 can be outputted as an integrated charge and to a MOS switch 26a a horizontal SBW output selector switch array 26 be issued.
Jedes
horizontale SBW-Ausgabeauswahlschaltarray 26 ist eine Halbleiterschaltergruppe,
die eines der jeweiligen Unterfenster (horizontal angeordneten Unterfenster)
W11 bis WNM auswählen kann,
die in der Horizontalrichtung angeordnet sind, und weist beispielsweise
MOS-Schalter (MOS-Transistoren) 26a, 26b, 26c auf.
In der nachfolgenden Beschreibung wird das horizontale SBW-Ausgabeauswahlschaltarray 26 beschrieben,
das mit dem Unterfenster W31 verbunden ist.Each horizontal SBW output selector switch array 26 is a semiconductor switch group which can select one of the respective sub-windows (horizontally arranged sub-windows) W11 to WNM arranged in the horizontal direction, and has, for example, MOS switches (MOS transistors) 26a . 26b . 26c on. In the following description, the horizontal SBW output select switch array will be described 26 described, which is connected to the subwindow W31.
Das
horizontale SBW-Ausgabeauswahlschaltarray 26 weist einen
MOS-Schalter 26a auf, um die Ausgabe des Unterfensters
W31 zu steuern, einen MOS-Schalter 26b zum Steuern der
Ausgabe des Unterfensters W32 und einen MOS-Schalter 26c zum
Steuern der Ausgabe des Unterfensters W33, und es legt den Drainanschluss
jedes MOS-Schalters an einen Eingangsanschluss, und legt den Sourceanschluss
jedes MOS-Schalters an einen gemeinsamen Ausgabeanschluss. In Übereinstimmung
damit steuert es den Ein/Aus-Betrieb jedes Schalters in Übereinstimmung
mit einem Spannungszustand, der an dem Gateanschluss jedes MOS-Schalters
anliegt (der in dem Fall eines H-Pegels eingeschaltet und in dem
Fall eines L-Pegels
ausgeschaltet ist) und steuert das Zulassen/das Verhindern der Ausgabe
jedes der Unterfenster W31, W32, W33, die in der horizontalen Richtung
angeordnet sind. Das heißt,
es kann in der horizontalen Richtung eines der Unterfenster W31,
W32, W33 auswählen,
aus dem die integrierte Ladung herausgenommen werden kann.The horizontal SBW output selector switch array 26 has a MOS switch 26a to control the output of the subwindow W31, a MOS switch 26b for controlling the output of the subwindow W32 and a MOS switch 26c for controlling the output of the sub window W33, and applies the drain terminal of each MOS switch to an input terminal, and applies the source terminal of each MOS switch to a common output terminal. In accordance therewith, it controls the on / off operation of each switch in accordance with a voltage state applied to the gate terminal of each MOS switch (which is turned on in the case of an H level and turned off in the case of an L level) and controls permitting / preventing the output of each of the sub-windows W31, W32, W33 arranged in the horizontal direction. That is, in the horizontal direction, it may select one of the sub windows W31, W32, W33 from which the integrated charge can be taken out.
Weiterhin
ist der horizontale SBW-Ausgabeauswahlschaltarray 26, der
denselben Aufbau aufweist, für
jede Zeile vorgesehen, und die Gate-Anschlüsse der jeweiligen MOS-Schalter
sind miteinander in der senkrechten Richtung verbunden (beispielsweise
der Gateanschluss des Unterfensters W11, der Gateanschluss des Unterfensters
W21 und der Gateanschluss des Unterfensters W31), wodurch die Unterfenster
W11, W12, W13 und die Unterfenster W21, W22, W23 in ähnlicher
Weise in der horizontalen Richtung selektiert werden können.Furthermore, the horizontal SBW output select switch array 26 having the same structure provided for each row, and the gates of the respective MOS switches are connected to each other in the vertical direction (for example, the gate of the sub-window W11, the gate of the sub-window W21, and the gate of the sub-window W31) the sub windows W11, W12, W13 and the sub windows W21, W22, W23 can be similarly selected in the horizontal direction.
Mit
Bezug auf den vorstehend beschriebenen SBW-Ausgabeauswahlschaltarray 26,
der für jede
Leitung vorgesehen ist, wird jeder Ausgabeanschluss desselben in
einen senkrechte SBW-Ausgabeauswahlschaltarray 27 eingegeben.
Das heißt,
der Ausgabeanschluss des horizontalen SBW-Ausgabeauswahlschaltarrays 26 jeder
Zeile wird mit jedem Eingabeanschluss des vertikalen SBW-Ausgabeauswahlschaltarrays 27 verbunden,
der denselben Aufbau wie der horizontale SBW-Ausgabeauswahlschaltarray 26 aufweist.
In Übereinstimmung
damit können
die drei Unterfenster, die in der horizontalen Richtung durch das
horizontale SBW-Ausgabeauswahlschaltarray 26 gebündelt sind
(beispielsweise die Unterfenster W11, W12, W13, die Unterfenster W21,
W22, W23, die Unterfenster W31, W32, W33) in der senkrechten Richtung
ausgewählt
werden.With reference to the SBW output selection switch array described above 26 provided for each line, each output terminal thereof becomes a vertical SBW output select switch array 27 entered. That is, the output port of the horizontal SBW output select array 26 each row is connected to each input port of the vertical SBW output selector switch array 27 connected, the same structure as the horizontal SBW output selector switch array 26 having. In accordance therewith, the three sub-windows, which are in the horizontal direction through the horizontal SBW output selector switch array 26 are bundled (for example, the sub windows W11, W12, W13, the sub windows W21, W22, W23, the sub windows W31, W32, W33) are selected in the vertical direction.
Der
horizontale SBW-Ausgabeauswahlschaltarray 26 und der vertikale
SBW-Ausgabeauswahlschaltarray 27 sind wie vorstehend beschrieben aufgebaut
und mit den jeweiligen Unterfenstern W11 bis WNM verbunden. In Übereinstimmung
damit können
die Unterfenster W11 bis WNM durch ein Steuersignal ausgewählt werden,
das von einem SBW-Auswahlschaltkreis 35 ausgegeben wird.
Das heißt, Steuersignale,
mit denen eines der Unterfenster W11 bis WNW, aus dem die integrierte
Ladung herausgenommen werden soll, auf der Grundlage eines zweidimensionalen
Koordinatensystems (einer NW Matrix) ausgewählt werden können, werden
den horizontalen SBW-Ausgabeauswahlschaltarrays 26 und den
vertikalen SBW-Ausgabeauswahlschaltarrays 27 eingegeben,
wodurch das Unterfenster spezifiziert wird, um die Ausgabe der integrierten
Ladungen zuzulassen.The horizontal SBW output selector switch array 26 and the vertical SBW output selector switch array 27 are constructed as described above and connected to the respective sub windows W11 to WNM. In accordance with this, the subwindows W11 to WNM may be controlled by a control signal selected by a SBW selection circuit 35 is issued. That is, control signals for selecting one of the sub-windows W11 to WNW from which the integrated charge is to be taken out based on a two-dimensional coordinate system (an NW matrix) become the horizontal SBW output selection switching arrays 26 and the vertical SBW output selector switch arrays 27 which specifies the subwindow to allow the output of the integrated charges.
2 zeigt
den Aufbau der SBW-Auswahlschaltung 35, welche die Steuersignale ϕSW01, ϕSW02, ϕSW03
für die
horizontale Richtung ausgeben kann, die den horizontalen SBW-Ausgabeauswahlschaltarrays 26 einzugeben
sind. Das heißt,
die SBW-Auswahlschaltung 35 umfasst eine Decoderschaltung,
welche die Steuersignale ϕSW01, ϕSW02, ϕSW03
ausgeben kann, um die Auswahl in der horizontalen Richtung der neun
Unterfenster W11, W12, W13, W21, W22, W23, W31, W32, W33 (die nachstehend
als "W11-W33" bezeichnet werden) zu
ermöglichen,
die auf 3 Zeilen × 3
Spalten angeordnet sind, und sie umfasst AND-Schaltkreise 35a, 35b, 35c,
und Inverterschaltungen 35d, 35e. Wenn beispielsweise "SWh0=0, SWh1=0" als ein horizontales Auswahlsignal
für ein
Unterfenster eingegeben wird, werden die Steuersignale ϕSW01=1, ϕSW02=0, ϕSW03=0
ausgegeben. Wenn "SWh0=1,
SWh1=0" eingegeben
wird, werden die Steuersignale ϕSW01=0, ϕSW02=1, ϕSW03=0
ausgegeben. Wenn "SWh0=0,
SWh1=0" als ein
horizontales Auswahlsignal für
ein Unterfenster eingegeben wird, werden die Steuersignale ϕSW01=1, ϕSW02=0, ϕSW03=0
ausgegeben. Wenn "SWh0=0,
SWh1=1" eingegeben
wird, werden die Steuersignale ϕSW01=0, ϕSW02=0, ϕSW03=1
ausgegeben. Wenn "SWh0=1,
SWh1=1" eingegeben
wird, werden die Steuersignale ϕSW01=0, ϕSW02=0, ϕSW03=0 ausgegeben. 2 shows the structure of the SBW selection circuit 35 which can output the horizontal direction control signals .phi.SW01, .phi.SW02, .phi.SW03, to the horizontal SBW output selecting switching arrays 26 are to be entered. That is, the SBW selection circuit 35 comprises a decoder circuit which can output the control signals φSW01, φSW02, φSW03 to select in the horizontal direction the nine sub-windows W11, W12, W13, W21, W22, W23, W31, W32, W33 (hereinafter referred to as "W11-W33 to be designated) arranged on 3 rows x 3 columns, and includes AND circuits 35a . 35b . 35c , and inverter circuits 35d . 35e , For example, when "SWh0 = 0, SWh1 = 0" is input as a horizontal selection signal for a subwindow, the control signals φSW01 = 1, φSW02 = 0, φSW03 = 0 are output. When "SWh0 = 1, SWh1 = 0" is input, the control signals φSW01 = 0, φSW02 = 1, φSW03 = 0 are output. When "SWh0 = 0, SWh1 = 0" is input as a horizontal selection signal for a subwindow, the control signals φSW01 = 1, φSW02 = 0, φSW03 = 0 are output. When "SWh0 = 0, SWh1 = 1" is input, the control signals φSW01 = 0, φSW02 = 0, φSW03 = 1 are output. When "SWh0 = 1, SWh1 = 1" is input, the control signals φSW01 = 0, φSW02 = 0, φSW03 = 0 are output.
Eine
SBW-Auswahlschaltung, welche die Steuersignale ϕSW10, ϕSW20, ϕSW30
der senkrechten Richtung ausgeben kann, welche dem vertikalen SBW-Ausgabeauswahlschaltarray 27 eingegeben
werden, ist nicht gezeigt; sie weist jedoch dieselbe Decoderschaltung
wie die vorstehend beschriebene SBW-Auswahlschaltung 35 auf.
Wie in dem Fall der SBW-Auswahlschaltung 35 werden
die Steuersignale ϕSW10=1, ϕSW20=0, ϕSW30=1
ausgegeben, wenn "SWv0=0,
SWv1=0" als ein
vertikales Auswahlsignal für
das Unterfenster eingegeben wird, und wenn "SWv0=1, SWv1=0" eingegeben wird, werden die Steuersignale ϕSW10=0, ϕSW20=1, ϕSW30=0 ausgegeben.
Weiterhin werden die Steuersignale ϕSW10=0, ϕSW20=0, ϕSW30=1
ausgegeben, wenn "SWv0=0,
SWv1=1" eingegeben
wird, und wenn " SWv0=1,
SWv1=1" eingegeben
wird, werden die Steuersignale ϕSW10=0, ϕSW20=0, ϕSW30=0
ausgegeben.A SBW selecting circuit capable of outputting the vertical direction control signals .phi.SW10, .phi.SW20, .phi.SW30, which corresponds to the vertical SBW output selecting switching array 27 are not shown; however, it has the same decoder circuit as the SBW selection circuit described above 35 on. As in the case of the SBW selection circuit 35 the control signals φSW10 = 1, φSW20 = 0, φSW30 = 1 are output when "SWv0 = 0, SWv1 = 0" is input as a vertical selection signal for the subwindow, and when "SWv0 = 1, SWv1 = 0" is input, the control signals φSW10 = 0, φSW20 = 1, φSW30 = 0 are output. Further, the control signals φSW10 = 0, φSW20 = 0, φSW30 = 1 are output when "SWv0 = 0, SWv1 = 1" is input, and when "SWv0 = 1, SWv1 = 1" is input, the control signals φSW10 = 0 , φSW20 = 0, φSW30 = 0.
Wie
vorstehend beschrieben wird die integrierte Ladung, die von dem
Unterfenster W11 bis WNM ausgegeben wird, das von den horizontalen SBW-Ausgabeauswahlschaltarrays 26 und
dem vertikalen SBW-Ausgabeauswahlschalter 27 ausgegeben
wird, einem SBW-Bildsignalausgabeabschnitt 24 eingegeben,
der mit der Ausgabeseite des senkrechten SBW-Ausgabeauswahlschaltarrays 27 verbunden
ist. Hier wird der Aufbau des SBW-Bildsignalausgabeabschnitts 24 mit
Bezug auf die 4B beschrieben.As described above, the integrated charge output from the subwindow W11 to WNM becomes that from the horizontal SBW output selection switching arrays 26 and the vertical SBW output selector switch 27 is output, a SBW image signal output section 24 input to the output side of the SBW vertical output selector switch array 27 connected is. Here, the structure of the SBW image signal output section becomes 24 with reference to the 4B described.
Wie
in der 4B gezeigt weist der SBW-Bildsignalausgabeabschnitts 24 ein
Ladungssammelelement EC auf, das Ladungen sammeln kann, die von
Eingabeanschlüssen
Pi1, Pi2 eingelesen werden, und einen A/D-Wandler ADC, der die in dem
Ladungssammelelement EC angesammelten Ladungen in ein Digitalsignal
umwandeln und das Digitalsignal von einem Ausgabeanschluss Po ausgeben
kann. Das Ladungssammelelement EC entspricht einer "Ladungssammeleinheit" und der A/D-Wandler
ADC entspricht der "Bildsignalausgabeeinheit".Like in the 4B The SBW image signal output section has shown 24 a charge collecting element EC capable of collecting charges read in from input terminals Pi1, Pi2 and an A / D converter ADC capable of converting the charges accumulated in the charge collecting element EC into a digital signal and outputting the digital signal from an output port Po. The charge collection element EC corresponds to a "charge collection unit" and the A / D converter ADC corresponds to the "image signal output unit".
Das
Ladungssammelelement EC ist ein Halbleiterkondensator, der beispielsweise
durch den CMOS-Vorgang gebildet werden kann, und ist so konzipiert,
dass es die integrierte Ladung sammelt, die von dem senkrechten
SBW-Ausgabeauswahlschaltarray 27 ausgegeben wird. Wenn
die integrierte Ladung, die von dem senkrechten SBW-Ausgabeauswahlschaltarray 27 ausgegeben
wird, auf der Grundlage der Ausgaben der vielen Unterfenster W11
bis WNM basiert, kann das Ladungssammelelement EC alle integrierten
Ladungen von dem SBW-Bildsignalausgabeabschnitt 24 empfangen
und aufspeichern und kombiniert entweder eine oder mehrere integrierte
Ladungen als eine Kompositladung. Die zwei Eingabeanschlüsse sind
in dem SBW-Bildsignalausgabeabschnitt 24, der in 4B gezeigt
ist, aus Gründen
der vereinfachten Erläuterung
vorhanden, weil in einer bildgebenden Einheit 20' (3),
die später
als eine andere Ausführungsform
beschrieben wird, ein Aufbau mit zwei Eingaben enthalten ist.The charge collection element EC is a semiconductor capacitor that may be formed, for example, by the CMOS process, and is designed to collect the integrated charge received from the SBW vertical select switch array 27 is issued. When the integrated charge coming from the vertical SBW output selector switch array 27 is outputted based on the outputs of the plurality of sub windows W11 to WNM, the charge collection element EC can receive all the integrated charges from the SBW image signal output section 24 receive and accumulate and combine either one or more integrated charges as a composite charge. The two input terminals are in the SBW image signal output section 24 who in 4B is shown for the sake of simplified explanation, because in an imaging unit 20 ' ( 3 ), which will be described later as another embodiment, includes a two input structure.
Der
A/D-Konverter bzw. -Wandler ADC weist eine Funktion zur Umwandlung
eines Analogsignals in ein Digitalsignal auf, und er kann die Kompositladung,
die in dem Ladungssammelelement EC zu einem vorab bestimmten Zeitpunkt
gesammelt ist, herausnehmen und sie in ein digitales Signal umwandeln.
Das digitale Signal, das von dem A/D-Konverter ADC ausgegeben wird,
ist ein Bildsignal, das als ein Unterfenstersignal Dw ausgegeben
wird, und es gibt die Größe der Kompositladung
als eine analoge Größe durch einen binären Ausdruck wieder. Dieser A/D-Konverter
ADC kann ebenfalls wie in dem Fall des Ladungssammelelements EC
durch den CMOS-Vorgang gebildet werden.The A / D converter ADC has a function of converting an analog signal into a digital signal, and can take out the composite charge accumulated in the charge collecting element EC at a predetermined timing and convert it into a digital signal , The digital signal output from the A / D converter ADC is an image signal output as a sub-window signal Dw, and it gives the magnitude of the composite charge as an analog magnitude Measure by a binary expression again. This A / D converter ADC can also be formed by the CMOS process as in the case of the charge collecting element EC.
Wie
vorstehend beschrieben, werden in Übereinstimmung mit dem bildgebenden
Element 20 dieser Ausführungsform
zusätzlich
zu dem Grundaufbau, der vorstehend mit Bezug auf die 1 beschrieben
wurde, die von den vielen Pixeleinheiten 22, die in jedem
Unterfenster W11 bis WNM angeordnet sind, ausgegebenen Ladungen
für jedes
Unterfenster W11 bis WNM durch jede der vielen Koppelschaltungen 23,
die für
jedes Unterfenster W11 bis WNM vorgesehen sind, gesammelt und als
eine integrierte Ladung ausgegeben, und eine oder mehrere beliebige
integrierte Ladungen werden durch die horizontalen SBW-Ausgabeauswahlschaltarrays 26 und
die vertikalen SBW-Ausgabeauswahlschaltarrays 27 aus den
vielen so ausgegebenen integrierten Ladungen ausgewählt und
ausgegeben. Jede einzelne oder mehrere integrierte Ladungen, die
aus den horizontalen SBW-Ausgabeaus wahlschaltarrays 26 und
den vertikalen SBW-Ausgabeauswahlschaltarrays 27 ausgegeben
werden, werden von dem Ladungssammelelement EC als eine Kompositladung akkumuliert
und kombiniert, und weiterhin wird die in dem Ladungssammelelement
EC akkumulierte Kompositladung durch den A/D-Konverter ADC in ein
Unterfenstersignal Dw umgewandelt und dann ausgegeben.As described above, in accordance with the imaging element 20 This embodiment, in addition to the basic structure described above with reference to 1 that was described by the many pixel units 22 arranged in each subwindow W11 to WNM output charges for each subwindow W11 to WNM through each of the plurality of coupling circuits 23 , which are provided for each subwindow W11 to WNM, are collected and output as an integrated load, and one or more arbitrary integrated charges are taken through the horizontal SBW output selector switch arrays 26 and the vertical SBW output selector switch arrays 27 selected and output from the many so-charged integrated charges. Any single or multiple integrated loads coming from the horizontal SBW output select arrays 26 and the vertical SBW output selector switch arrays 27 are output from the charge collecting element EC as a composite charge, and combined, and further, the composite charge accumulated in the charge collecting element EC is converted into a sub-window signal Dw by the A / D converter ADC and then output.
In Übereinstimmung
damit kann jede der integrierten Ladungen, die für jedes Unterfenster W11 bis
WNM integriert werden, das heißt,
jede der integrierten Ladungen der jeweiligen Unterfenster W11 bis
WNM, als ein Unterfenstersignal Dw ausgegeben werden, oder jeweils
mehrere integrierte Ladungen, die für jedes Unterfenster W11 bis
WNM integriert sind, können
kombiniert und als ein Unterfenstersignal DW ausgegeben werden.
Daher ist es im Vergleich zu dem Fall, in dem die Pixelsignale (Ladungen),
die von jeder Pixeleinheit 22 ausgegeben werden, als ein
bildgebendes Signal Dp erhalten werden, nicht notwendig, dass eine
Schaltung zum Kombinieren der bildgebenden Signale (der Ladungen)
Dp oder zur Verarbeitung derselben separat auf der Außenseite
vorgesehen ist, und ein Bild, das eine niedrigere Auflösung aufweist,
kann einfach erzielt werden. In Übereinstimmung
damit kann in dem bildgebenden Element 20 nach dieser Ausführungsform der
Signalverarbeitungsschaltkreis usw. auf der Außenseite einfach aufgebaut
sein, und auch die Verarbeitung der Kombination der Pixelsignale
(Ladungen) wird auf der Außenseite
nicht benötigt.
Daher kann die Signalverarbeitungsgeschwindigkeit auf der Außenseite
erhöht
werden. Weiterhin werden in dieser Ausführungsform die Speichervorrichtung,
die peripheren Schaltungen, usw., die bisher benötigt wurden, um die Pixelsignale
(Ladungen) zu kombinieren, in dieser Ausführungsform nicht benötigt, so
dass das Gesamtsystem, welches das betreffende bildgebende Element 20 umfasst,
miniaturisiert werden kann, was zu einer Verringerung der Kosten
beim Aufbau des Systems beiträgt.In accordance therewith, each of the integrated charges integrated for each subwindow W11 to WNM, that is, each of the integrated charges of the respective subwindows W11 to WNM, may be output as a subwindow signal Dw or a plurality of integrated charges corresponding to each subwindow W11 to WNM can be combined and output as a subwindow signal DW. Therefore, in comparison with the case where the pixel signals (charges) of each pixel unit 22 is not necessary to provide a circuit for combining the imaging signals (the charges) Dp or for processing them separately on the outside, and an image having a lower resolution can be easily output be achieved. In accordance with this, in the imaging element 20 According to this embodiment, the signal processing circuit etc. on the outside can be simply constructed, and also the processing of the combination of the pixel signals (charges) is not needed on the outside. Therefore, the signal processing speed on the outside can be increased. Furthermore, in this embodiment, the memory device, the peripheral circuits, etc., which have heretofore been required to combine the pixel signals (charges) are not needed in this embodiment, so that the entire system including the imaging element concerned 20 can be miniaturized, which contributes to a reduction in the cost of building the system.
Die
gesamte Schaltung des bildgebenden Elements 20 kann in
dem gleichen Halbleiterchip aufgebaut sein, in dem die Koppelschaltungen 23,
die SBW-Bildsignalausgabeabschnitte 24, die horizontalen
SBW-Ausgabeauswahlschaltarrays 26,
die vertikalen SBW-Ausgabeauswahlschaltarrays 27,
die Pixelsignalausgabeschaltung 31, das horizontale Schieberegister 32h,
das vertikale Schieberegister 32v, die SBW-Auswahlschaltung 35,
der Ausgabepuffer Bff, usw. (auf der Grundlage des CMOS-Vorgangs)
in dem Halbleitersubstrat gebildet werden, welches das Fotobildarray 21 bildet.
In Übereinstimmung
damit kann das bildgebende Element 20 im Vergleich mit
einem Fall miniaturisiert werden, in welchem diese Elemente getrennt
von dem Halbleitersubstrat aufgebaut sind, in dem das Bildfotoarray 21 gebildet
ist.The entire circuit of the imaging element 20 may be constructed in the same semiconductor chip in which the coupling circuits 23 , the SBW image signal output sections 24 , the horizontal SBW output selector switch arrays 26 , the vertical SBW output selector switch arrays 27 , the pixel signal output circuit 31 , the horizontal shift register 32h , the vertical shift register 32v , the SBW selection circuit 35 , the output buffer Bff, etc. (based on the CMOS process) are formed in the semiconductor substrate forming the photoimage array 21 forms. In accordance with this, the imaging element 20 be miniaturized in comparison with a case in which these elements are constructed separately from the semiconductor substrate in which the image photo array 21 is formed.
Als
Nächstes
wird eine andere Ausführungsform
mit Bezug auf die 3 und 4A/4B beschrieben.Next, another embodiment will be described with reference to FIGS 3 and 4A / 4B described.
Eine
bildgebende Vorrichtung 20' nach
dieser Ausführungsform
ist so konzipiert, dass ein SBW-Bildausgabeabschnitt 24 für jedes
der Unterfenster W11 bis WNM zusätzlich
zu dem Grundaufbau geschaffen wird, der mit Bezug auf 1 beschrieben
ist. Daher werden im Wesentlichen dieselben konstituierenden Elemente
wie für
das bildgebende Element 20, das mit Bezug auf 2 beschrieben
ist, in 3 durch die selben Bezugszeichen
wiedergegeben, und die Beschreibung derselben wird ausgelassen.An imaging device 20 ' According to this embodiment, it is designed such that a SBW image output section 24 is provided for each of the sub windows W11 to WNM in addition to the basic configuration described with reference to FIG 1 is described. Therefore, substantially the same constituent elements become as for the imaging element 20 , with respect to 2 is described in 3 are represented by the same reference numerals, and the description thereof is omitted.
Wie
in 3 gezeigt ist in dem bildgebenden Element 20' nach diesem
Beispiel ein SBW-Bildsignalausgabeabschnitt 24 für jedes
Unterfenster (W11 bis WMN) vorgesehen, der Ladungen sammeln kann,
die von vielen Pixeleinheiten 22 ausgeben werden, die in
jedem Unterfenster (W11 bis WMN) angeordnet sind. Beispielsweise
werden in dem in 3 gezeigten Aufbau Ladungen
von jeweils neun (3 Zeilen × 3
Spalten) Pixeleinheiten 22 (Pa, Pb, Pc, Pd, Pe, Pf, Pg,
Ph, Pi) ausgegeben, welche das Unterfenster W11 bilden, und in dem
zugehörigen SBW-Bildsignalausgabeabschnitt 24 gesammelt.
In Übereinstimmung
damit werden die von den Pixeleinheiten 22 ausgegebenen
Ladungen in dem SBW-Bildsignalausgabeabschnitt 24 miteinander kombiniert,
um eine Kompositladung zu erzielen, und ein digitalisiertes Bildsignal,
welches der so erzielten Kompositladung entspricht, wird an die
SBW-Signalausgabeschaltung 34 ausgegeben. In dieser Ausführungsform
wird das Digitalsignal, das von dem SBW-Bildsignalausgabeabschnitt 24 ausgegeben wird,
als ein Bildsignal dw bezeichnet.As in 3 is shown in the imaging element 20 ' according to this example, a SBW image signal output section 24 is provided for each subwindow (W11 to WMN), which can collect charges by many pixel units 22 which are arranged in each subwindow (W11 to WMN). For example, in the in 3 shown build charges of nine (3 rows × 3 columns) pixel units 22 (Pa, Pb, Pc, Pd, Pe, Pf, Pg, Ph, Pi) constituting the sub window W11 and in the associated SBW image signal output section 24 collected. In accordance with that, the pixel units become 22 output charges in the SBW image signal output section 24 combined to obtain a composite charge, and a digitized image signal corresponding to the thus obtained composite charge is applied to the SBW signal output circuit 34 output. In this embodiment, the digital signal received from the SBW image signal output section 24 is outputted as an image signal dw.
In
der in 3 gezeigten Ausführungsform ist der SBW-Bildsignalausgabeabschnitt 24 für jedes Unterfenster
(W11 bis WMN) vorgesehen. Ein gemeinsamer Aufbau, in dem ein SBW-Bildsignalausgabeabschnitt 24 gemeinsam
für zwei
oder mehrere benachbarte Unterfenster W11, W12, W13 verwendet wird,
kann genutzt werden. In diesem Fall kann die Anzahl der benötigten SWB-Bildsignalausgabeabschnitte 24 verringert
werden.In the in 3 The embodiment shown is the SBW image signal output section 24 for each subwindow (W11 to WMN). A common construction in which a SBW image signal output section 24 can be used in common for two or more adjacent subwindows W11, W12, W13. In this case, the number of required SWB image signal output sections 24 be reduced.
Die
SBW-Signalausgabeschaltung 34 ist eine Multiplexerschaltung
zum Ausgeben der Bildsignale dw, die von dem SBW-Bildsignalausgabeabschnitten 24 der
jeweiligen Unterfenster W11 bis WNM in Übereinstimmung mit den Steuersignalen ϕSW01, ϕSW02, ϕSW03
ausgegeben werden, die von der SBW-Auswahlschaltung 35 ausgegeben werden.
Die 3 zeigt den Aufbau der SBW-Signalausgabeschaltung 34 zum
Ausführen
der Ausgabesteuerung in der horizontalen Richtung.The SBW signal output circuit 34 is a multiplexer circuit for outputting the image signals dw output from the SBW image signal output sections 24 of the respective sub windows W11 to WNM are outputted in accordance with the control signals φSW01, φSW02, φSW03 received from the SBW selecting circuit 35 be issued. The 3 shows the structure of the SBW signal output circuit 34 for executing the output control in the horizontal direction.
Die
in 3 gezeigte SBW-Signalausgabeschaltung 34 kann
die Auswahl in der horizontalen Richtung der SBW-Bildsignalausgabeabschnitte 24 der
neun Unterfenster W11 bis W33 ausführen, die in 3 Zeilen × 3 Spalten
angeordnet sind. Daher werden die Ausgabeanschlüsse der SBW-Bildsignalausgabeabschnitte 34 der
jeweiligen Unterfenster, die in der senkrechten Richtung angeordnet
sind, gemeinsam mit jedem einzelnen der Eingabeanschlüsse der UND-Schaltung
verbunden, welche die SBW-Signalausgabeschaltung 34 bilden,
und auch die SBW-Auswahlschaltung 35 ist mit der SBW-Ausgabeschaltung 34 so
verbunden, dass die Steuersignale, die von der SBW-Auswahlschaltung 35 ausgegeben
werden, den anderen Eingabeanschlüssen der UND-Schaltung 34a bis 34c eingegeben
werden können.In the 3 shown SBW signal output circuit 34 For example, the selection in the horizontal direction of the SBW image signal output sections 24 of the nine sub windows W11 to W33 arranged in 3 rows x 3 columns. Therefore, the output terminals of the SBW image signal output sections become 34 of the respective sub-windows, which are arranged in the vertical direction, commonly connected to each one of the input terminals of the AND circuit including the SBW signal output circuit 34 form, and also the SBW selection circuit 35 is with the SBW output circuit 34 connected so that the control signals from the SBW selection circuit 35 are output to the other input terminals of the AND circuit 34a to 34c can be entered.
In Übereinstimmung
damit werden beispielsweise die Ausgaben (Bildsignale dw) der SBW-Bildsignalausgabeabschnitte,
welche zu den Unterfenstern W11, W21, W31 gehören, dem einen Eingabeanschluss
der UND-Schaltung 34a eingegeben,
und das Steuersignal ϕSW01, das von der SBW-Auswahlschaltung 35 ausgegeben
wird, wird dem anderen Eingabeschluss der UND-Schaltung 34a eingeben.
In ähnlicher
Weise werden die Aufgaben (Bildsignale dw) der SBW-Bildsignalausgabeabschnitte 24, welche
den Unterfenstern W12, W22, W32 entsprechen, einem Eingabeanschluss
der UND-Schaltung 34b eingegeben, und das Steuersignal ϕSW02,
das von der SBW-Auswahlschaltung 35 ausgeben wird, wird
dem anderen Eingabeanschluss der UND-Schaltung 34b eingegeben.
Weiterhin werden die Ausgaben (Bildsignale dw) der SBW-Bildsignalausgabeabschnitte 24,
welche den Unterfenstern W13, W23, W33 entsprechen, einem Eingabeanschluss
der UND-Schaltung 34c eingegeben, und das Steuersignal ϕSW03,
das von der SBW-Auswahlschaltung 35 ausgegeben wird, wird
dem anderen Eingabeanschluss der UND-Schaltung 34c eingegeben.
Die Ausgaben der jeweiligen UND-Schaltkreise 34a, 34b, 34c,
werden einem ODER-Schaltkreis 34d eingegeben, um dadurch
die logische Addition diese Ausgaben als eine Ausgabe des ODER-Schaltkreises 34d zu
erhalten. Das heißt, man
erhält
das Unterfenstersignal Dw als die Multiplexerausgabe.In accordance with this, for example, the outputs (image signals dw) of the SBW image signal output sections belonging to the sub-windows W11, W21, W31 become the one input terminal of the AND circuit 34a and the control signal .phi.SW01 received from the SBW selecting circuit 35 is output, the other input end of the AND circuit 34a enter. Similarly, the tasks (image signals dw) of the SBW image signal output sections become 24 which correspond to the subwindows W12, W22, W32, an input terminal of the AND circuit 34b and the control signal .phi.SW02 received from the SBW selecting circuit 35 is output to the other input terminal of the AND circuit 34b entered. Further, the outputs (image signals dw) of the SBW image signal output sections become 24 which correspond to the subwindows W13, W23, W33, an input terminal of the AND circuit 34c input, and the control signal φSW03, that of the SBW selection circuit 35 is output to the other input terminal of the AND circuit 34c entered. The outputs of the respective AND circuits 34a . 34b . 34c , become an OR circuit 34d to thereby logically add these outputs as an output of the OR circuit 34d to obtain. That is, the sub-window signal Dw is obtained as the multiplexer output.
In 3 werden
die SBW-Signalausgabeschaltung 34 und die SBW-Auswahlschaltung 35 als Elemente
veranschaulicht, um die Auswahl der horizontalen Richtung der SBW-Bildsignalausgabeabschnitte 34 der
Unterfenster W11 bis W33 zu ermöglichen,
und man sollte beachten, dass die SBW-Signalausgabeschaltung 34 und
die SBW-Auswahlschaltung 35 in ähnlicher Weise als Elemente
aufgebaut sind, um die Auswahl in der vertikalen Richtung der SBW-Bildsignalausgabeabschnitte 34 der
Unterfenster W11 bis W33 zu ermöglichen.
Weiterhin entsprechen die SBW-Signalausgabeschaltung 34 und die
SBW-Auswahlschaltung 35 einer "Einheit zur Auswahl des auszugebenden
Signals".In 3 become the SBW signal output circuit 34 and the SBW selection circuit 35 illustrates as elements to the selection of the horizontal direction of the SBW image signal output sections 34 allow the subwindow W11 to W33, and it should be noted that the SBW signal output circuit 34 and the SBW selection circuit 35 similarly as elements are constructed to select in the vertical direction of the SBW image signal output sections 34 the sub window W11 to W33 allow. Furthermore, the SBW signal output circuit correspond 34 and the SBW selection circuit 35 a "unit for selecting the signal to be output".
Durch
Verwendung des Aufbaus des bildgebenden Elements 20', das in 3 gezeigt
ist, werden die von den vielen Pixeleinheiten 22 ausgegebenen
Ladungen, die in den vielen Unterfenstern W11 bis WNM angeordnet
sind, durch die vielen Ladungssammelelemente EC (die SBW-Pixelsignalausgabeabschnitte 24)
gesammelt und als eine Kompositladung kombiniert, und die jeweilige
Kompositladung wird in ein Bildsignal Dw umgewandelt und dann von den
vielen A/D-Wandlern ADC (SBW-Bildsignalausgabeabschnitte 24)
ausgegeben. Ein beliebiges Bildsignal Dw wird unter den vielen Bildsignalen
Dw ausgewählt,
die von den vielen AD-Konvertern ADC (SBW-Bildsignalausgabeabschnitten 24)
ausgegeben werden, und von der SBW-Signalausgabeschaltung 34 und
der SBW-Auswahlschaltung 35 ausgegeben.By using the structure of the imaging element 20 ' , this in 3 shown are those of the many pixel units 22 output charges arranged in the plurality of sub windows W11 to WNM through the plurality of charge collecting elements EC (the SBW pixel signal output sections 24 ) and combined as a composite charge, and the respective composite charge is converted into an image signal Dw, and then from the plurality of A / D converters ADC (SBW image signal output sections 24 ). An arbitrary image signal Dw is selected among the many image signals Dw received from the plurality of AD converters ADC (SBW image signal output sections 24 ) and from the SBW signal output circuit 34 and the SBW selection circuit 35 output.
In Übereinstimmung
damit kann die Kompositladung, die für jedes Unterfenster W11 bis
WNM erzielt wird, in das zugehörige
Bildsignal dw konvertiert werden, und jedes Bildsignal dw kann gewählt und
ausgegeben werden. Weder eine Schaltung noch eine Verarbeitung wird
separat benötigt,
um die Pixelsignale (Ladungen) zu kombinieren, und daher kann man
leicht ein Bild mit niedriger Auflösung erzielen. Zudem wird die
Kompositladung, die man durch gemeinsames Kombinieren der Unterfenster W11,
W12, W13, ... erhält,
in das zugehörige
Bildsignal dw konvertiert, und jedes so konvertierte Bildsignal
dw kann selektiert und ausgegeben werden, indem der herkömmliche
Aufbau verwendet wird, dass der SBW-Bildsignalausgabeabschnitt 24 für zwei oder
mehr Unterfenstern W11, W12, W13, ... gemeinsam vorgesehen ist.
In Übereinstimmung
damit kann gemäß der bildgebenden
Vorrichtung 20' wie
in dem Fall der vorstehend beschriebenen bildgebenden Vorrichtung 20 die
Signalverarbeitungsschaltung usw. auf der Außenseite einfach aufgebaut
sein, und es ist nicht notwendig, die Pixelsignale (Ladungen) auf
der Außenseite
zu kombinieren, so dass die Signalverarbeitungsgeschwindigkeit auf
der Außenseite erhöht werden
kann. Weiterhin werden keine Speichervorrichtung, zugehörigen peripheren
Schaltkreise usw. benötigt,
die man verwendet um Pixelsignale (Ladungen) zu kombinieren, so
dass das Gesamtsystem, welches das betreffende bildgebende Element 20' enthält, miniaturisiert
werden kann. Daher kann das System zu niedrigen Kosten aufgebaut sein.In accordance therewith, the composite charge obtained for each sub window W11 to WNM can be converted to the corresponding image signal dw, and each image signal dw can be selected and output. Neither a circuit nor a processing is separately required to combine the pixel signals (charges), and therefore it is easy to obtain a low-resolution image. In addition, the composite charge obtained by jointly combining the sub windows W11, W12, W13,... Is converted into the corresponding image signal dw, and each thus converted image signal dw can be selected and output by using the conventional structure the SBW image signal output section 24 for two or more sub windows W11, W12, W13, ... is provided together. In accordance therewith, according to the imaging apparatus 20 ' as in the case of the imaging device described above 20 the signal processing circuit, etc. on the outside may be simply constructed, and it is not necessary to combine the pixel signals (charges) on the outside, so that the signal processing speed on the outside can be increased. Furthermore, no memory device, associated peripheral circuits, etc. are needed, which are used to combine pixel signals (charges), so that the overall system comprising the relevant imaging element 20 ' contains, can be miniaturized. Therefore, the system can be constructed at a low cost.
Mit
Bezug auf das bildgebende Element 20' kann die gesamte Schaltung des
bildgebenden Elements 20' auf
dem selben Halbleiterchip aufgebaut sein, indem die SBW-Bildsignalausgabeabschnitte 24,
die horizontalen SBW-Ausgabeauswahlschaltarrays 26, die
vertikalen SBW-Ausgabeauswahlschaltarrays 27, die Pixelsignalschaltung 31,
das horizontale Schieberegister 32h, das vertikale Schieberegister 32v,
die SBW-Signalausgabeschaltung 34, die SBW-Auswahlschaltung 35,
der Ausgangspuffer Bff, usw. auf dem Halbleitersubstrat (auf der
Grundlage eines CMOS Prozesses) gebildet sind, welches das Fotoarray 21 des
bildgebenden Elements bildet. In Übereinstimmung damit kann das
betreffende bildgebende Element 20' im Vergleich mit dem Aufbau miniaturisiert
werden, in dem die vorstehenden Elemente separat von dem Halbleitersubstrat
gebildet werden, welches das bildgebende Fotoarray bildet.With reference to the imaging element 20 ' can the entire circuit of the imaging element 20 ' be constructed on the same semiconductor chip by the SBW image signal output sections 24 , the horizontal SBW output selector switch arrays 26 , the vertical SBW output selector switch arrays 27 , the pixel signal circuit 31 , the horizontal shift register 32h , the vertical shift register 32v , the SBW signal output circuit 34 , the SBW selection circuit 35 , the output buffer Bff, etc. are formed on the semiconductor substrate (based on a CMOS process), which is the photo array 21 of the imaging element forms. In accordance with this, the relevant imaging element 20 ' be miniaturized in comparison with the structure in which the protruding elements are formed separately from the semiconductor substrate forming the imaging photo array.
Als
Nächstes
werden Modifikationen 1 bis 3 des bildgebenden Elements 20 und
des bildgebenden Elements 20' in Übereinstimmung
mit den vorstehend beschriebenen Ausführungsformen mit Bezug auf
die 5 bis 7 erläutert. In diesen Modifikationen
kann das Unterfenstersignal Dw, usw. wiederholt in einem vorab bestimmten
Bereich ausgegeben werden, indem eine Ringzählerschaltung zu dem Aufbau
des bildgebenden Elements 20, 20' hinzugefügt wird, die mit Bezug auf
die 1 bis 3 beschrieben wurde. In den 5 bis 7 werden hauptsächlich die
Ringzählerschaltung
und die peripheren Schaltungen dazu gezeigt, und der Aufbau des
bildgebenden Elements 20, 20' wird aus der Veranschaulichung
ausgelassen. Weiterhin werden im Wesentlichen die selben grundlegenden
Elemente wie in dem bildgebenden Element 20, das mit Bezug auf 2 beschrieben
wurde und dem bildgebenden Element 20', das mit Bezug auf 3 beschrieben wurde,
durch die selben Bezugszeichen wie in den 5 bis 7 bezeichnet,
und die Beschreibung derselben wird ausgelassen.Next, Modifications 1 to 3 of the imaging element will be described 20 and the imaging element 20 ' in accordance with the above-described embodiments with reference to FIGS 5 to 7 explained. In these modifications, the sub-window signal Dw, etc. can be repeatedly output in a predetermined range by adding a ring counter circuit to the structure of the imaging element 20 . 20 ' is added with respect to the 1 to 3 has been described. In the 5 to 7 For example, the ring counter circuit and the peripheral circuits thereof are mainly shown, and the structure of the imaging element 20 . 20 ' is omitted from the illustration. Furthermore, substantially the same basic elements as in the imaging element 20 , with respect to 2 described and the imaging element 20 ' , with respect to 3 has been described by the same reference numerals as in FIGS 5 to 7 and the description thereof is omitted.
<Modifikation 1><Modification 1>
In
einer wie in 5 gezeigten Modifikation 1 wird
die Funktion der wiederholten Auswahl von mehreren Bildsignalen
dw, die mehrere integrierte Ladungen umfassen und von mehreren Koppelschaltungen 23 ausgegeben
werden, und die Ausgabe der so ausgewählten Bildsignale dw an die
Ladungssammelelemente EC in einer vorab bestimmten Ordnung durch
eine Ringzählerschaltung 36 eingebaut
und hinzugefügt.In a like in 5 Modification 1 shown will perform the function of repeatedly selecting a plurality of image signals dw comprising a plurality of integrated charges and a plurality of coupling circuits 23 and the output of the thus selected image signals dw to the charge collecting elements EC in a predetermined order by a ring counter circuit 36 installed and added.
Das
heißt,
in der Modifikation 1 ist die Ringzählerschaltung 36 an
Stelle der SBW-Auswahlschaltung 35 vorgesehen, die in 2 gezeigt
ist. Die Ringzählerschaltung 36 ist
ein Zähler,
der durch Verbinden von Schieberegistern in einer Ringform erhalten
wird. In der in 5 gezeigten Modifikation werden
drei JK-Flipflops 36a, 36b, 36c so aufgebaut, dass
sie im Kreis die Steuersignale ϕSW01. ϕSW02, ϕSW03
an die Unterfenster W11, W12, W13 ausgeben können, die in drei Spalten angeordnet
sind. Die Ringzählerschaltung 36 entspricht
einer "integrierten Ladungsauswahleinheit".That is, in the modification 1, the ring counter circuit 36 in place of the SBW selection circuit 35 provided in 2 is shown. The ring counter circuit 36 is a counter obtained by connecting shift registers in a ring shape. In the in 5 Modification shown are three JK flip-flops 36a . 36b . 36c designed so that they are in the circuit the control signals φSW01. φSW02, φSW03 can output to the sub windows W11, W12, W13 arranged in three columns. The ring counter circuit 36 corresponds to an "integrated charge selection unit".
Insbesondere
werden drei JK-Flipflops 36a, 36b, 36c so
verbunden, dass die Ausgaben Q1, –Q1 des JK-Flipflops 36a in
der ersten bzw. früheren
Stufe ("–Q" bedeutet einen negativen
logischen Wert von Q) kontinuierlich an die Eingangsanschlüsse J, K
des JK-Flipflops 36b in der mittleren Stufe eingegeben werden
können,
die Ausgaben Q2, –Q2
des JK-Flipflops 36b kontinuierlich an den JK-Flipflop 36c in
der folgenden bzw. letzten Stufe eingegeben werden können und
die Ausgaben Q3, –Q3
des JK-Flipflops 36c kontinuierlich an die Eingangsanschlüsse J, K des
JK-Flipflops 36a der vorhergehenden bzw. ersten Stufe eingegeben
werden können.
Weiterhin wird das selbe Zeitgebersignal bzw. Taktsignal CKL an dem
Zeitgebereingang CK jedes JK-Flipflops 36a, 36b, 36c eingegeben.In particular, three JK flip-flops 36a . 36b . 36c connected so that the outputs Q1, -Q1 of the JK flip-flop 36a in the first stage ("-Q" means a negative logical value of Q) continuously to the input terminals J, K of the JK flip-flop 36b can be entered in the middle stage, the outputs Q2, -Q2 of the JK flip-flop 36b continuously to the JK flip-flop 36c can be entered in the following or last stage and the outputs Q3, -Q3 of the JK flip-flop 36c continuously to the input terminals J, K of the JK flip-flop 36a the previous or first stage can be entered. Further, the same clock signal CKL becomes the timer input CK of each JK flip-flop 36a . 36b . 36c entered.
In Übereinstimmung
damit kann synchron mit dem Taktsignal CLK, das der Ringzählerschaltung 36 eingegeben
wird, der Betrieb der aufeinanderfolgenden Verschiebung der Ausgangspulse
in jeder Stufe zum Ausgang der benachbarten Stufe wie "Q1=0, Q2=1, Q3=0" → "Q1=0, Q2=0, Q3=1" → "Q1=1, Q2=0, Q3=0" →, ... wiederholt werden. Das heißt, die
Werte der Steuersignale ϕSW01, ϕSW02 ϕSW03
die an die Unterfenster W11, W12, W13 ausgegeben werden, können zirkulieren,
wie "100" → "010" → "001" → "100" → "010" → ..., wodurch die EIN/AUS-Steuerung
der MOS-Schalter 26a, 26b, 26c der horizontalen
SBW-Ausgabeauswahlschaltarrays 26 durchgeführt werden
kann. Daher können
die Unterfenster W11 bis WNM wiederholt in der horizontalen Richtung
für jede
Breite der drei Spalten bzw. für
die drei aufeinanderfolgenden Spalten ("W11, W12, W13", "W21,
W22, W23", "W31, W32, W33", ...) abgetastet
werden.In accordance therewith, synchronous with the clock signal CLK, that of the ring counter circuit 36 the operation of sequentially shifting the output pulses in each stage to the output of the adjacent stage such as "Q1 = 0, Q2 = 1, Q3 = 0" → "Q1 = 0, Q2 = 0, Q3 = 1" → "Q1 = 1, Q2 = 0, Q3 = 0 "→, ... are repeated. That is, the values of the control signals φSW01, φSW02 φSW03 output to the sub windows W11, W12, W13 may be circulated such as "100" → "010" → "001" → "100" → "010" → ... , whereby the ON / OFF control of the MOS switch 26a . 26b . 26c the horizontal SBW output selector switch arrays 26 can be carried out. Therefore, the sub windows W11 to WNM can be repeated in the horizontal direction for each width of the three columns and for the three consecutive columns ("W11, W12, W13", "W21, W22, W23", "W31, W32, W33", ...) are scanned.
5 zeigt
den Aufbau der Steuerung des horizontalen SBW-Ausgabeauswahlschaltarrays 26, und
eine Ringzählerschaltung
zum Steuern des vertikalen SBW-Ausgabeauswahlschaltarrays 27 kann wie
in dem Fall der Ringzählerschaltung 36 aufgebaut
sein. Beispielsweise können
die Unterfenster W11 bis WNM durch Durchführen der EIN/AUS-Steuerung
der MOS-Schalter 27a, 27b, 27c wiederholt
in der senkrechten Richtung für
jede Breite von drei Zeilen ("W11,
W21, W23", "W11, W22, W32", "W13, W23, W33", ...) abgetastet
werden. In Übereinstimmung
damit kann man in den Unterfenstern W11, W12, W13 usw., das Unterfenstersignal
Dw, das wiederholt ausgegeben wird, erhalten, obwohl dessen Auflösung niedrig
ist. 5 shows the structure of the control of the horizontal SBW output selection switching array 26 , and a ring counter circuit for controlling the vertical SBW output selection switching array 27 can as in the case of the ring counter circuit 36 be constructed. For example, the sub windows W11 to WNM can be made by performing the ON / OFF control of the MOS switches 27a . 27b . 27c repeatedly scanned in the vertical direction for each width of three lines ("W11, W21, W23", "W11, W22, W32", "W13, W23, W33", ...). In accordance with this, in the sub-windows W11, W12, W13, etc., the sub-window signal Dw repeatedly outputted can be obtained even though its resolution is low.
In
dem in 5 gezeigten Aufbau wird die zirkulierende Ausgabe
der Steuersignale ϕSW01, ϕSW02, ϕSW03
durch die Ringzählerschaltung
nicht erlaubt, bis einer UND-Schaltung 36d, die in der
ringförmigen
Verbindung der Ringzählerschaltung 36 (dem
Draht zur Verbindung der Ausgabe Q3 des JK-Flipflops 36c mit
der Eingabe J des JK-Flipflops 36a) zwischengeschaltet
wird, ein H-Signal eingegeben wird. Das heißt, nur wenn "SBh0=1, SBh1=1" als ein Ringzählerstartsignal
eingegeben wird, wird eine Auswahlschaltung 37 durch eine
UND-Schaltung 37a und INV-Schaltungen 37b, 37c aufgebaut,
die ein N-Pegelsignal an die betreffende UND-Schaltung 36d ausgeben
kann, um die Steuerung des Betriebs der Ringzählerschaltung 36 zu
ermöglichen.In the in 5 As shown, the circulating output of the control signals φSW01, φSW02, φSW03 is not allowed by the ring counter circuit until an AND circuit 36d in the annular connection of the ring counter circuit 36 (The wire for connecting the output Q3 of the JK flip-flop 36c with the J input of the JK flip-flop 36a ), an H signal is input. That is, only when "SBh0 = 1, SBh1 = 1" is input as a ring counter start signal, becomes a selection circuit 37 through an AND circuit 37a and INV circuits 37b . 37c which generates an N-level signal to the relevant AND circuit 36d can spend to control the operation of the ring counter circuit 36 to enable.
In 5 wird
die Funktion der wiederholten Auswahl der mehreren Bildsignale dw,
die von den mehreren integrierten Ladungen ausgegeben werden, die
von den mehreren integrierten Koppelschaltungen 23 in einer
vorab bestimmten Ordnung ausgegeben werden, und der Ausgabe der
mehreren Bildsignale dw an das Ladungssammelelement EC durch die
Ringzählerschaltung 36 implementiert.
In diesem Fall wird jedoch die Ringzählerschaltung 36 an
Stelle der in 3 gezeigten SBW-Ausgabeauswahlschaltung 35 vorgesehen,
und gibt die Steuersignale ϕSW01, ϕSW02, ϕSW03,
die von der Ringzählerschaltung 36 ausgegeben
werden, an die SBW-Signalausgabeschaltung 34 ein. In Übereinstimmung damit
können
die Werte der Steuersignale ϕSW01, ϕSW02, ϕSW03,
die der SBW-Signalausgabeschaltung 34 eingegeben werden,
zirkulieren, wie "100" → "010" → "001" → "100" → "010" → ..., und so werden die Unterfenster
W11 bis WNM in der horizontalen Richtung für jede Breite von drei Spalten
("W11, W12, W13", "W21, W22, W23", "W31, W32, W33", ...) wiederholt
abgetastet. Die Ringzählerschaltung 36 dieses
Falles entspricht der "Einheit
zur Auswahl des auszugebenden Signals".In 5 becomes the function of repeatedly selecting the plurality of image signals dw output from the plurality of integrated charges, that of the plurality of integrated coupling circuits 23 are output in a predetermined order, and the output of the plural image signals dw to the charge collecting element EC by the ring counter circuit 36 implemented. In this case, however, the ring counter circuit becomes 36 in place of in 3 shown SBW output selection circuit 35 provided, and outputs the control signals φSW01, φSW02, φSW03, from the ring counter circuit 36 are output to the SBW signal output circuit 34 one. In accordance therewith, the values of the control signals φSW01, φSW02, φSW03, those of the SBW signal output circuit 34 are input, circulate such as "100" → "010" → "001" → "100" → "010" → ..., and so the subwindows W11 to WNM in the horizontal direction for each width of three columns (" W11, W12, W13 "," W21, W22, W23 "," W31, W32, W33 ", ...) repeatedly sampled. The ring counter circuit 36 this case corresponds to the "unit for selecting the signal to be output".
Wie
vorstehend beschrieben wählt
die Ringzählerschaltung 36 die
mehreren integrierten Ladungen, die von den mehreren Koppelschaltkreisen 23 ausgegeben
werden, wiederholt in einer vorab bestimmten Reihenfolge aus und
gibt die ausgewählten integrierten
Ladungen an das Ladungssammelelement EC ab. In Übereinstimmung damit wird in
beliebigen Unterfen stern WIJ bis WKL zur Ausgabe der mehreren integrierten
Ladungen das Unterfenstersignal Dw wiederholt erhalten, obwohl die
Auflösung niedrig
ist. Daher ist es beispielsweise unnötig, die Schaltung und die
Steuerverarbeitung bereitzustellen, wenn mit Bezug auf einen bestimmten
Bereich ein Zielobjekt gesucht und ein Unterfenstersignal Dw erhalten
wird, und man kann ein gewünschtes
Bildsignal leicht und schnell erhalten. In Übereinstimmung damit kann die
Signalverarbeitung auf der Außenseite
vereinfacht werden und die Verarbeitungsgeschwindigkeit kann verbessert
werden. Weiterhin kann das Gesamtsystem, welches die abbildende Einheit 20, 20' enthält, miniaturisiert
werden.As described above, the ring counter circuit selects 36 the multiple integrated charges coming from the multiple coupling circuits 23 are output repeatedly in a predetermined order and output the selected integrated charges to the charge collection element EC. Accordingly, in any sub windows WIJ to WKL for outputting the plural integrated charges, the sub window signal Dw is repeatedly obtained although the resolution is low. Therefore, for example, it is unnecessary to provide the circuit and the control processing when searching for a target object and obtaining a sub-window signal Dw with respect to a certain area, and a desired image signal can be easily and quickly obtained. In accordance therewith, the signal processing on the outside can be simplified and the processing speed can be improved. Furthermore, the overall system, which is the imaging unit 20 . 20 ' contains, be miniaturized.
<Modifikation 2><Modification 2>
Wie
in 6 gezeigt wird in einer Modifikation 2 die Funktion
der Steuerung der mehreren Pixeleinheiten 22, die in einem
oder mehreren ausgewählten
Unterfenstern WIJ bis WKL aus den Unterfenstern W11 bis WNM angeordnet
sind, so aufgebaut und der Ringzählerschaltung 38 hinzugefügt, dass die
Ladungen von den vielen Pixeleinheiten 22 in einer vorab
bestimmten Reihenfolge ausgegeben werden können.As in 6 In a modification 2, the function of controlling the plurality of pixel units is shown 22 which are arranged in the one or more selected sub windows WIJ to WKL from the sub windows W11 to WNM, thus constructed and the ring counter circuit 38 added that the charges from the many pixel units 22 can be issued in a predetermined order.
Das
heißt,
dass in der Modifikation 2 eine Ringzählerschaltung 38 an
Stelle des horizontalen Schieberegisters 32h, das in 1 gezeigt
ist, vorgesehen ist. Die Ringzählerschaltung 38 wird
wie in dem Fall der Ringzählerschaltung 36,
die in der Modifikation 1 beschrieben ist, durch mehrere JK-Flipflops aufgebaut.
In diesem Fall wird die Beschreibung des Schaltungsaufbaus ausgelassen.
Die Ringzählerschaltung 38 wird
durch drei JK-Flipflops 38a, 38b, 38c wie
in dem Fall der JK-Flipflops 36 gebildet, und sie ist so
konzipiert, dass ϕSP01, ϕSP02, ϕSP03 kreisförmig als
Steuersignale ausgegeben werden. Die Ringzählerschaltung 38 entspricht
einer "Steuereinheit
für die
Ausgabe von Pixelladungen im Bereich".That is, in the modification 2, a ring counter circuit 38 instead of the horizontal shift register 32h , this in 1 is shown is provided. The ring counter circuit 38 becomes as in the case of the ring counter circuit 36 , which is described in the modification 1, constructed by a plurality of JK flip-flops. In this case, the description of the circuit construction is omitted. The ring counter circuit 38 is through three JK flip-flops 38a . 38b . 38c as in the case of the JK flip-flops 36 is formed, and is designed so that φSP01, φSP02, φSP03 are outputted circularly as control signals. The ring counter circuit 38 corresponds to a "control unit for the output of pixel charges in the range".
In
der Ringzählerschaltung 38 wird
der Betrieb der aufeinander folgenden Verschiebung der Ausgangspulse
in jeder Stufe synchron mit dem Taktsignal CLK wiederholt, welches
der Ringzählerschaltung 38 eingegeben
wird, wie "Q1=1,
Q2=0, Q3=0" → "Q1=0, Q2=1, Q3=0" → "Q1=0, Q2=0, Q3=1 " → "Q1=1, Q2=0, Q3=0" → ..., sodass die Steuersignale ϕSP01, ϕSP02, ϕSP03, die
zirkulär
variieren wie "100" → "010" → "001" → "100" → "010" → ..., beispielsweise an die
drei Pixeleinheiten 22 (Pa, Pb, Pc) in der horizontalen
Richtung in dem Unterfenster W11 ausgegeben werden. In Übereinstimmung
damit werden die Pixeleinheiten 22 von Pa, Pb, Pc aufeinanderfolgend
so der EIN/AUS-Steuerung unterzogen, dass die Pixeleinheiten 22 für jede Breite
von drei Spalten ("Pa,
Pb, Pc", "Pd, Pe, Pf", "Pg, Ph, Pi") wiederholt in der
horizontalen Richtung abgetastet werden können. Das heißt, man
kann das Abbildungssignal Dp jeder Pixeleinheit 22 wiederholt
in einem vorab bestimmten Bereich erhalten. Die Verarbeitung der Ausgabe
des bildgebenden Signals Dp jeder Pixeleinheit 22 mit Bezug
auf einen vorab bestimmten Bereich aus den mehreren Pixeleinheiten 22 in
dem Unterfenster wird als "Unterblockverarbeitung" bezeichnet.In the ring counter circuit 38 the operation of sequentially shifting the output pulses in each stage is repeated in synchronism with the clock signal CLK, which is the ring counter circuit 38 is input, such as "Q1 = 1, Q2 = 0, Q3 = 0" → "Q1 = 0, Q2 = 1, Q3 = 0" → "Q1 = 0, Q2 = 0, Q3 = 1" → "Q1 = 1 , Q2 = 0, Q3 = 0 "→ ..., so that the control signals φSP01, φSP02, φSP03, which vary circularly like" 100 "→" 010 "→" 001 "→" 100 "→" 010 "→ ... For example, to the three pixel units 22 (Pa, Pb, Pc) in the horizontal direction in the subwindow W11 are given. In accordance with this, the pixel units become 22 of Pa, Pb, Pc consecutively subjected to the ON / OFF control that the pixel units 22 for each width of three columns ("Pa, Pb, Pc", "Pd, Pe, Pf", "Pg, Ph, Pi") can be repeatedly scanned in the horizontal direction. That is, one can use the imaging signal Dp of each pixel unit 22 repeatedly received in a predetermined area. The processing of the output of the imaging signal Dp of each pixel unit 22 with respect to a predetermined area among the plurality of pixel units 22 in the subwindow is referred to as "subblock processing".
6 zeigt
den Aufbau zur Steuerung mehrerer Pixeleinheiten 22 in
der horizontalen Richtung, die Ringzählerschaltung zur Steuerung
mehrerer Pixeleinheiten 22 in der senkrechten Richtung
kann jedoch ebenfalls ähnlich
wie in dem Fall der Ringzählerschaltung 38 aufgebaut
sein. Weiterhin können nicht
nur die mehreren Pixeleinheiten 22, die in dem Unterfenster
W11 angeordnet sind, sondern auch die mehreren Pixeleinheiten 22,
die in dem Bereich über die
zwei oder mehr Unterfenster W11 bis WNM angeordnet sind, wiederholt
in einem vorab bestimmten Bereich durch die Steuersignale ϕSP01, ϕSP02, ϕSP03
usw. abgetastet werden. Die in 6 gezeigte
Auswahlschaltung 37 wird wie in dem Fall der Auswahlschaltung 37 zur
Steuerung der Ringzählerschaltung 36 aufgebaut,
die mit Bezug auf die Modifikation beschrieben ist, und sie entspricht
einer "Bereichsauswahleinheit". 6 shows the structure for controlling a plurality of pixel units 22 in the horizontal direction, the ring counter circuit for controlling a plurality of pixel units 22 however, in the vertical direction may also be similar to the case of the ring counter circuit 38 be constructed. Furthermore, not only the multiple pixel units 22 which are arranged in the subwindow W11, but also the plural pixel units 22 which are arranged in the area over the two or more sub-windows W11 to WNM are repetitively scanned in a predetermined range by the control signals φSP01, φSP02, φSP03 and so on. In the 6 selection circuit shown 37 becomes as in the case of the selection circuit 37 for controlling the ring counter circuit 36 constructed as described with respect to the modification, and corresponds to a "range selecting unit".
Wie
vorstehend beschrieben werden in der Modifikation 2 durch die Auswahlschaltung 37 eines oder
mehrere Unterfenster WIJ bis WKL aus den Unterfenstern W11 bis WMN
ausgewählt,
und die mehreren Pixeleinheiten 22, die in den Unterfenstern
WIJ bis WKL angeordnet sind, welche in der Auswahlschaltung 37 ausgewählt sind,
werden durch die Ringzählerschaltung 38 so
gesteuert, dass die Ladungen von den vielen betroffenen Pixeleinheiten 22 in
einer vorab bestimmten Ordnung ausgegeben werden können. In Übereinstimmung
damit werden die Ladungen in einer vorab bestimmten Ordnung aus
den mehreren Pixeleinheiten 22 ausgegeben, die in einem
beliebigen Unterfenster WIJ bis WKL angeordnet sind (Unterblock verarbeitung),
so dass ein Bildsignal, das eine hohe Auflösung aufweist, in jedem Unterfenster
WIJ bis WKL erzielbar ist.As described above, in the modification 2 by the selection circuit 37 one or more subwindows WIJ to WKL are selected from the sub windows W11 to WMN, and the plurality of pixel units 22 , which are arranged in the sub windows WIJ to WKL, which in the selection circuit 37 are selected by the ring counter circuit 38 so controlled that the charges from the many pixel units involved 22 can be issued in a predetermined order. In accordance therewith, the charges in a predetermined order become out of the several pixel units 22 output, which are arranged in any subwindow WIJ to WKL (subblock processing), so that an image signal having a high resolution can be achieved in each subwindow WIJ to WKL.
Wenn
daher ein Zielobjekt von dem Unterfenstersignal Dw mit niedriger
Auflösung
auf der Grundlage der integrierten Ladung oder des Bildsignals dw
jedes Unterfensters W11 bis WMN erkannt wird, kann das betreffende
Zielobjekt durch das bildgebende Signal Dp mit hoher Auflösung erkannt
werden, indem der Existenzbereich des betroffenen Zielobjekts auf
ein betroffenes Unterfenster WIJ bis WKL festgelegt wird. Das heißt, sowohl
das Unterfenstersignal dw mit niedriger Auflösung als auch das bildgebende
Signal Dp mit hoher Auflösung
können
ausgegeben werden, ohne separat die Unterblockschaltung und die
Unterblockverarbeitung vorzusehen, um das bildgebende Signal Dp
auf der Außenseite
zu erhalten. In Übereinstimmung
damit kann die Signalverarbeitung auf der Außenseite weiter vereinfacht und
die Verarbeitungsgeschwindigkeit weiter erhöht werden. Zudem kann das Gesamtsystem,
welches das abbildende Element 20, 20' umfasst, weiter
miniaturisiert werden.Therefore, when a target object is detected by the sub-window signal Dw at a low resolution based on the integrated charge or the image signal dw of each subwindow W11 to WMN, the subject target object can be recognized by the high resolution imaging signal Dp by the existence area of the target object concerned is set to an affected subwindow WIJ to WKL. That is, both the low-resolution sub-window signal dw and the high-resolution imaging signal Dp can be output without separately providing the sub-block circuit and the sub-block processing to obtain the image-forming signal Dp on the outside. In accordance therewith, the signal processing on the outside can be further simplified and the processing speed further increased. In addition, the overall system, which is the imaging element 20 . 20 ' includes, be further miniaturized.
<Modifikation 3><Modification 3>
Wie
in 7 gezeigt, ist die Modifikation 3 mit einem horizontalen
Schieberegister/einer Ringzählerschaltung 39 ausgestattet,
die man erhält,
indem ein Ringzähler
durch einen Teil des horizontalen Schieberegisters 32h aufgebaut
wird, der mehrere Pixeleinheiten 22 so steuern kann, dass
Ladungen in einer vorab bestimmten Reihenfolge unabhängig von den
Unterfenstern W11 bis WNM ausgegeben werden können. Das heißt, dass
in der Modifikation 3 eine Umschaltschaltung 39a1, eine
Unterblockauswahlschaltung 39a2, usw. mehreren der vielen JK-Flipflops 32ha, 32hb, 32hc,
... hinzugefügt
werden, wodurch die Funktion der in 6 gezeigten Ringzählerschaltung 38 verwirklicht
wird.As in 7 is the modification 3 with a horizontal shift register / a ring counter circuit 39 equipped, which one receives, by a ring counter by a part of the horizontal shift register 32h is built, the several pixel units 22 so that charges can be output in a predetermined order independently of the sub windows W11 to WNM. That is, in the modification 3, a switching circuit 39a1 , a subblock selection circuit 39a2 , etc. several of the many JK flip-flops 32ha . 32hb . 32hc , ..., which adds the function of 6 shown ring counter circuit 38 is realized.
Insbesondere
wird durch die Funktionsumschaltschaltung 39a eine Inverterschaltung
zwischen die Eingangsanschlüsse
J, K jedes JK-Flipflops geschaltet. Wenn in Übereinstimmung damit die betreffende
Inverterschaltung zwischengeschaltet ist, wird der umgekehrte logische
Wert des logischen Werts, der dem Eingangsanschluss J eingegeben
wird, dem Ein gangsanschluss K eingegeben, und daher arbeitet das
betreffende JK-Flipflop
als ein D-Flipflop. Es wird durch einen MOS-Schalter gesteuert,
der mit jeder Inverterschaltung in Serie verbunden ist, unabhängig davon,
ob die Inverterschaltung dazwischen geschaltet sein soll oder nicht.In particular, by the function switching circuit 39a an inverter circuit is connected between the input terminals J, K of each JK flip-flop. In accordance with this, when the inverter circuit concerned is interposed, the inverse logical value of the logic value input to the input terminal J is inputted to the input terminal K, and therefore, the JK flip-flop in question operates as a D flip-flop. It is controlled by a MOS switch which is connected in series with each inverter circuit, regardless of whether or not the inverter circuit is to be connected therebetween.
Durch
die Unterblockauswahlschaltung 39b werden das Vorhandensein
oder die Abwesenheit der ringförmigen
Verbindung der Ringzählerschaltung
(des Drahts zur Verbindung des Ausgangsanschlusses -Q des JK-Flipflops
auf der nachfolgenden Stufe mit dem Eingangsanschluss K des JK-Flipflops auf
der vorderen bzw. vorhergehenden Stufe) und die Verbindungsposition
derselben durch mehrere MOS-Schalter gesteuert. Weiterhin wird durch
Zwischenschaltung einer UND-Schaltung an einem Punkt in der Mitte
des Drahts zur Verbindung des Ausgangsanschlusses Q des JK-Flipflops
auf der letzten Stufe mit dem Eingangsanschluss J des JK-Flipflops
auf der vorderen Stufe ein Schaltungsaufbau erreicht, der eine ähnliche
ringförmige
Verbindung ist, so dass er nicht als eine Ringzählerschaltung funktioniert,
so lange nicht ein H-Pegelsignal an die betroffene UND-Schaltung
angelegt wird. Das H-Pegelsignal wird wie in dem Fall der vorstehend beschriebenen
Modifikationen 1, 2 durch die Auswahlschaltung 37 gesteuert.
Weiterhin zeigt 7 einen Aufbau in der horizontalen
Richtung, und mit Bezug auf die vertikale Richtung kann derselbe
Aufbau für
das vertikale Schieberegister 32v angepasst werden.Through the subblock selection circuit 39b The presence or absence of the annular connection of the ring counter circuit (the wire for connecting the output terminal -Q of the JK flip-flop on the subsequent stage to the input terminal K of the JK flip-flop on the front and the previous stage, respectively) and the connection position thereof are plural Controlled by MOS switch. Further, by interposing an AND circuit at a point in the center of the wire to connect the output terminal Q of the JK flip-flop at the last stage to the input terminal J of the JK flip-flop at the front stage, a circuit structure having a similar annular connection is obtained so he is not considered a ring counter scarf device operates as long as an H-level signal is not applied to the affected AND circuit. The H-level signal is turned on by the selection circuit as in the case of the above-described modifications 1, 2 37 controlled. Further shows 7 a structure in the horizontal direction, and with respect to the vertical direction, the same structure for the vertical shift register 32v be adjusted.
Wenn
dieselbe Funktion wie die vorstehend beschriebene Modifikation 2
für das
horizontale Schieberegister 32h ausgeführt wird, wie beispielsweise
in 7 gezeigt, werden eine Inverterschaltung und MOS-Schalter 39a1, 39a2, 39a3 zwischen den
Eingangsanschlüssen
J, K jedes der JK-Flipflops 32ha, 32hb, 32hc verbunden,
um eine Funktionsumschaltschaltung 39a zu bilden. Ein Draht 39L1 zur Verbindung
des Ausgangsanschlusses -Q3 des JK-Flipflops auf der Rückseite
mit dem Eingangsanschluss K des JK-Flipflops 32ha auf der Vorderseite wird
vorgesehen, und MOS-Schalter 39b1, 39b2, 39b3 werden
zwischen die Ausgangsanschlüsse -Q1,
-Q2, -Q3 der jeweiligen JK-Flipflops 32ha, 32hb, 32hc und
den Draht 39L1 geschaltet. Weiterhin wird eine UND-Schaltung 39c,
deren einer Eingangsanschluss mit dem Ausgangsanschluss der Auswahlschaltung 37 verbunden
ist, an einigen Punkten in der Mitte eines Drahts 39L2 zur
Verbindung des Ausgangsan schlusses Q3 des JK-Flipflops 32hc auf
der hinteren Stufe mit dem Eingangsanschluss J des JK-Flipflops 32ha auf
der vorderen Stufe zwischengeschaltet.When the same function as the above-described modification 2 for the horizontal shift register 32h is executed, such as in 7 shown are an inverter circuit and MOS switch 39a1 . 39a2 . 39a3 between the input terminals J, K of each of the JK flip-flops 32ha . 32hb . 32hc connected to a function switching circuit 39a to build. A wire 39L1 for connecting the output terminal -Q3 of the JK flip-flop on the rear side to the input terminal K of the JK flip-flop 32ha on the front is provided, and MOS switch 39b1 . 39B2 . 39B3 are connected between the output terminals -Q1, -Q2, -Q3 of the respective JK flip-flops 32ha . 32hb . 32hc and the wire 39L1 connected. Furthermore, an AND circuit 39c whose one input terminal is connected to the output terminal of the selection circuit 37 connected at some points in the middle of a wire 39L2 for connecting the output terminal Q3 of the JK flip-flop 32hc at the rear stage with the input terminal J of the JK flip-flop 32ha interposed on the front stage.
Durch
Hinzufügen
der Funktionsumschaltschaltung 39a, der Unterblockauswahlschaltung 39b, der
UND-Schaltung 39c usw. zu einem Teil des horizontalen Schieberegisters 32h wie
vorstehend beschrieben, wenn beispielsweise das H-Pegelsignal an
jedem der Gate-Anschlüsse
des MOS-Schalters 39a1, 39a2, 39a3 als
das Schaltsignal anliegt, wird das L-Pegelsignal jedem der Gate-Anschlüsse der MOS-Schalter 39b1, 39b2, 39b3 als
das Unterblockauswahlsignal eingelesen und weiterhin wird das L-Pegelsignal durch
die Auswahlschaltung 37 der UND-Schaltung 39c eingegeben,
wobei das horizontale Schieberegister/die Ringzählerschaltung 39,
das bzw. die dem horizontalen Schieberegister 32h entspricht,
als ein horizontales Schieberegister wirkt.By adding the function switching circuit 39a , the subblock selection circuit 39b , the AND circuit 39c etc. to a part of the horizontal shift register 32h As described above, for example, when the H-level signal at each of the gate terminals of the MOS switch 39a1 . 39a2 . 39a3 When the switching signal is applied, the L-level signal of each of the gate terminals becomes the MOS switch 39b1 . 39B2 . 39B3 is read in as the sub-block selection signal, and further, the L-level signal is input through the selection circuit 37 the AND circuit 39c input, wherein the horizontal shift register / the ring counter circuit 39 , the or the horizontal shift register 32h corresponds to acting as a horizontal shift register.
Wenn
weiterhin das L-Pegelschaltsignal jedem der Gate-Anschlüsse der
MOS-Schalter 39a1, 39a2, 39a3 eingegeben
wird, wird das H-Pegelauswahlsignal
für den
Unterblock jedem der Gate-Anschlüsse
der MOS-Schalter 39b1, 39b2, 39b3 eingegeben,
und das H-Pegelsignal wird durch die Auswahlschaltung 37 der
UND-Schaltung 39c eingegeben, wodurch das horizontale Schieberegister/die Ringzählerschaltung 39 als
eine Ringzählerschaltung wirkt.Further, when the L level switching signal of each of the gate terminals of the MOS switches 39a1 . 39a2 . 39a3 is input, the H level selection signal for the sub-block of each of the gate terminals becomes the MOS switch 39b1 . 39B2 . 39B3 input, and the H-level signal is passed through the selection circuit 37 the AND circuit 39c input, whereby the horizontal shift register / the ring counter circuit 39 acts as a ring counter circuit.
Wenn
die MOS-Schalter 39b1, 39b2, 39b3 der
Unterblockauswahlschaltung 39b so festgelegt werden, dass
der MOS-Schalter 39b1 ausgeschaltet ist, der MOS-Schalter 39b2 ausgeschaltet
ist und der MOS-Schalter 39b2 durch das Schaltsignal eingeschaltet
ist, können
die neun Pixeleinheiten 22 in den 3 Zeilen × 3 Spalten
(Pa, Pb, Pc, Pd, Pe, Pf, Pg, Ph, Pi) der Unterblockverarbeitung
unterzogen werden. Wenn weiterhin die MOS-Schalter 39b1, 39b2, 39b3 so
festgelegt werden, dass der MOS-Schalter 39b1 ausgeschaltet
wird, wird der MOS-Schalter 39b2 durch das Umschaltsignal
ein- und der MOS-Schalter 39b3 ausgeschaltet, wodurch die
vier Pixeleinheiten 22 auf 2 Zeilen × 2 Spalten (Pa, Pb, Pd, Pf)
der Unterblockverarbeitung unterzogen werden können. In dem Fall des in 7b gezeigten Aufbaus ist es nicht effektiv,
wenn die MOS-Schalter 39b1, 39b2, 39b3 in EIN/AUS-Zustände außer den
vorstehend beschriebenen Zuständen
versetzt werden.When the MOS switch 39b1 . 39B2 . 39B3 the subblock selection circuit 39b be set so that the MOS switch 39b1 is off, the MOS switch 39B2 is off and the MOS switch 39B2 is turned on by the switching signal, the nine pixel units 22 in the 3 rows x 3 columns (Pa, Pb, Pc, Pd, Pe, Pf, Pg, Ph, Pi) are subjected to subblock processing. If continue the MOS switch 39b1 . 39B2 . 39B3 be set so that the MOS switch 39b1 is turned off, the MOS switch 39B2 by the switching signal on and the MOS switch 39B3 turned off, reducing the four pixel units 22 on 2 rows x 2 columns (Pa, Pb, Pd, Pf) of subblock processing. In the case of in 7b shown construction, it is not effective when the MOS switch 39b1 . 39B2 . 39B3 in ON / OFF states other than the above-described states.
Das
horizontale Schieberegister 32h und das vertikale Schieberegister 32v entsprechen
einer "Steuereinheit
für die
Ausgabe der Pixelladung".
Weiterhin entspricht das horizontale Schieberegister/die Ringzählerschaltung 39 einer " Steuereinheit für die Ausgabe
der Pixelladung" und
einer "Steuereinheit für die Ausgabe
der Pixelladung im Bereich".The horizontal shift register 32h and the vertical shift register 32v correspond to a "pixel charge output control unit". Furthermore, the horizontal shift register / ring counter circuit corresponds 39 a "pixel charge output control unit" and a "pixel charge area output control unit".
Wie
vorstehend beschrieben bildet das horizontale Schieberegister/die
Ringzählerschaltung 39 einen
Teil oder die Gesamtheit des horizontalen Schieberegisters 32h und
des vertikalen Schieberegisters 32v. In Übereinstimmung
damit kann das horizontale Schieberegister/die Ringzählerschaltung 39 aufgebaut
sein, indem einige oder alle Schaltungselemente verwendet werden,
welche das horizontale Schieberegister 32h und das vertikale
Schieberegister 32v bilden, die normalerweise vorhanden
sind, und daher kann die Größe der Schaltung
verringert werden, um im Vergleich mit dem Fall, in dem die vorstehend
genannten Elemente nicht verwendet werden, kleiner zu sein. In Übereinstimmung
damit kann das Gesamtsystem, welches das bildgebende Element 20, 20' umfasst, weiter
miniaturisiert werden.As described above, the horizontal shift register / ring counter circuit forms 39 some or all of the horizontal shift register 32h and the vertical shift register 32v , In accordance therewith, the horizontal shift register / the ring counter circuit 39 be constructed by using some or all of the circuit elements that comprise the horizontal shift register 32h and the vertical shift register 32v which are normally present, and therefore, the size of the circuit can be reduced to be smaller as compared with the case where the above-mentioned elements are not used. In accordance with this, the overall system, which is the imaging element 20 . 20 ' includes, be further miniaturized.
Als
Nächstes
wird ein Beispiel der Steuerverarbeitung für die Bildsignalausgabe durch
das bildgebende Element 20, 20' (nachstehend als "bildgebendes Element 20 oder
etwas Ähnliches" bezeichnet), mit
Bezug auf die 8 bis 11 beschrieben.
Diese Verarbeitung wird durch einen (nicht gezeigten) Mikrocomputer
(auch ein digitaler Signalprozessor kann verwendet werden) durchgeführt, der
mit dem bildgebenden Element 20 oder etwas Ähnlichem
verbunden ist, und der betreffende Mikrocomputer entspricht der "Außenseite". Wie nicht gezeigt
ist, wird ein vorab bestimmtes Programm von der den Mikrocomputer
bildenden CPU durchgeführt,
das in einer Halbleiterspeichervorrichtung oder etwas Ähnlichem gespeichert
ist, welche zu dem betreffenden Mikrocomputer gehört, wodurch
die Steuerverarbeitung der Bildsignalausgabe durchgeführt wird. 8 ist ein
Zustandsübergangsdiagramm
auf der Grundlage der Steuerverarbeitung für die Bildsignalausgabe, und
der Übergang
des verarbeitenden Zustands wird ebenfalls beschrieben, wenn der
Ablaufplan der 9 beschrieben wird.Next, an example of the control processing for the image signal output by the imaging element will be described 20 . 20 ' (hereinafter referred to as "imaging element 20 or something similar "), with reference to the 8th to 11 described. This processing is performed by a microcomputer (not shown) (also a digital signal processor may be used) connected to the imaging element 20 or something similar, and the microcomputer concerned corresponds to the "outside". As not shown, a predetermined program is performed by the microcomputer-forming CPU which is stored in a semiconductor memory device or the like related to the subject micro computer, whereby the control processing of the image signal output is performed. 8th FIG. 12 is a state transition diagram based on the image signal output control processing, and the transition of the processing state is also described when the flowchart of FIG 9 is described.
Wie
in 8 gezeigt wird die normale Verarbeitung fortgesetzt,
bis der in 1 gezeigte Basisaufbau ein Zielobjekt
erkennt (R11), wenn die Auflösung
des auszugebenden Bildsignals über
die Verarbeitungsgeschwindigkeit Priorität hat, und wenn das betroffene
Zielobjekt erkannt wird, wird das bildgebende Signal Dp jeder Pixeleinheit 22 von
der Pixelsignalausgabeschaltung 31 ausgegeben (R12). Wenn
andererseits die Verarbeitungsgeschwindigkeit zur Ausgabe des Bildsignals
Priorität über der Auflösung hat,
verschiebt sich die Verarbeitung zur Unterblockverarbeitung (R21).
Man sollte beachten, dass der Schritt der normalen Verarbeitung
aus dem Ablaufplan der 9 ausgelassen ist, und die Verarbeitung
von der Stufe startet, in welcher die Verarbeitung zur Unterblockverarbeitung übergeht.
Bevor man zur Unterfensterverarbeitung weitergeht, wird ein Parameter
zum Bestimmen einer gewünschten Unterfenstergröße von einem
(nicht gezeigten) Hauptprogramm an die Unterfensterverarbeitung
geliefert.As in 8th normal processing continues until the in 1 The basic structure shown in Fig. 11 recognizes a target object (R11) when the resolution of the image signal to be output has priority over the processing speed, and when the concerned target object is detected, the imaging signal Dp of each pixel unit becomes 22 from the pixel signal output circuit 31 output (R12). On the other hand, if the processing speed for outputting the image signal has priority over the resolution, the processing shifts to subblock processing (R21). It should be noted that the step of normal processing from the schedule of 9 is omitted, and processing starts from the stage at which processing transitions to sub-block processing. Before proceeding to subwindow processing, a parameter for determining a desired subwindow size from a main program (not shown) is provided to the subwindow processing.
Wie
in 9 gezeigt wird eine Verarbeitung zur Festlegung
des Unterfensters in dem in 10 gezeigten
Schritt S201 ausgeführt,
wenn die Unterfensterverarbeitung im Schritt 101 aufgerufen
wird. Diese Verarbeitung legt die Größe oder etwas Ähnliches
für das
Unterfenster fest, die als ein Parameter an die in den 2 oder 3 gezeigte
Hardware geliefert wird. In 2 oder 3 wird
die Unterfenstergröße auf 3
Zeilen × 3
Spalten festgelegt.As in 9 Shown is processing for determining the subwindow in the in 10 shown step S201 when the subwindow processing in step 101 is called. This processing sets the size or something similar for the subwindow to be used as a parameter in the 2 or 3 shown hardware is delivered. In 2 or 3 the subwindow size is set to 3 rows × 3 columns.
In
dem darauf folgenden Schritt S203 wird eine Signalverarbeitung für die Ausgabe
im Unterfenster durchgeführt.
Der betreffende Mikrocomputer liest das Signal Dw für das Unterfenster
ein, das von dem in 2 gezeigten SBW-Bildsignalausgabeabschnitt 24 oder
der in 3 gezeigten SBW-Signalausgabeschaltung 34 ausgegeben
wird, und daher basiert die Verarbeitung des Auslesens des Signals Dw
für das
Unterfenster auf diesem Schritt.In the subsequent step S203, signal processing for the sub-window output is performed. The microcomputer in question reads the signal Dw for the subwindow which is from the in 2 shown SBW image signal output section 24 or the in 3 shown SBW signal output circuit 34 is output, and therefore the processing of reading out the signal Dw for the subwindow is based on this step.
Im
Schritt S205 wird eine vorab bestimmte Bildverarbeitung durchgeführt oder
eine Erkennungsverarbeitung wird auf der Grundlage des Unterfenstersignals
Dw durchgeführt,
das im Schritt S203 gelesen wird. Wenn die Bildverarbeitung/Erkennungsverarbeitung
auf der Grundlage des Schritts S205 beendet ist, wird diese Unterfensterverarbeitung
beendet, und die Verarbeitung geht zu der in 9 gezeigten Verarbeitung
des Schritts S103.In step S205, predetermined image processing is performed or recognition processing is performed on the basis of the sub-window signal Dw read in step S203. When the image processing / recognition processing based on the step S205 is finished, this subwindow processing is ended, and the processing goes to the in 9 shown processing of step S103.
Im
Schritt S103 der 9 wird eine Verarbeitung zur
Berechnung eines Bewegungsvektors durchgeführt. Diese Verarbeitung erfasst
einen Bewegungsvektor, und auf der Grundlage dieses Ergebnisses
wird eine Beurteilung durchgeführt,
ob es irgendein zu verfolgendes Zielobjekt gibt, d.h., eine Beurteilungsverarbeitung
für die
Ausführung
oder Nichtausführung
der Verfolgung wird in dem nächsten
Schritt S105 durchgeführt.In step S103 of 9 a processing for calculating a motion vector is performed. This processing detects a motion vector, and based on this result, a judgment is made as to whether there is any target object to be tracked, that is, a judgment processing for execution or non-execution of the tracking is performed in the next step S105.
Wenn
im Schritt S105 ein zu verfolgendes Zielobjekt bestätigt wird
(S105: Ausführung),
geht die Verarbeitung zum Schritt S101, um wieder die Unterfensterverarbeitung
durchzuführen.
Das heißt,
die Verarbeitung geht zu der Verarbeitung, welche der Verarbeitungsgeschwindigkeit
Priorität über die
Auflösung
einräumt.
In diesem Fall wird ein Zustand (R22) festgelegt, in welchem die
in 8 gezeigte Unterfensterverarbeitung wiederholt
wird.When a target object to be tracked is confirmed in step S105 (S105: execution), the processing proceeds to step S101 to perform sub-window processing again. That is, the processing goes to the processing which gives the processing speed priority over the resolution. In this case, a state (R22) is set in which the in 8th subwindow processing shown is repeated.
Wenn
im Schritt S105 kein zu verfolgendes Zielobjekt bestätigt wird
(S105: keine Durchführung), geht
die Verarbeitung zu dem nachfolgenden Schritt S107 weiter, um die
Verarbeitung der Beurteilung durchzuführen, ob die Auflösung ausreichend
ist oder nicht, d.h. zu einer Verarbeitung der Auflösungsbeurteilung.If
in step S105, no target object to be tracked is confirmed
(S105: no execution), goes
the processing proceeds to the subsequent step S107 to execute the
Processing the assessment to make sure the resolution is sufficient
is or is not, i. to a processing of the resolution judgment.
Wenn
im Schritt S107 beurteilt wird, dass die Auflösung ausreicht (S107: ausreichend),
geht die Verarbeitung zum Schritt S115, um die Verarbeitung zur
Ausgabe des Unterfenstersignals Dw durchzuführen, das bis jetzt gelesen
wurde. In diesem Fall (R26) geht der Zustand wie in 8 gezeigt
zu der Ausgabeverarbeitung über.If it is judged in step S107 that the resolution is sufficient (S107: sufficient), the processing proceeds to step S115 to perform the processing for outputting the sub-window signal Dw that has been read until now. In this case (R26) the condition goes as in 8th shown to the output processing via.
Wenn
es andererseits im Schritt S107 beurteilt wird, dass die Auflösung nicht
ausreicht (S107: nicht ausreichend), wird ein notwendiger Unterblock bestimmt
und ein Parameter festgelegt, und dann geht die Verarbeitung auf
der Grundlage des Schritts S109 zu der Unterblockverarbeitung weiter.
In diesem Fall (R23) geht der Zustand wie in 8 gezeigt zu
der Unterblockverarbeitung über.On the other hand, when it is judged in step S107 that the resolution is insufficient (S107: insufficient), a necessary sub-block is determined and a parameter is set, and then processing proceeds to sub-block processing based on step S109. In this case (R23) the condition goes as in 8th shown to the subblock processing via.
Wenn
im Schritt S109 die Unterblockverarbeitung aufgerufen wird, wird
im in 11 gezeigten Schritt S301 die
Verarbeitung zur Festlegung des Unterblockbereichs durchgeführt. Diese
Verarbeitung ist dazu da, die Größe und ähnliche
Merkmale des Unterblocks festzulegen, die im Schritt S107 als ein
Parameter an die in 2 und 3 gezeigte
Hardware geliefert wird. In den 6 und 7 ist
die Unterblockgröße auf 3
Zeilen × 3
Spalten festgelegt.If subblock processing is called in step S109, the in 11 Step S301 processing is performed to set the sub block area. This processing is for specifying the size and similar features of the sub-block that is used as a parameter in step S107 to the in 2 and 3 shown hardware is delivered. In the 6 and 7 the subblock size is set to 3 rows x 3 columns.
In
dem nachfolgenden Schritt S303 wird eine Leseverarbeitung eines
Unterblockausgabesignals durchgeführt. Das bildgebende Signal
Dp in dem Unterblockbereich, das von der Pixelsignalausgabeschaltung 31 ausgegeben
wird, die in 1 gezeigt ist, wird in den betreffenden
Mikrocomputer eingelesen, und daher liest dieser Schritt dieses
Signal.In the subsequent step S303, a read processing of a sub-block output signal is performed. The imaging signal Dp in the subblock area received from the pixel signal output circuit 31 is spent in 1 shown is read into the microcomputer concerned, and therefore this step reads this signal.
Im
Schritt S305 wird eine vorab bestimmte Bildverarbeitung oder eine
Erkennungsverarbeitung auf der Grundlage des bildgebenden Signals
Dp ausgeführt,
das im Schritt S303 gelesen wird. Wenn die Bildverarbeitung/Erkennungsverarbeitung
auf der Grundlage des Schritts S303 beendet ist, wird diese Unterblockverarbeitung
beendet, und so geht die Verarbeitung zum in 9 gezeigten
Schritt S111.In step S305, predetermined image processing or recognition processing based on the image signal Dp is performed, which is read in step S303. When the image processing / recognition processing based on the step S303 is completed, this sub-block processing is ended, and thus the processing goes to 9 shown step S111.
Im
Schritt S111, der in 9 gezeigt ist, wird die Kalkulationsverarbeitung
des Bewegungsvektors durchgeführt.
Diese Verarbeitung erfasst wie in dem Fall des vorstehend beschriebenen
Schritts S103 einen Bewegungsvektor, und auf der Grundlage dieses Ergebnisses
wird eine Beurteilung durchgeführt,
ob es ein zu verfolgendes Zielobjekt gibt, d.h., in dem nächsten Schritt
S113 wird eine Verarbeitung durchgeführt, um zu beurteilen, ob das
Verfolgen durchzuführen
ist oder nicht.In step S111, which is in 9 is shown, the calculation processing of the motion vector is performed. This processing detects a motion vector as in the case of the above-described step S103, and based on this result, a judgment is made as to whether there is a target object to be tracked, that is, in the next step S113, processing is performed to judge whether the tracking is to be performed or not.
Wenn
ein zu verfolgendes Zielobjekt im Schritt S113 bestätigt wird
(S113: Ausführung),
geht die Verarbeitung zum Schritt S109, um erneut die Unterblockverarbeitung
durchzuführen.
In diesem Fall (R25) wird der Zustand der Wiederholung der Unterblockverarbeitung
wie in 8 gezeigt festgelegt.If a target object to be tracked is confirmed in step S113 (S113: execution), the processing proceeds to step S109 to perform the subblock processing again. In this case (R25), the state of repeating the subblock processing as in 8th shown set.
Wenn
andererseits kein zu verfolgendes Zielobjekt im Schritt S111 bestätigt wird
(S113: keine Ausführung),
geht die Verarbeitung zu dem nachfol genden Schritt S115, um die
Verarbeitung der Ausgabe des bildgebenden Elements Dp in dem Unterblockbereich
durchzuführen,
der zuvor gelesen wurde. In diesem Fall geht der Zustand wie in 8 gezeigt
zu der Ausgabeverarbeitung über.
Dann wird die Serie der Steuerverarbeitung für die Bildsignalausgabe beendet.On the other hand, if no target object to be tracked is confirmed in step S111 (S113: no execution), the processing goes to the following step S115 to perform the processing of the output of the imaging element Dp in the sub-block area previously read. In this case, the condition goes as in 8th shown to the output processing via. Then, the series of image signal output control processing is ended.
Durch
Durchführen
der Steuerverarbeitung für
die Bildsignalausgabe wie vorstehend beschrieben kann die Belastung
des Mikrocomputers durch die Bildverarbeitung verringert werden.
Wenn beispielsweise das bildgebende Fotoarray 21, das 9
Zeilen × 9
Spalten aufweist, im Unterfenster von 3 Zeilen × 3 Spalten wie in 12A gezeigt unterteilt ist, wird eine auftretende
Last, wenn das Unterfester von "J" verarbeitet wird,
auf der Grundlage des in 12B gezeigten
Ablaufplans betrachtet.By performing the image signal output control processing as described above, the load on the microcomputer can be reduced by the image processing. For example, if the imaging photo array 21 having 9 rows × 9 columns in the sub window of 3 rows × 3 columns as in FIG 12A is divided, an occurring load when the underfetter of "J" is processed based on the in 12B considered flowchart.
Zunächst werden
in der Verarbeitung zum Auslesen der Unterfensterausgabe des Schritts
S510 die von den neun Unterfenstern von 3 Zeilen × 3 Spalten
ausgegebenen Unterfenstersignale Dw gelesen (Signalanzahl: neun).
In der Pixelsignalverarbeitung des Schritts S503 werden die neun
Unterfenstersignale Dw, die im Schritt S501 ausgelesen wurden, verarbeitet
(Signalverarbeitungsanzahl: neun). In der Merkmalsextraktions-/Bilderkennungsverarbeitung
auf der Grundlage des Schritts S505 werden die neun Unterfenstersignale
Dw in ähnlicher
Weise verarbeitet (Zielsignalanzahl: neun). Wenn in der Beurteilungsverarbeitung
für die
Nützlichkeit
oder Nichtnützlichkeit
der Information des Schritts S507 beurteilt wird, dass die Information
nicht nützlich
ist (S507: nicht nützlich)
wird die Ausgabeverarbeitung im Schritt S515 durchgeführt. D.h.,
in diesem Fall ist die Verarbeitung die kürzeste Verarbeitung, und die
gesamte Anzahl an Signalverarbeitungsschritten ist gleich 9(S501)
+ 9(S503) + 9(S505) = 27.First, be
in the process of reading out the subwindow output of the step
S510 those of the nine subwindows of 3 rows × 3 columns
output sub-window signals Dw read (number of signals: nine).
In the pixel signal processing of step S503, the nine
Sub-window signals Dw read out in step S501 are processed
(Signal processing number: nine). In feature extraction / image recognition processing
based on the step S505, the nine sub-window signals
Dw in similar
Processed way (target signal count: nine). If in the appraisal processing
for the
usefulness
or non-usefulness
the information of the step S507 is judged that the information
not useful
is (S507: not useful)
the output processing is performed in step S515. that is,
in this case, the processing is the shortest processing, and the
total number of signal processing steps equals 9 (S501)
+ 9 (S503) + 9 (S505) = 27.
Wenn
in der Verarbeitung zur Beurteilung der Nützlichkeit oder Nichtnützlichkeit
der Information des Schritts S507 "Nützlichkeit" beurteilt wird (S507: nützlich),
wird die Leseverarbeitung für
die Ausgabe des Unterblocks in dem nachfolgenden Schritt S509 durchgeführt. Der
Unterblock wird auf 3 Zeilen × 3 Spalten
festgelegt, und daher werden die bildgebenden Signale Dp, die von
neun Einheitspixeln ausgegeben werden, ausgelesen (Signalanzahl:
neun). In der Pixelsignalverarbeitung des Schritts S511 werden die neun
bildgebenden Signale Dp, die im Schritt S509 ausgelesen wurden,
verarbeitet (Signalverarbeitungsanzahl: neun). In der Merkmalsextraktions-/Bilderkennungsverarbeitung
des Schritts S513 werden die neun bildgebenden Signale Dp in gleicher Weise
verarbeitet (Zielsignalanzahl: neun). Dann wird die Ausgabeverarbeitung
im Schritt S515 durchgeführt.
D.h., in diesem Fall ist die Verarbeitung die längste Verarbeitung, und die
gesamte Signalverarbeitungsanzahl ist gleich 9(S501) + 9(S503) + 9(S505)
+ 9(S509) + 9(S511) + 9(S513) = 54.If
in processing for the evaluation of usefulness or non-usefulness
the information of the step S507 "utility" is judged (S507: useful),
will read processing for
the output of the sub-block is performed in the subsequent step S509. Of the
Subblock is on 3 rows × 3 columns
and therefore, the imaging signals Dp generated by
nine unit pixels are output, read out (number of signals:
nine). In the pixel signal processing of step S511, the nine
imaging signals Dp read out in step S509,
processed (signal processing number: nine). In feature extraction / image recognition processing
of step S513, the nine imaging signals Dp become the same
processed (target signal count: nine). Then the output processing becomes
performed in step S515.
That is, in this case, the processing is the longest processing, and the
total signal processing number is 9 (S501) + 9 (S503) + 9 (S505)
+ 9 (S509) + 9 (S511) + 9 (S513) = 54.
Andererseits
wird diese aufzunehmende Last, wenn die bildgebenden Signale Dp
von 81 Einheitspixeln direkt verarbeitet werden, ohne das bildgebende
Fotoarray 21 aus 9 Zeilen × 9 Spalten in Unterfenster
aufzuteilen, auf der Grundlage des in 13B gezeigten
Ablaufplans betrachtet.On the other hand, when the imaging signals Dp of 81 unit pixels are directly processed, this load to be picked up becomes without the imaging photo array 21 from 9 rows × 9 columns into subwindows, based on the in 13B considered flowchart.
Zunächst werden
in der Leseverarbeitung zur Ausgabe des Schritts S601 die bildgebenden
Signale Dp, die von 81 Pixeleinheiten auf 9 Zeilen × 9 Spalten
ausgegeben werden, ausgelesen (Signalanzahl: 81). In der Pixelsignalverarbeitung
auf der Grundlage des Schritts S603 werden die 81 bildgebenden Signale
Dp, die im Schritt S101 ausgelesen werden, verarbeitet (Signalverarbeitungsanzahl:
81). In der Merkmalsextraktion-/Bilderkennungsverarbeitung des Schritts
S605 werden die 81 bildgebenden Signale Dp in gleicher Weise verarbeitet
(Zielsignalanzahl: 81). Dann wird in Schritt S115 die Ausgabeverarbeitung
durchgeführt.
Die gesamte Signalverarbeitungsanzahl ist gleich 81(S601) + 81(S603)
+ 81(S605) = 243.First, be
in the reading processing for outputting the step S601, the imaging
Signals Dp ranging from 81 pixel units to 9 rows × 9 columns
output (number of signals: 81). In the pixel signal processing
based on step S603, the 81 imaging signals become
Dp read out in step S101 processes (signal processing number:
81). In the feature extraction / image recognition processing of the step
S605, the 81 imaging signals Dp are processed in the same manner
(Target signal count: 81). Then, in step S115, the output processing
carried out.
The total signal processing number is 81 (S601) + 81 (S603)
+ 81 (S605) = 243.
In
dem Fall des bildgebenden Fotoarrays von 9 Zeilen × 9 Spalten
wie vorstehend beschrieben ist die Signalverarbeitungsanzahl gleich
minimal 27 und maximal 54, wenn die Unterfensterverarbeitung und die
Unterblockverarbeitung durchgeführt
werden. Andererseits ist die Signalverarbeitungsanzahl gleich 243,
wenn diese Verarbeitungen nicht durchgeführt wird. In Übereinstimmung
damit kann die Belastung durch die Bildverarbeitung, die der Mikrocomputer
zu tragen hat, deutlich verringert werden (in dem vorstehenden Fall
können
ungefähr
80% verringert werden) indem die Steuerverarbeitung für die Bildsignalausgabe
wie vorstehend beschrieben durchgeführt wird.In the case of the imaging photo array of 9 rows × 9 columns as described above the signal processing number is equal to at least 27 and at most 54 when the sub-window processing and the sub-block processing are performed. On the other hand, the signal processing number is 243 if these processes are not performed. In accordance therewith, the burden of the image processing to be borne by the microcomputer can be significantly reduced (in the above case, about 80% can be reduced) by performing the image signal output control processing as described above.
Weiterhin
wird in Übereinstimmung
mit dieser Ausführungsform
ein Unterfenster W11 bis WNM aufgebaut, indem neun Pixeleinheiten 22 (Pa,
Pd, Pc, Pd, Pe, Pf, Pg, Ph, Pi) in der Matrixform von 3 Zeilen × 3 Spalten
angeordnet werden; die vorliegende Erfindung ist jedoch nicht auf
diese Ausführungsform beschränkt. Beispielsweise
kann jedes Unterfenster W11 bis WNM aufgebaut sein, indem die Pixeleinheiten
in einer quadratischen Matrix von 6 Zeilen × 6 Spalten, 9 Zeilen × 9 Spalten,
12 Zeilen × 12
Spalten oder in ähnlicher
Weise oder in einer nicht quadratischen Matrix wie 6 Zeilen × 9 Spalten
oder 6 Zeilen × 12
Spalten angeordnet sind.Furthermore, in accordance with this embodiment, a sub window W11 to WNM is constructed by adding nine pixel units 22 (Pa, Pd, Pc, Pd, Pe, Pf, Pg, Ph, Pi) are arranged in the matrix form of 3 rows x 3 columns; however, the present invention is not limited to this embodiment. For example, each subwindow W11 to WNM may be constructed by dividing the pixel units into a square matrix of 6 rows x 6 columns, 9 rows x 9 columns, 12 rows x 12 columns, or similarly or in a non-square matrix such as 6 rows x 9 Columns or 6 rows × 12 columns are arranged.
Weiterhin
ist in der vorstehend beschriebenen Ausführungsform jede Logikschaltung
durch positive Logik aufgebaut, dieselbe Aktion und dieselbe Wirkung
wie vorstehend beschrieben kann jedoch durch Invertieren der Polaritäten der
MOS-Transistoren und der MOS-Schalter erhältlich sein, um jede Logikschaltung
durch negative Logik aufzubauen.Farther
In the embodiment described above, each logic circuit is
built by positive logic, the same action and the same effect
however, as described above, by inverting the polarities of the
MOS transistors and the MOS switch can be available to any logic circuit
build up by negative logic.
Zusammenfassend
leistet die Erfindung folgendes:
Eine bildabtastende Vorrichtung
(20, 20')
teilt eine Gruppe (21) von Bildabtastelementen in eine
Vielzahl von Bereichen (W11 bis WNM) und ein Bildsignal wird für jeden
Bereich ausgegeben. Die Vorrichtung weist eine Vielzahl von ladungsintegrierenden
Einheiten (23) auf, die jeweils für jeden aus der Vielzahl von
Bereichen vorgesehen sind, um Ladungen zu integrieren, die von mehreren
Bildabtastelementen ausgegeben werden und um die so integrierten
Ladungen als eine integrierte Ladung auszugeben, eine Auswahleinheit
(35, 36) für
integrierte Ladungen, um eine oder mehrere integrierte Ladungen
aus den vielen integrierten Ladungen auszuwählen und die so ausgewählten integrierten
Ladungen auszugeben, eine Ladungssammeleinheit (24, EC)
zum Sammeln und Kombinieren einer oder mehrerer integrierter Ladungen,
die von der Auswahleinheit für
integrierte Ladungen ausgegeben werden, als eine Kompositladung;
und eine Einheit zur Ausgabe eines Bildsignals (24, ADC)
zur Umwandlung der Kompositladung, die in der Ladungssammeleinheit
(24, EC) gesammelt wurden, in ein Bildsignal und zum Ausgeben
des Bildsignals.In summary, the invention provides the following:
An image scanning device ( 20 . 20 ' ) shares a group ( 21 ) of image pickup elements in a plurality of areas (W11 to WNM) and an image signal is output for each area. The device comprises a plurality of charge-integrating units ( 23 ) provided respectively for each of the plurality of areas to integrate charges output from a plurality of image pickup elements and to output the thus integrated charges as an integrated charge, a selection unit (12); 35 . 36 ) for integrated charges to select one or more integrated charges from the many integrated charges and to output the thus selected integrated charges, a charge collection unit ( 24 , EC) for collecting and combining one or more integrated charges output from the integrated charge selecting unit as a composite charge; and a unit for outputting an image signal ( 24 , ADC) for converting the composite charge contained in the charge collection unit ( 24 , EC) into an image signal and outputting the image signal.