DE102006006700B9 - Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same - Google Patents

Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same Download PDF

Info

Publication number
DE102006006700B9
DE102006006700B9 DE102006006700A DE102006006700A DE102006006700B9 DE 102006006700 B9 DE102006006700 B9 DE 102006006700B9 DE 102006006700 A DE102006006700 A DE 102006006700A DE 102006006700 A DE102006006700 A DE 102006006700A DE 102006006700 B9 DE102006006700 B9 DE 102006006700B9
Authority
DE
Germany
Prior art keywords
charge carrier
semiconductor
zones
carrier recombination
recombination zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006006700A
Other languages
German (de)
Other versions
DE102006006700A1 (en
DE102006006700B4 (en
Inventor
Anton Dr.-Ing. Mauder
Hans-Joachim Dr. Schulze
Markus Dr. Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006006700A priority Critical patent/DE102006006700B9/en
Publication of DE102006006700A1 publication Critical patent/DE102006006700A1/en
Publication of DE102006006700B4 publication Critical patent/DE102006006700B4/en
Application granted granted Critical
Publication of DE102006006700B9 publication Critical patent/DE102006006700B9/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement, mit Ladungsträgerrekombinationszonen (1), wobei die Ladungsträgerrekombinationszonen (1) in einem Halbleiterkörper (2) vergraben und in der Nachbarschaft von Raumladungszonen (3) und/oder von Übergangsbereichen (4) von hochdotierten zu schwachdotierten Bereichen (5, 6) angeordnet sind, und wobei die Ladungsträgerrekombinationszonen (1) eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei Halbleiterprozesstemperaturen beständig sind, wobei die Ladungsträgerrekombinationszonen (1) zu Hohlräumen (7) agglomerierte Gitterleerstellencluster aufweisen.Semiconductor device, in particular power semiconductor component, with charge carrier recombination zones (1), wherein the charge carrier recombination zones (1) in a semiconductor body (2) buried and in the vicinity of space charge zones (3) and / or transition areas (4) from highly doped to weakly doped regions (5, 6) and wherein the charge carrier recombination zones (1) have such a high temperature resistance that they Semiconductor processing temperatures are stable, wherein the charge carrier recombination zones (1) to cavities (7) have agglomerated lattice vacancy clusters.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen. Derartige Ladungsträgerrekombinationszonen verkürzen in ihrer Umgebung die Ladungsträgerlebensdauer und somit die Konzentration von Überschuss-Ladungsträgern, so dass ein schnelleres Umschalten des Halbleiterbauelements von einem Betriebszustand in einen anderen Betriebszustand möglich wird. Außerdem kann eine derartige Ladungsträgerrekombinationszone das Einschalten von parasitären Transistorstrukturen, was sonst zur Zerstörung des Halbleiterbauelements führen könnte, verhindern. Schließlich können durch derartige Ladungsträgerrekombinationszonen Potentialtrennungen von Halbleiterbauelementen auf einem Halbleiterchip mit integrierten Schaltungen erreicht werden.The The invention relates to a semiconductor component, in particular a power semiconductor component with charge carrier recombination zones. Such charge carrier recombination zones shorten in their environment the charge carrier lifetime and thus the concentration of excess charge carriers, so that a faster switching of the semiconductor device of a Operating state in another operating state is possible. Furthermore such a charge carrier recombination zone the switching on of parasitic transistor structures, what else to destruction lead of the semiconductor device could, prevent. After all can by such charge carrier recombination zones Potential separations of semiconductor devices on a semiconductor chip can be achieved with integrated circuits.

Anstelle einer Ladungsträgerrekombinationszone kann auch ein elektrisch leitfähiger Bereich in den Halbleiterkörper in einer kritischen Zone eingebracht werden, dessen Leitfähigkeit größer ist, als die Leitfähigkeit des umgebenden Halbleitermaterials, wie es aus der Druckschrift DE 44 35 458 A1 bekannt ist. Dieser leitfähige Bereich kann eine Zone höherer Dotierung oder eine Zone mit Metallsiliziden oder eine hochdotierte Polysiliziumzone aufweisen. Ein derartiger leitfähiger Bereich kann die Ladungsträgerlebensdauer bis auf Null herabsetzen und stellt in seiner Wirkung eine Ladungsträgerrekombinationszone bereit.Instead of a charge carrier recombination zone, an electrically conductive region can also be introduced into the semiconductor body in a critical zone whose conductivity is greater than the conductivity of the surrounding semiconductor material, as is known from the document DE 44 35 458 A1 is known. This conductive region may comprise a zone of higher doping or a zone with metal silicides or a highly doped polysilicon zone. Such a conductive region can reduce the carrier lifetime to zero and in effect provide a charge carrier recombination zone.

Für Ladungsträgerrekombinationszonen werden vorzugsweise Gold und/oder Platin in einen Halbleiterkörper implantiert und ausheilt, was mit dem Nachteil verbunden ist, dass nach derartigen Implantationsschritten Hochtemperaturprozesse, wie sie in der Halbleiterfertigung erforderlich sind, nicht mehr durchgeführt werden können, da sich die Gold- und/oder Platinatome im Halbleiterkörper durch Diffusion verteilen. Auch Zonen höherer Dotierung verbreiten sich durch Diffusion im Halbleiterkörper, so dass auch hier der Nachteil besteht, dass sie, wenn sie Halbleiterfertigungsprozessen ausgesetzt werden, ihre anfängliche Lokalisierung nicht beibehalten.For charge carrier recombination zones preferably gold and / or platinum implanted in a semiconductor body and heals, which is associated with the disadvantage that after such Implantation steps High-temperature processes, as used in semiconductor manufacturing are required, can no longer be carried out since the gold and / or platinum atoms in the semiconductor body through Distribute diffusion. Also propagate zones of higher doping by diffusion in the semiconductor body, so that here too Disadvantage is that they, when using semiconductor manufacturing processes be exposed to their initial Do not keep localization.

Die Ladungsträgerlebensdauer kann auch durch Bestrahlen des Halbleiterkörpers mit Elektronen herabgesetzt werden, wie es aus der Druckschrift von M. Schmitt et al. "A Comparison of Electron Proton and Helium Ion Irradiation for the Optimization of the CoolMOSTM Body Diode", Proc. ISPSD, Santa Fe, 2002, bekannt ist. Diese Bestrahlung hat jedoch den Nachteil, dass sie nicht selektiv bzw. lokal erfolgen kann, so dass nachteilig in dem gesamten Halbleiterkörper, in Abhängigkeit von der Strahlendosis, die Ladungsträgerlebensdauer herabgesetzt wird, zumal die Elektronenbestrahlung ein lateral und vertikal homogenes Profil an Bestrahlungsdefekten in dem Halbleiterkörper erzeugt, wobei die Bestrahlungsdefekte als homogen im Halbleiterkörper verteilte Ladungsträgerrekombinationszentren wirken.The charge carrier lifetime can also be reduced by irradiating the semiconductor body with electrons, as described in the document by M. Schmitt et al. "A Comparison of Electron Proton and Helium Ion Irradiation for the Optimization of the CoolMOS ™ Body Diode", Proc. ISPSD, Santa Fe, 2002, is known. However, this irradiation has the disadvantage that it can not be selective or local, so that the charge carrier lifetime is disadvantageously reduced in the entire semiconductor body as a function of the radiation dose, especially since the electron irradiation has a laterally and vertically homogeneous profile of irradiation defects in the semiconductor body produced, wherein the irradiation defects act as homogeneously distributed in the semiconductor body charge carrier recombination centers.

Um die Schaltgeschwindigkeit von Leistungshalbleiterbauelementen zu erhöhen, werden gemäß obiger Druckschrift in "Cool-MOS" oder "MOSFET"-Leistungshalbleiterbauelementen Heliumionen oder Wasserstoffionen implantiert. Derartige leichte Ionen können aufgrund der Bragg'schen Abbremszone in vorgegebener Tiefe selektiv in einem Halbleiterkörper implantiert wer den. Diese Ionenbestrahlung erzeugt ein zunächst monoton ansteigendes Profil von Defekten auf ihrem Weg durch den Halbleiterkörper und endet mit einem scharfen Maximum in der Bragg'schen Abbremszone am Ende der Ionenreichweite. Jedoch auch die dabei entstehenden Ladungsträgerrekombinationszonen sind bei Halbleiterprozesstemperaturen nicht temperaturstabil, da die Defekte bei den Halbleiterprozesstemperaturen in dem Halbleiterkörper ausheilen, so lange mit einer relativ geringen Bestrahlungsdosis gearbeitet wird. Deshalb werden derartige Bestrahlungen zur Herabsetzung der Ladungsträgerlebensdauer gegen Ende nach Fertigstellung der Halbleiterstrukturen eines Halbleiterwafers von der Rückseite und/oder von der strukturierten Oberseite des Halbleiterwafers aus durchgeführt, wenn im Prozess keine unzulässig hohen Temperaturen z. B. im Bereich oberhalb etwa 350°C bis 450°C mehr auftreten.Around the switching speed of power semiconductor devices to increase, be according to the above Reference in "Cool MOS" or "MOSFET" Power Semiconductor Devices Helium ions or hydrogen ions implanted. Such light Ions can due to the Bragg deceleration zone selectively implanted in predetermined depth in a semiconductor body become. This ion irradiation produces an initially monotonously increasing profile Defects on their way through the semiconductor body and ends with a sharp maximum in the Bragg's Deceleration zone at the end of the ion range. But also the resulting Ladungsträgerrekombinationszonen are not thermally stable at semiconductor processing temperatures since to heal the defects at the semiconductor process temperatures in the semiconductor body, as long as you work with a relatively low radiation dose. Therefore, such irradiation becomes a reduction of the carrier lifetime towards the end after completion of the semiconductor structures of a semiconductor wafer from the back and / or performed from the patterned top of the semiconductor wafer, when not inadmissible in the process high temperatures z. B. more occur in the range above about 350 ° C to 450 ° C.

Aus der WO 00/07245 A1 ist ein Leistungshalbleiterbauteil mit vergrabenen Sauerstoffausscheidungen als Rekombinationszentren bekannt. Die Verwendung von Argon zur Bildung von Ladungsträgerrekombinationszentren in Leistungshalbleiterbauteilen ist aus der EP 0 196 122 A1 bekannt.From the WO 00/07245 A1 For example, a power semiconductor device with buried oxygen precipitates is known as a recombination center. The use of argon to form charge carrier recombination centers in power semiconductor devices is known from US Pat EP 0 196 122 A1 known.

Aufgabe der Erfindung ist es, ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement, mit Ladungsträgerrekombinationszonen zu schaffen, wobei die Ladungsträgerrekombinationszonen in einem Halbleiterkörper vergraben sind, und dort unverändert lokalisiert bleiben, so dass die einmal erreichten elektrischen Eigenschaften der Halbleiterbauelementstrukturen zuverlässig nicht verändert werden.task The invention is a semiconductor device, in particular a Power semiconductor device to provide with carrier recombination zones, wherein the charge carrier recombination zones in a semiconductor body are buried, and there unchanged stay localized so that once reached electrical Properties of the semiconductor device structures reliably can not be changed.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Is solved this object with the subject of the independent claims. Advantageous developments The invention will become apparent from the dependent claims.

Erfindungsgemäß wird ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen geschaffen, wobei die Ladungsträgerrekombinationszonen in einem Halbleiterkörper vergraben in der Nachbarschaft von Raumladungszonen und/oder von Übergangsbereichen von hochdotierten zu schwachdotierten Bereichen angeordnet sind. Die Ladungsträgerrekombinationszonen weisen eine derart hohe Temperaturfestigkeit auf, dass sie bei Halbleiterprozesstemperaturen beständig sind.According to the invention, a semiconductor component, in particular a power semiconductor component with charge carrier recombination zones, is created, the charge carrier recombination zones being buried in a semiconductor body in the following manner be arranged barreich of space charge zones and / or transition areas of highly doped to weakly doped areas. The charge carrier recombination zones have such high temperature resistance that they are stable at semiconductor processing temperatures.

Die Ladungsträgerrekombinationszonen weisen Hohlräume aus agglomerierten Leerstellenclustern auf. Derartige Hohlräume können bei selektiver Bestrahlung mit leichten Ionen und hohen Dosen entstehen, wobei die Ränder derartiger Höhlräume eine Rekombination von Ladungsträgern beschleunigen, so dass die Ladungsträgerlebensdauer, die üblicherweise im Milli- und/oder Mikrosekundenbereich liegt, nun auf Bereiche von Nanosekunden für die Ladungsträgerlebensdauer verringert wird.The Charge carrier recombination zones cavities from agglomerated vacancy clusters. Such cavities can at selective irradiation with light ions and high doses, the edges such cave rooms one Recombination of charge carriers accelerate, so that the charge carrier life, usually in milli and / or Microsecond range, now to nanosecond ranges for carrier lifetime is reduced.

Derartige Halbleiterbauelemente bzw. Leistungshalbleiterbauelemente haben den Vorteil, dass das Einbringen der für die Ladungsträgerrekombinationszone erforderlichen Defekte in den Halbleiterkörper in einer vergrabenen Schicht in der Nachbarschaft von Raumladungszonen nicht am Ende des Fertigungsprozesses durchgeführt werden muss, sondern in einem Halbleiterfertigungsablauf an geeigneter, vorteilhafter Stelle einbebaut werden kann: Der weitere Vorteil besteht darin, dass derartige Halbleiterbauelemente bzw. Leistungsbauelemente ihre spezifischen und verbesserten Schaltungseigenschaften auch beibehalten, wenn sie extremen Temperaturbelastungen ausgesetzt werden.such Semiconductor devices or power semiconductor devices have the advantage that the introduction of the for the charge carrier recombination zone required defects in the semiconductor body in a buried layer in the neighborhood of space charge zones not at the end of the manufacturing process carried out but in a semiconductor manufacturing process at a suitable, Advantageous site can be built: The further advantage is that such semiconductor devices or power devices their maintain specific and improved circuit characteristics, when exposed to extreme temperature loads.

Dazu weisen die Ladungsträgerrekombinationszentren derart hohe Konzentrationen an Kristalldefekten und/oder Störstellen auf, dass das Kristallgitter des Halbleiterkörpers entartet ist, und eine Rekristallisation bzw. ein Ausheilen der Defekte bei den üblichen Halbleiterfertigungstemperaturen nicht mehr möglich ist.To have the charge carrier recombination centers such high concentrations of crystal defects and / or impurities on that the crystal lattice of the semiconductor body is degenerate, and a Recrystallization or a healing of the defects in the usual Semiconductor manufacturing temperatures is no longer possible.

Die Hohlräume bilden sich vorzugsweise durch hohe Dosen von mindestens 1016 cm–2 bei Protonenbestrahlung bzw. bei Wasserstoffionenbestrahlung in dem Bragg'schen Abbremsbereich, dem sogenannten "End of Range" der Bestrahlung, weil derart viele Leerstellen gebildet werden, dass sich diese bei einer anschließenden Temperung zu größeren Komplexen oder Clustern zusammenlagern und somit Hohlräume bewirken. Die vertikale Platzierung dieser Hohlräume wird durch die Wahl der Energie ES der Protonenbestrahlung festgelegt. Diese liegt im Bereich von 50 keV ≤ ES ≤ 200 keV, vorzugsweise im Bereich von 70 keV ≤ ES ≤ 120 keV. Die Temperung kann typischerweise bei Temperaturen T, die zwischen 700°C ≤ T ≤ 1100°C liegen, erfolgen.The cavities are preferably formed by high doses of at least 10 16 cm -2 at proton irradiation or at hydrogen ion irradiation in the Bragg deceleration region, the so-called "end of range" of the irradiation, because so many vacancies are formed that this at a subsequent annealing together to form larger complexes or clusters and thus cause cavities. The vertical placement of these cavities is determined by the choice of the energy E S of the proton irradiation. This is in the range of 50 keV ≦ E s ≦ 200 keV, preferably in the range of 70 keV ≦ E s ≦ 120 keV. The annealing may typically be carried out at temperatures T which are between 700 ° C ≤ T ≤ 1100 ° C.

In einem weiteren Aspekt der Erfindung weisen die Ladungsträgerrekombinationszonen Präzipitate von Argon-, Sauerstoff- und/oder Kohlenstoffatomen auf. Im Gegensatz zu Wasserstoffionen- und/oder Heliumionenbestrahlung wird durch die schwereren Atome von Argon, Sauerstoff und/oder Kohlenstoff kein Hohlraum erzeugt, sondern vielmehr werden Agglomerate, Konglomerate, Cluster und Präzipitate dieser Atome im Bragg'schen Abbremsbereich unter deutlicher Störung des Siliziumgitters gebildet, wobei die auftretenden Gitterdefekte bzw. Gitter verzerrungen die Ladungsträgerrekombination beschleunigen und damit die Ladungsträgerlebensdauer deutlich vermindern.In In another aspect of the invention, the charge carrier recombination zones precipitates of argon, oxygen and / or Carbon atoms on. Unlike hydrogen ion and / or Helium ion irradiation is caused by the heavier atoms of argon, Oxygen and / or carbon does not create a cavity, but rather become Agglomerates, conglomerates, clusters and precipitates of these atoms in the Bragg deceleration region under significant disturbance formed of the silicon lattice, wherein the occurring lattice defects or lattice distortions accelerate the charge carrier recombination and thus the charge carrier lifetime significantly reduce.

In einer bevorzugten Ausführungsform der Erfindung sind die Ladungsträgerrekombinationszonen auf einer Grenzschicht zwischen einem hochdotierten Substrat und einer schwachdotierten bis mitteldotierten Epitaxieschicht eines IGBTs oder eines MOS-Leistungsbauelements, insbesondere eines Kompensationsbauelements wie z. B. eines "CoolMOS"-Leistungshalbleiterbauelements angeordnet.In a preferred embodiment The invention relates to the charge carrier recombination zones on a boundary layer between a heavily doped substrate and a weakly doped to medium doped epitaxial layer of a IGBTs or a MOS power component, in particular a compensation component such as A "CoolMOS" power semiconductor device arranged.

Vorzugsweise werden die Ladungsträgerrekombinationszonen als vergrabene Schicht in derartigen Grenzbereichen insbesondere im Übergangsbereich zwischen einem Zellgebiet eines MOSFET-Leistungshalbleiterbauelements und einem Randgebiet eines derartigen Halbleiterbauelementes angeordnet. Damit ist der Vorteil verbunden, dass die statische und dynamische Sperrfähigkeit dieser Randzonen nicht durch Durchschalten des parasitären Transistors beeinträchtigt wird.Preferably become the charge carrier recombination zones as a buried layer in such boundary areas in particular in the transition area between a cell region of a power MOSFET device and a peripheral region arranged such a semiconductor device. This is the Advantage associated with the static and dynamic locking capability these marginal zones not by switching the parasitic transistor impaired becomes.

In einer weiteren bevorzugten Ausführungsform der Erfindung sind die vergrabenen Zonen als vergrabene Ladungsträgersenke in einem Temperatursensor unterhalb und/oder oberhalb der Raumladungszone des thermosensitiven pn-Übergangs angeordnet. Damit kann sowohl die Wärmeregulierung eines Temperatursensors, als auch die Nachweisempfindlichkeit des Temperatursensors deutlich verbessert werden.In a further preferred embodiment The invention relates to the buried zones as buried charge carrier sinks in a temperature sensor below and / or above the space charge zone of the thermosensitive pn junction arranged. Thus, both the thermal regulation of a temperature sensor, as well as the detection sensitivity of the temperature sensor clearly be improved.

Derartige Ladungsträgerrekombinationszonen in denen mindestens eine oder mehrere Maßnahmen, wie temperaturstabile Präzipitate, Kristalldefekte durch Implantation schwerer Ionen und/oder Kristalldefekte bis hin zur Bildung von Hohlräumen durch Implantation von leichten Ionen, werden im folgenden als Ladungsträgersenke bezeichnet.such Ladungsträgerrekombinationszonen in which at least one or more measures, such as temperature-stable precipitates Crystal defects by implantation of heavy ions and / or crystal defects through to the formation of cavities Implantation of light ions, hereinafter referred to as charge carrier sinks designated.

In einer weiteren bevorzugten Ausführungsform der Erfindung sind die Ladungsträgerrekombinationszonen als vergrabene Ladungsträgersenke in den Bodyzonen eines IGBTs oder eines MOS-Leistungsbauelements oberhalb der Raumladungszone des pn-Übergangs zwischen der Bodyzone und der Driftzone einer Driftstrecke angeordnet. Diese Ausführungsform und Anordnung einer vergrabenen Ladungsträgersenke als Ladungsträgerrekombinationszone dient der Vermeidung des sogenannten "Latch-up", sowie der Vermeidung des ungewollten Durchschaltens eines parasitären Transistors.In a further preferred embodiment of the invention, the charge carrier recombination zones are arranged as buried charge carrier sinks in the body zones of an IGBT or of a MOS power component above the space charge zone of the pn junction between the body zone and the drift zone of a drift path. This embodiment and arrangement of a buried charge carrier sink as charge carrier recombination zone serves to avoid the so-called "Latch-up", as well as avoiding the unwanted switching of a parasitic transistor.

Bei integrierten Bauelementstrukturen kann die vergrabene Ladungsträgersenke zur Vermeidung von Querströmen oder zur Realisierung von beidseitig sperrenden Bauelementen eingesetzt werden. Dazu wird vorzugsweise die Zone erhöhter Rekombination in eine neutrale Zone des Halbleiterbauelements, das heißt in einen Bereich außerhalb der Raumladungszone angeordnet, so dass die Ladungsträgerrekombinationszone bei Anlegen einer Sperrspannung in einseitig bzw. beidseitig sperrenden Bauelementen in beiden Polrichtungen nicht von der Raumladung erfasst wird. Dadurch werden in vorteilhafter Weise zu hohe Leckströme vermieden.at integrated component structures, the buried charge carrier sinks to avoid cross currents or used for the realization of double-sided blocking components become. For this purpose, preferably the zone of increased recombination in a neutral zone of the semiconductor device, that is in an area outside the space charge zone arranged so that the charge carrier recombination zone when applying a reverse voltage blocking in one or both sides Components in both Polrichtungen not detected by the space charge becomes. As a result, too high leakage currents are avoided in an advantageous manner.

Allerdings wird im Gegensatz zu den obigen Anwendungen die Ladungsträgerrekombinationszone als vergrabene Ladungsträgersenke zur Lokalisierung von Lawineneffekt-Durchbrüchen in unkritischen Bereichen eines Halbleiterkörpers angeordnet. In diesem Fall wird die Ladungsträgerrekombinationszone möglichst direkt in der Raumladungszone in jedoch unkritischen Bereichen angeordnet. Damit wird eine gezielte Durchbruch stelle erzeugt und über die vertikale Position dieser Durchbruchstelle wird dann der Durchbruch in dem unkritischen Bereich des Halbleiterbauelements ausgelöst.Indeed becomes the charge carrier recombination zone unlike the above applications as a buried charge carrier sink for the localization of avalanche effect breakthroughs in non-critical areas a semiconductor body arranged. In this case, the charge carrier recombination zone becomes as possible arranged directly in the space charge zone in non-critical areas. This creates a targeted breakthrough site and on the vertical position of this breakthrough then becomes the breakthrough triggered in the non-critical region of the semiconductor device.

Erfindungsgemäß weist ein Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen mit Ladungsträgerrekombinationszonen nachfolgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer aus einem Halbleiterkörper mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen hergestellt. Danach werden in den Halbleiterchippositionen Halbleiterbauelementstrukturen hergestellt. Schließlich werden selektiv vergrabene Ladungsträgerrekombinationszonen in den Halbleiterkörper in der Nachbarschaft von Raumladungszonen und/oder von Übergangsbereichen von hochdotierten zu schwachdotierten Bereichen eingebracht, wobei die Ladungsträgerrekombinationszonen eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei nachfolgenden Halbleiterprozesstemperaturen beständig sind. Dazu können einerseits hochtemperaturfeste Hohlräume und/oder hochtemperaturfeste Präzipitatbereiche in dem Halbleiterkörper erzeugt werden.According to the invention a method for producing a plurality of semiconductor devices, in particular Power semiconductor devices with charge carrier recombination zones subsequent steps on. First For example, a semiconductor wafer is made of a semiconductor body having a plurality in rows and columns of arranged semiconductor chip positions. After that become semiconductor device structures in the semiconductor chip positions produced. After all are selectively buried charge carrier recombination zones in the Semiconductor body in the vicinity of space charge zones and / or transition areas introduced from highly doped to weakly doped areas, wherein the charge carrier recombination zones have such a high temperature resistance that they in subsequent Semiconductor process temperatures are stable. On the one hand high temperature resistant cavities and / or high temperature precipitate areas in the semiconductor body be generated.

Dieses Verfahren hat den Vorteil, dass lokal stabile und selektiv angeordnete Ladungsträgerrekombinationszonen in dem Halbleiterkörper entstehen, die sich auch bei Prozesstemperaturen, wie sie in der Halbleiterfertigung üblich sind, nicht verändern, verschieben oder durch Diffusion auflösen, so dass ihre geplante Wirkungsweise in Bezug auf die Verminderung der Ladungsträgerlebensdauer in vorbestimmten Bereichen des Halbleiterbauelements voll funktionstüchtig bleibt. Somit hat dieses Verfahren den Vorteil, dass die Ausbildung derartiger Ladungsträgerrekombinationszonen in dem Fertigungsablauf zu beliebiger Zeit eingeplant werden kann.This Method has the advantage that locally stable and selectively arranged Ladungsträgerrekombinationszonen in the semiconductor body arise, which are also at process temperatures, as in the Semiconductor manufacturing usual are, do not change, move or dissolve by diffusion, so that their intended mode of action in terms of reduction the carrier lifetime remains fully functional in predetermined areas of the semiconductor device. Thus, this method has the advantage that the formation of such Ladungsträgerrekombinationszonen can be scheduled in the production process at any time.

In einem bevorzugten Durchführungsbeispiel des Verfahrens wird das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen in den Halbleiterkörper mittels Ionenimplantation von hohen Dosen von über 1 × 1016 cm–2 aus Wasserstoffionen unter Bildung von Clustern und/oder Agglomerationen von Gitterleerstellen in der Bragg'schen Abbremszone der Ionen zu vergrabenen Ladungsträgersenken in Bereichen benachbart zu Raumladungszonen der Halbleiterbauelementstrukturen durchgeführt. Derartige Ladungsträgersenken können, wie oben bereits erwähnt, für eine Vielzahl von Anwendungen für Halbleiterbauelementstrukturen eingesetzt werden.In a preferred embodiment of the method, the selective introduction of buried carrier recombination zones into the semiconductor body by ion implantation of high doses in excess of 1 x 10 16 cm -2 from hydrogen ions to form clusters and / or agglomerations of vacancies in the Bragg deceleration zone of the ions to be buried charge carrier sinks performed in areas adjacent to space charge zones of the semiconductor device structures. Such charge carrier sinks may, as mentioned above, be used for a variety of semiconductor device structure applications.

Weiterhin ist es vorgesehen, dass der Halbleiterwafer nach Einbringen der vergrabenen Ladungsträgerrekombinationszonen bei Temperaturen T von 700°C ≤ T ≤ 1100°C getempert wird. Durch diese hohe Ausheiltemperatur wird auch die Erzeugung von Rekombinationszentren im durchstrahlten Bereich vor der Bragg'schen Abbremszone, das heißt zwischen der Halbleiterwaferoberfläche und der Bragg'schen Abbremszone ausgeheilt. Somit werden unerwünscht hohe Leckströme vermieden, da bei dieser Ausheil- oder Tempertemperatur die typischen, bei der Protonenbestrahlung gebildeten Zentren und Defekte, wie z. B. Leerstellen/Sauerstoff-Komplexe, den Doppelleerstellen und/oder auch den Doppelleerstellen/Sauerstoffkomplex bereits vollständig ausgeheilt sind und nur die Ladungsträgersenke im Bereich der Bragg'schen Abbremszonen übrigbleiben. Diese sind dann jedoch thermisch äußerst stabil, und verändern ihre Lage und Platzierung nicht mehr, da eine Rekristallisation derartiger Ladungsträgersenken nicht mehr möglich ist.Farther it is provided that the semiconductor wafer after introduction of the buried charge carrier recombination zones at temperatures T of 700 ° C ≤ T ≤ 1100 ° C annealed becomes. Due to this high annealing temperature, the generation of Recombination centers in the irradiated area in front of the Bragg deceleration zone, that is between the semiconductor wafer surface and the Bragg's Braking zone healed. Thus, undesirably high leakage currents are avoided because at this annealing or tempering temperature the typical, at the proton irradiation centers and defects formed such. B. Vacancies / oxygen complexes, the double-generation and / or also the double-fold / oxygen complex already completely healed are and only the charge carrier sink in the area of Bragg's Abbremszonen remain. However, these are then extremely thermally stable, and change their Location and placement no longer, since a recrystallization of such charge carriers sink not possible anymore is.

Vorzugsweise wird zum selektiven Einbringen von vergrabenen Ladungsträgerrekombinationszonen eine Maske aus einer struk turierten Metallschicht oder eine strukturierten Keramikschicht, oder einer strukturierten photolithographisch aufgebrachten Schicht auf der Oberseite oder auf der Rückseite des Halbleiterwafers aufgebracht, durch welche eine Ionenimplantation erfolgt. Dabei hängt die Art der Maskierung, ob eine Lack- oder Metall- oder Keramikmaske eingesetzt wird, von der angezielten Eindringtiefe der zu bildenden Hohlräume bzw. der zu bildenden Präzipitate ab.Preferably is used to selectively introduce buried carrier recombination zones a mask of a textured metal layer or a structured Ceramic layer, or a structured photolithographically applied Layer on the top or on the back of the semiconductor wafer applied, by which an ion implantation takes place. there depends on that Type of masking, whether a paint or metal or ceramic mask is used, from the targeted penetration of the forming cavities or the precipitates to be formed from.

Eine abgestufte Ladungsträgersenkenstruktur, das heißt in der Tiefe zueinander versetzte Ladungsträgersenken, sind dagegen möglich, ohne die obere Siliziumschicht zu zerstören. Eine Realisierung derartiger abgestufter und versetzter Hohlräume kann z. B. dadurch erfolgen, dass ein Teil der Scheibenoberfläche maskenfrei bleibt, und die restlichen Teile der Scheibe eine bedeckende Maske und eine Dicke sowie eine Materialdichte aufweisen, die ein Durchdringen der Protonen nur beschränkt ermöglicht. Ebenso kann eine Maske mit einer lateralen Dickenvariation verwendet werden. Damit können vergrabene Ladungsträgerrekombinationszonen vorzugsweise in einer abgestuften Ladungsträgersenkenstruktur zueinander in der Tiefe t versetzt angeordnet werden.By contrast, a graduated charge carrier sink structure, that is, charge carrier sinks offset in depth, are possible without destroying the upper silicon layer. A realization such graded and offset cavities can, for. Example, take place in that a part of the disc surface remains mask-free, and the remaining parts of the disc have a covering mask and a thickness and a material density that allows penetration of the protons only limited. Likewise, a mask with a lateral thickness variation can be used. In this way, buried charge carrier recombination zones can preferably be arranged offset in the depth t in a graduated charge carrier sink structure.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens erfolgt das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen in den Halbleiterkörper mittels Ionenimplantation von hohen Dosen von 1 × 1015 cm–2 bis 1 × 1016 cm–2 mit Argonionen, Kohlenstoffionen und/oder Sauerstoffionen unter Bildung von Clustern und/oder Agglomerationen in der Bragg'schen Abbremszone der Ionen in benachbarten Bereichen zu Raumladungszonen der Halbleiterbauelementstrukturen. Dieses Verfahren hat den Vorteil, dass keine Ladungsträgersenken entstehen, sondern diese Ladungsträgersenken durch Präzipitate aus Argon-, Kohlenstoff- und/oder Sauerstoffatomen aufgefüllt sind.In a further preferred implementation example of the method, the selective introduction of buried charge carrier recombination zones into the semiconductor body takes place by ion implantation of high doses of 1 × 10 15 cm -2 to 1 × 10 16 cm -2 with argon ions, carbon ions and / or oxygen ions to form clusters and / or agglomerations in the Bragg deceleration zone of the ions in adjacent regions to space charge zones of the semiconductor device structures. This method has the advantage that no charge carrier sinks arise, but these charge carrier sinks are filled by precipitates of argon, carbon and / or oxygen atoms.

Da es sich bei Argon, Kohlenstoff und Sauerstoff um deutlich größere Ionen handelt, als bei einer Protonenbestrahlung, können niedrigere Dosen als bei der Protonenbestrahlung eingesetzt werden, um dennoch deutliche Gitterdefekte in Form von Präzipitaten, Clustern und/oder Agglomerationen zu erreichen. Um die im Durchgangsbereich der Ionen entstandenen Defekte auszuheilen, ist es auch hier von Vorteil, mit einer Tempertemperatur T von 700°C ≤ T ≤ 1100°C zu arbeiten.There Argon, carbon and oxygen are much larger ions than when exposed to proton radiation, lower doses may be used Proton irradiation can be used to nonetheless significant Lattice defects in the form of precipitates, Clusters and / or agglomerations to achieve. To those in the passage area It is also an advantage here to heal defects that have arisen with a tempering temperature T of 700 ° C ≤ T ≤ 1100 ° C to work.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens werden beim Einbringen der vergrabenen Ladungsträgerrekombinationszonen Schwachstellen in den Halbleiterbauelementen eines Halbleiterwafers geschaffen, die in durchbruchsspannungsgefährdeten Halbleiterbauelementen in unkritischen Bereichen angeordnet werden. Dieses Erzeugen von Schwachstellen mittels Ladungsträgerrekombinationszonen direkt in Raumladungszonen platziert werden, wurde bereits oben diskutiert.In a further preferred embodiment of the method become weak points when introducing the buried charge carrier recombination zones created in the semiconductor devices of a semiconductor wafer, those in breakthrough voltage endangered Semiconductor devices are arranged in non-critical areas. This Generation of weak points by means of charge carrier recombination zones directly placed in space charge zones has already been discussed above.

Die Erfindung wird nun anhand der beigefügten Figur näher erläutert.The Invention will now be explained in more detail with reference to the accompanying figure.

Die Figur zeigt einen schematischen Querschnitt durch einen Abschnitt eines Zellengebietes eines Halbleiterbauelements.The Figure shows a schematic cross section through a section a cell region of a semiconductor device.

1 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Zellengebietes 11 eines Halbleiterbauelements mit einer Driftstrecke 14. Das Zellengebiet 11 ist in einen Halbleiterkörper 2 eingebracht, der aus einem hochdotierten Bereich 5 in Form eines Halbleitersubstrats 9 besteht, wobei auf der Rückseite 27 des Halbleitersubstrats 9 eine Drain elektrode D angeordnet ist. Auf dem hochdotieren Bereich 5 ist ein schwach- bis mitteldotierter Bereich 6 angeordnet, der aus einer Epitaxieschicht 10 gebildet ist, die auch inhomogen, insbesondere schichtartig inhomogen dotiert sein kann, und in die eine Grabenstruktur 15 mit einer Gatestruktur 16 eingebracht ist. Die Grabenstruktur 15 ist mit einer polykristallinen Gateelektrode G angefüllt, wobei zwischen Gateelektrode G und Bodyzone 13 auf den Grabenwänden 28 eine Gateoxidschicht 23 angeordnet ist. 1 shows a schematic cross section through a portion of a cell area 11 a semiconductor device with a drift path 14 , The cell area 11 is in a semiconductor body 2 brought in from a heavily doped area 5 in the form of a semiconductor substrate 9 exists, being on the back 27 of the semiconductor substrate 9 a drain electrode D is arranged. On the high potion area 5 is a weak to medium doped area 6 arranged, consisting of an epitaxial layer 10 is formed, which may also be inhomogeneous, in particular layered inhomogeneously doped, and in a trench structure 15 with a gate structure 16 is introduced. The trench structure 15 is filled with a polycrystalline gate electrode G, wherein between gate electrode G and body zone 13 on the moat walls 28 a gate oxide layer 23 is arranged.

An die Bodyzone 13 schließt sich eine Source-Zone 29 an, die über eine Sourceelektrode S kontaktiert wird und einen pn-Übergang 17 ausbildet, der bei Anlegen einer Sperrspannung zwischen der Sourceelektrode S und der Drainelektrode D eine Raumladungszone 3 ausbildet, wobei oberhalb der Raumladungszone 3 im neutralen Gebiet der Bodyzone 13 in einer Tiefe t eine Ladungsträgerrekombinationszone 1 in Form eines Hohlraumes 7 als vergrabene Struktur in dem Halbleiterkörper 2 eingebracht ist.To the bodyzone 13 closes a source zone 29 which is contacted via a source electrode S and a pn junction 17 forms, upon application of a reverse voltage between the source electrode S and the drain electrode D, a space charge zone 3 forms, with above the space charge zone 3 in the neutral area of the Bodyzone 13 at a depth t, a charge carrier recombination zone 1 in the form of a cavity 7 as a buried structure in the semiconductor body 2 is introduced.

Dieser Hohlraum 7 ist durch eine hochdosierte selektive Bestrahlung mittels Wasserstoffionen bzw. Protonen entstanden, die mindestens mit einer Dosis von 1016 cm–2 in den Halbleiterkörper 2 von der Oberseite 24 des Halbleiterkörper 2 aus eingebracht wurden. Dabei entstehen in der Bragg'schen Abbremszone Kristalldefekte, die sich bei einer Tempertemperatur T zwischen 700°C ≤ T ≤ 1100°C zu Leerstellenclustern bzw. Leerstellenagglomeraten in Form eines derartigen Hohlraums 7 vereinigen.This cavity 7 is formed by a high-dose selective irradiation by means of hydrogen ions or protons, at least with a dose of 10 16 cm -2 in the semiconductor body 2 from the top 24 of the semiconductor body 2 were introduced from. In the Bragg deceleration zone, crystal defects are formed which, at a tempering temperature T between 700 ° C.≤T≤1100 ° C., form vacancy clusters or vacancy agglomerates in the form of such a cavity 7 unite.

Die Grenzbereiche bzw. die Wände dieses Hohlraums 7 stellen Ladungsträgerrekombinationszentren 1 dar, welche die Ladungsträgerlebensdauer in ihrer Umgebung derart vermindern, dass ein Durchschalten des parasitären Transistors zwischen Sourcezone 29 und Driftstrecke 14 des Halbleiterbauelements verhindert wird. Werden anstelle der leichten Wasserstoffionen schwerere Ionen aus Sauerstoff, Kohlenstoff und/oder Argon für die Erzeugung einer Ladungsträgerrekombinationszone eingesetzt, so bilden sich anstelle des Hohlraums Präzipitate bzw. Cluster von Sauerstoff-, Kohlenstoff- und/oder Argonatomen. Auch diese Präzipitate stellen Ladungsträgerrekombinationszonen 1 dar.The border areas or the walls of this cavity 7 represent charge carrier recombination centers 1 which reduce the charge carrier lifetime in their environment such that switching the parasitic transistor between source zone 29 and drift path 14 of the semiconductor device is prevented. If, instead of the light hydrogen ions, heavier ions of oxygen, carbon and / or argon are used for the generation of a charge carrier recombination zone, precipitates or clusters of oxygen, carbon and / or argon atoms are formed instead of the cavity. These precipitates also represent charge carrier recombination zones 1 represents.

11
Ladungsträgerrekombinationszone bzw. LadungsträgersenkeLadungsträgerrekombinationszone or charge carrier sink
22
HalbleiterkörperSemiconductor body
33
RaumladungszoneSpace charge region
44
Übergangsbereich von hoher zu schwacher DotierungThe transition area from high to weak doping
55
hochdotierter Bereichhighly paid Area
66
schwach dotierter Bereichweak doped area
77
Hohlraum bzw. Ladungsträgersenkecavity or charge carrier sink
99
Substrat (hochdotiert)substratum (Highly doped)
1010
Epitaxieschicht (schwach- bis mitteldotiert)epitaxial layer (weak to medium doped)
1111
Zellengebietcell area
1313
BodyzoneBody zone
1414
Driftstreckedrift
1515
Grabenstrukturgrave structure
1616
Gatestrukturgate structure
1717
pn-Übergangpn junction
2323
Gateoxidschichtgate oxide layer
2424
Oberseite des Halbleiterkörperstop of the semiconductor body
2727
Rückseite des Halbleitersubstratsback of the semiconductor substrate
2828
Grabenwandgrave wall
tt
Tiefe der Ladungsträgerrekombinationszentrendepth the charge carrier recombination centers
GG
Gateelektrodegate electrode
DD
Drainelektrodedrain
SS
Sourceelektrodesource electrode

Claims (19)

Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement, mit Ladungsträgerrekombinationszonen (1), wobei die Ladungsträgerrekombinationszonen (1) in einem Halbleiterkörper (2) vergraben und in der Nachbarschaft von Raumladungszonen (3) und/oder von Übergangsbereichen (4) von hochdotierten zu schwachdotierten Bereichen (5, 6) angeordnet sind, und wobei die Ladungsträgerrekombinationszonen (1) eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei Halbleiterprozesstemperaturen beständig sind, wobei die Ladungsträgerrekombinationszonen (1) zu Hohlräumen (7) agglomerierte Gitterleerstellencluster aufweisen.Semiconductor component, in particular power semiconductor component, with charge carrier recombination zones ( 1 ), wherein the charge carrier recombination zones ( 1 ) in a semiconductor body ( 2 ) and in the vicinity of space charge zones ( 3 ) and / or transition areas ( 4 ) from highly doped to weakly doped regions ( 5 . 6 ) and the charge carrier recombination zones ( 1 ) have such a high temperature resistance that they are stable at semiconductor processing temperatures, wherein the charge carrier recombination zones ( 1 ) to cavities ( 7 ) have agglomerated lattice vacancy clusters. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) Präzipitate von Argon-, Sauerstoff- und/oder Kohlenstoffatomen aufweisen.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) Have precipitates of argon, oxygen and / or carbon atoms. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) auf einer Grenzschicht zwischen einem hochdotierten Substrat (9) und einer schwachdotierten bis mitteldotierten Epitaxieschicht (11) eines IGBTs oder eines MOS-Leistungsbaulements, insbesondere eines Kompensationsbauelements angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) on a boundary layer between a heavily doped substrate ( 9 ) and a weakly doped to middle-doped epitaxial layer ( 11 ) of an IGBT or a MOS Leistungsbaulements, in particular a Kompensationsbauelements are arranged. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als vergrabene Schicht in einem Grenzbereich zwischen einem hochdotierten Substrat (9) und einer schwachdotierten bis mitteldotierten Epitaxieschicht (10) im Übergangsbereich zwischen einem Zellgebiet (11) und einem Randgebiet (12) eines IGBTs oder eines MOS-Leistungsbaulements, insbesondere eines Kompensationsbauelements angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) as a buried layer in a boundary region between a heavily doped substrate ( 9 ) and a weakly doped to middle-doped epitaxial layer ( 10 ) in the transition region between a cell area ( 11 ) and a peripheral area ( 12 ) of an IGBT or a MOS Leistungsbaulements, in particular a Kompensationsbauelements are arranged. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als vergrabener Hohlraum (7) in einem Temperatursensor unterhalb und/oder oberhalb der Raumladungszone des thermosensitiven pn-Übergangs angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) as a buried cavity ( 7 ) are arranged in a temperature sensor below and / or above the space charge zone of the thermosensitive pn junction. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in den Bodyzonen (13) eines IGBTs oder eines MOS-Leistungsbauelements oberhalb der Raumladungszone (3) des pn-Übergangs zu Driftzonen einer Driftstrecke (14) angeordnet sind.Semiconductor component according to Claim 1 or 2, characterized in that the charge carrier recombination zones ( 1 ) as charge carrier sink in the body zones ( 13 ) of an IGBT or of a MOS power component above the space charge zone ( 3 ) of the pn junction to drift zones of a drift path ( 14 ) are arranged. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in "latch-up" gefährdeten Bereichen eines IGBTs oder eines MOS-Leistungsbauelements angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) are arranged as charge carrier sinks in "latch-up" hazardous areas of an IGBT or a MOS power device. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in Bodyzonen (13) eines IGBTs oder eines MOS-Leistungsbauelements mit einer in einer Grabenstruktur (15) angeordneten Gatestruktur (16) oberhalb der Raumladungszone (3) des pn-Übergangs von Bodyzonen (13) zu Driftzonen einer Driftstrecke (14) angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) as charge carrier sink in body zones ( 13 ) of an IGBT or a MOS power device having a trench structure ( 15 ) arranged gate structure ( 16 ) above the space charge zone ( 3 ) of the pn-junction of body zones ( 13 ) to drift zones of a drift path ( 14 ) are arranged. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in unkritischen Bereichen eines Halbleiterkörpers (2) zur Lokalisierung von Lawineneffekt-Durchbrüchen angeordnet sind.Semiconductor component according to Claim 1 or 2, characterized in that the charge carrier recombination zones ( 1 ) as charge carrier sink in uncritical regions of a semiconductor body ( 2 ) are arranged for the localization of avalanche effect breakthroughs. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in integrierten Schaltungen an querstromgefährdeten Positionen angeordnet sind.Semiconductor component according to Claim 1 or 2, characterized in that the charge carrier recombination zones ( 1 ) are arranged as charge sinks in integrated circuits at cross-current endangered positions. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen, mit Ladungsträgerrekombinationszonen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers aus einem Halbleiterkörper (2) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen; – Herstellen von Halbleiterbauelementstrukturen in den Halbleiterchippositionen; – selektives Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) in der Nachbarschaft von Raumladungszonen (3) und/oder von Übergangsbereichen (4) von hochdotierten zu schwachdotierten Bereichen (5, 6), wobei die Ladungsträgerrekombinationszonen (1) eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei nachfolgenden Halbleiterprozesstemperaturen beständig sind, wobei das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) mittels Ionenimplantation hoher Dosen von 1 × 1015 cm–2 bis 1 × 1016 cm–2 aus Argonionen, Kohlenstoffionen und/oder Sauerstoffionen unter Bildung von Clustern und/oder Agglomerationen in der Bragg'schen Abbremszone der Ionen in benachbarten Bereichen zu Raumladungszonen (3) der Halbleiterbauelementstrukturen erfolgt.Method for producing a plurality of semiconductor components, in particular power semiconductor components, with charge carrier combination nation zones ( 1 ), the method comprising the following method steps: - producing a semiconductor wafer from a semiconductor body ( 2 ) having a plurality of semiconductor chip positions arranged in rows and columns; Fabricating semiconductor device structures in the semiconductor chip locations; Selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) in the vicinity of space charge zones ( 3 ) and / or transition areas ( 4 ) from highly doped to weakly doped regions ( 5 . 6 ), wherein the charge carrier recombination zones ( 1 ) have such a high temperature resistance that they are stable at subsequent semiconductor processing temperatures, wherein the selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 by ion implantation of high doses of 1 × 10 15 cm -2 to 1 × 10 16 cm -2 of argon ions, carbon ions and / or oxygen ions to form clusters and / or agglomerations in the Bragg deceleration zone of ions in adjacent regions to space charge zones ( 3 ) of the semiconductor device structures. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen, mit Ladungsträgerrekombinationszonen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers aus einem Halbleiterkörper (2) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen; – Herstellen von Halbleiterbauelementstrukturen in den Halbleiterchippositionen; – selektives Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) in der Nachbarschaft von Raumladungszonen (3) und/oder von Übergangsbereichen (4) von hochdotierten zu schwachdotierten Bereichen (5, 6), wobei die Ladungsträgerrekombinationszonen (1) eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei nachfolgenden Halbleiterprozesstemperaturen beständig sind, wobei das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) mittels Ionenimplantation hoher Dosen von mindestens 1 × 1016 cm–2 aus Wasserstoffionen unter Bildung von Clustern und/oder Agglomerationen von Gitterleerstellen in der Bragg'schen Abbremszone der Ionen zu vergrabenen Hohlräumen (7) in Bereichen benachbart zu Raumladungszonen der Halbleiterbauelementstrukturen erfolgt.Method for producing a plurality of semiconductor components, in particular power semiconductor components, with carrier recombination zones ( 1 ), the method comprising the following method steps: - producing a semiconductor wafer from a semiconductor body ( 2 ) having a plurality of semiconductor chip positions arranged in rows and columns; Fabricating semiconductor device structures in the semiconductor chip locations; Selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) in the vicinity of space charge zones ( 3 ) and / or transition areas ( 4 ) from highly doped to weakly doped regions ( 5 . 6 ), wherein the charge carrier recombination zones ( 1 ) have such a high temperature resistance that they are stable at subsequent semiconductor processing temperatures, wherein the selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) by ion implantation of high doses of at least 1 × 10 16 cm -2 from hydrogen ions to form clusters and / or agglomerations of vacancies in the Bragg deceleration zone of the ions to be buried cavities ( 7 ) occurs in regions adjacent to space charge zones of the semiconductor device structures. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der Halbleiterwafer nach Einbringen der vergrabenen Ladungsträgerrekombinationszonen (1) bei Temperaturen T von 700°C ≤ T ≤ 1100°C getempert wird.A method according to claim 11 or 12, characterized in that the semiconductor wafer after introduction of the buried charge carrier recombination zones ( 1 ) at temperatures T of 700 ° C ≤ T ≤ 1100 ° C is annealed. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Tiefe (t) der Ladungsträgerrekombinationszonen (1) in dem Halbleiterkörper (2) durch Variation der Ionenbestrahlungsenergie ES im Bereich von 50 keV ≤ ES ≤ 200 keV vorzugsweise von 70 keV ≤ ES ≤ 120 keV gesteuert wird.Method according to one of claims 11 to 13, characterized in that the depth (t) of the charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) is controlled by varying the ion irradiation energy E S in the range of 50 keV ≦ E s ≦ 200 keV, preferably 70 keV ≦ E s ≦ 120 keV. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die vergrabenen Ladungsträgerrekombinationszonen (1) in einer abgestuften Hohlraumstruktur zueinander in der Tiefe (t) versetzt angeordnet werden.Method according to one of claims 11 to 14, characterized in that the buried charge carrier recombination zones ( 1 ) in a stepped cavity structure to each other in the depth (t) are arranged offset. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass zum Einbringen der vergrabenen Ladungsträgerrekombinationszonen (1) Linearbeschleuniger in Tandemanordnung verwendet werden.Method according to one of claims 11 to 15, characterized in that for introducing the buried charge carrier recombination zones ( 1 ) Linear accelerator can be used in tandem. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass Leerstellen/Sauerstoffkomplexe, wie VO-Komplexe und/oder V2O-Komplexe im durchstrahlten Bereich beim Tempern ausgeheilt werden.Method according to one of claims 11 to 16, characterized in that vacancies / oxygen complexes, such as VO complexes and / or V 2 O complexes are annealed in the irradiated region during annealing. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass beim Einbringen der vergrabenen Ladungsträgerrekombinationszonen (1) Schwachstellen in den Halbleiterbauelementen eines Halbleiterwafers geschaffen werden, die in durchbruchsspannungsgefährdeten Halbleiterbauelementen in unkritischen Bereichen angeordnet werden.Method according to one of claims 11 to 17, characterized in that during the introduction of the buried charge carrier recombination zones ( 1 ) Weak points in the semiconductor devices of a semiconductor wafer are created, which are arranged in breakdown voltage sensitive semiconductor devices in non-critical areas. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass zum selektives Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) eine Maske aus einer strukturierten Metallschicht, oder einer strukturierten Keramikschicht, oder einer strukturierten photolithographischen Schicht auf die Oberseite oder die Rückseite des Halbleiterwafers aufgebracht wird, durch welche eine Ionenimplantation erfolgt.Method according to one of claims 11 to 18, characterized in that for the selective introduction of buried charge carrier recombination zones ( 1 ) is applied a mask made of a patterned metal layer, or a patterned ceramic layer, or a patterned photolithographic layer on the top or the back of the semiconductor wafer through which an ion implantation takes place.
DE102006006700A 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same Expired - Fee Related DE102006006700B9 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006006700A DE102006006700B9 (en) 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006006700A DE102006006700B9 (en) 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same

Publications (3)

Publication Number Publication Date
DE102006006700A1 DE102006006700A1 (en) 2007-08-23
DE102006006700B4 DE102006006700B4 (en) 2008-03-13
DE102006006700B9 true DE102006006700B9 (en) 2008-07-10

Family

ID=38288676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006006700A Expired - Fee Related DE102006006700B9 (en) 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same

Country Status (1)

Country Link
DE (1) DE102006006700B9 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006047244B4 (en) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Semiconductor device with a monocrystalline semiconductor body and method for producing the same
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
CN108206212A (en) * 2016-12-19 2018-06-26 比亚迪股份有限公司 IGBT and preparation method and electronic equipment, vehicle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196122A1 (en) * 1985-02-20 1986-10-01 Philips Electronics Uk Limited Bipolar semiconductor devices with implanted recombination region and their manufacture
DE4435458A1 (en) * 1994-10-04 1996-04-11 Siemens Ag Semiconductor component controllable by field effect
WO2000007245A1 (en) * 1998-07-29 2000-02-10 Infineon Technologies Ag Power semiconductor having a reduced reverse current

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196122A1 (en) * 1985-02-20 1986-10-01 Philips Electronics Uk Limited Bipolar semiconductor devices with implanted recombination region and their manufacture
DE4435458A1 (en) * 1994-10-04 1996-04-11 Siemens Ag Semiconductor component controllable by field effect
WO2000007245A1 (en) * 1998-07-29 2000-02-10 Infineon Technologies Ag Power semiconductor having a reduced reverse current

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.SCHMITT (u.a.): A Comparison of Electron, Proton and Helium Ion Irradiation for the Optimazition of the Cool MOS Body Diode, in: Proc. ISPSD, Santa Fe 2002, S. 229-232 *

Also Published As

Publication number Publication date
DE102006006700A1 (en) 2007-08-23
DE102006006700B4 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
DE102010039258B4 (en) Transistor device with reduced short-circuit current
DE102007036147B4 (en) Method for producing a semiconductor body with a recombination zone
DE112008003787B4 (en) Semiconductor device
DE112011101254B4 (en) Power semiconductor components and method for their production
DE10330571B4 (en) Vertical power semiconductor devices with injection damping agent in the edge area and manufacturing method thereof
DE102008024464B4 (en) Semiconductor device
DE112015001055B4 (en) Semiconductor unit and method of manufacturing a semiconductor unit
DE112014001838T5 (en) Semiconductor device
DE102014104975B4 (en) Semiconductor component and method for its production
DE112006001791B4 (en) Non-punch-through high voltage IGBT for switching power supplies and method of making same
DE102018205274B4 (en) SEMICONDUCTOR DEVICE AND METHOD OF PRODUCTION THEREOF
DE102005035029A1 (en) Semiconductor component and method for its production
DE112013002178T5 (en) Vertical high voltage semiconductor device and manufacturing method thereof
EP1611613B2 (en) Method for producing a semiconductor component
DE102015109545B4 (en) Transistor with field electrodes and improved avalanche breakdown behavior
DE102017219159A1 (en) Semiconductor device and manufacturing method therefor
DE19804580A1 (en) Active semiconductor diode
DE102019112985A1 (en) Process for the manufacture of semiconductor components
DE112021002169T5 (en) SEMICONDUCTOR DEVICE
DE102006006700B9 (en) Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same
DE102006016049B4 (en) Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same
DE102009051828B4 (en) Semiconductor device with recombination zone and trench and method for its production
DE10248205B4 (en) Ohmic contact arrangement and manufacturing method
DE102007019551B4 (en) Semiconductor device and method of making the same
EP0017980B1 (en) Thyristor controlled by a field-effect transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8397 Reprint of erroneous patent document
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SCHENKEL, K., DIPL.-ING.UNIV., PAT.-ASS., 82024 TA

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee