DE102006006700A1 - Power semiconductor component e.g. cool-metal oxide semiconductor component, has charge carrier recombination zones buried in semiconductor body and exhibiting high temperature resistance so that zones are consistent at temperatures - Google Patents

Power semiconductor component e.g. cool-metal oxide semiconductor component, has charge carrier recombination zones buried in semiconductor body and exhibiting high temperature resistance so that zones are consistent at temperatures Download PDF

Info

Publication number
DE102006006700A1
DE102006006700A1 DE102006006700A DE102006006700A DE102006006700A1 DE 102006006700 A1 DE102006006700 A1 DE 102006006700A1 DE 102006006700 A DE102006006700 A DE 102006006700A DE 102006006700 A DE102006006700 A DE 102006006700A DE 102006006700 A1 DE102006006700 A1 DE 102006006700A1
Authority
DE
Germany
Prior art keywords
zones
charge carrier
semiconductor
carrier recombination
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006006700A
Other languages
German (de)
Other versions
DE102006006700B4 (en
DE102006006700B9 (en
Inventor
Anton Dr.-Ing. Mauder
Hans-Joachim Dr. Schulze
Markus Dr. Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006006700A priority Critical patent/DE102006006700B9/en
Publication of DE102006006700A1 publication Critical patent/DE102006006700A1/en
Publication of DE102006006700B4 publication Critical patent/DE102006006700B4/en
Application granted granted Critical
Publication of DE102006006700B9 publication Critical patent/DE102006006700B9/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

The component has charge carrier recombination zones (1) buried in a semiconductor body (2) and arranged in proximity to space-charging zones (3) and/or transient zones of highly doped regions (5, 6) that are to be lightly doped. The zones (1) have high temperature resistance so that they are consistent at semiconductor process temperatures. The zones (1) consists of electrical conducting MAX-ceramics, where `M` represents a transition metal, `A` represents an element of third to fifth group of periodic system and `X` represents silicon or carbon. An independent claim is also included for a method for manufacturing several power semiconductor components.

Description

Die Erfindung betrifft ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen. Derartige Ladungsträgerrekombinationszonen verkürzen in ihrer Umgebung die Ladungsträgerlebensdauer und somit die Konzentration von Überschuss-Ladungsträgern, so dass ein schnelleres Umschalten des Halbleiterbauelements von einem Betriebszustand in einen anderen Betriebszustand möglich wird. Außerdem kann eine derartige Ladungsträgerrekombinationszone das Einschalten von parasitären Transistorstrukturen, was sonst zur Zerstörung des Halbleiterbauelements führen könnte, verhindern. Schließlich können durch derartige Ladungsträgerrekombinationszonen Potentialtrennungen von Halbleiterbauelementen auf einem Halbleiterchip mit integrierten Schaltungen erreicht werden.The The invention relates to a semiconductor component, in particular a power semiconductor component with charge carrier recombination zones. Such charge carrier recombination zones shorten in their environment the charge carrier lifetime and thus the concentration of excess charge carriers, so that a faster switching of the semiconductor device of a Operating state in another operating state is possible. Furthermore such a charge carrier recombination zone the switching on of parasitic Transistor structures, which otherwise destroys the semiconductor device to lead could, prevent. After all can by such charge carrier recombination zones Potential separations of semiconductor devices on a semiconductor chip can be achieved with integrated circuits.

Anstelle einer Ladungsträgerrekombinationszone kann auch ein elektrisch leitfähiger Bereich in den Halbleiterkörper in einer kritischen Zone eingebracht werden, dessen Leitfähigkeit größer ist, als die Leitfähigkeit des umgebenden Halbleitermaterials, wie es aus der Druckschrift DE 44 35 458 bekannt ist. Dieser leitfähige Bereich kann eine Zone höherer Dotierung oder eine Zone mit Metallsiliziden oder eine hochdotierte Polysiliziumzone aufweisen. Ein derartiger leitfähiger Bereich kann die Ladungsträgerlebensdauer bis auf Null herabsetzen und stellt in seiner Wirkung eine Ladungsträgerrekombinationszone bereit.Instead of a charge carrier recombination zone, an electrically conductive region can also be introduced into the semiconductor body in a critical zone whose conductivity is greater than the conductivity of the surrounding semiconductor material, as is known from the document DE 44 35 458 is known. This conductive region may comprise a zone of higher doping or a zone with metal silicides or a highly doped polysilicon zone. Such a conductive region can reduce the carrier lifetime to zero and in effect provide a charge carrier recombination zone.

Für Ladungsträgerrekombinationszonen werden vorzugsweise Gold und/oder Platin in einen Halbleiterkörper implantiert und ausheilt, was mit dem Nachteil verbunden ist, dass nach derartigen Implantationsschritten Hochtemperaturprozesse, wie sie in der Halbleiterfertigung erforderlich sind, nicht mehr durchgeführt werden können, da sich die Gold- und/oder Platinatome im Halbleiterkörper durch Diffusion verteilen. Auch Zonen höherer Dotierung verbreiten sich durch Diffusion im Halbleiterkörper, so dass auch hier der Nachteil besteht, dass sie, wenn sie Halbleiterfertigungsprozessen ausgesetzt werden, ihre anfängliche Lokalisierung nicht beibehalten.For charge carrier recombination zones Preferably, gold and / or platinum are implanted in a semiconductor body and heals, which is associated with the disadvantage that after such Implantation steps High-temperature processes, as used in semiconductor manufacturing are required, can no longer be carried out since the gold and / or platinum atoms in the semiconductor body through Distribute diffusion. Also propagate zones of higher doping by diffusion in the semiconductor body, so that here too Disadvantage is that they, when using semiconductor manufacturing processes be exposed to their initial Do not keep localization.

Die Ladungsträgerlebensdauer kann auch durch Bestrahlen des Halbleiterkörpers mit Elektronen herabgesetzt werden, wie es aus der Druckschrift von M. Schmitt et al. "A Comparison of Electron Proton and Helium Ion Irradiation for the Optimization of the CoolMOSTM Body Diode", Proc. ISPSD, Santa Fe, 2002, bekannt ist. Diese Bestrahlung hat jedoch den Nachteil, dass sie nicht selektiv bzw. lokal erfolgen kann, so dass nachteilig in dem gesamten Halbleiterkörper, in Abhängigkeit von der Strahlendosis, die Ladungsträgerlebensdauer herabgesetzt wird, zumal die Elektronenbestrahlung ein lateral und vertikal homogenes Profil an Bestrahlungsdefekten in dem Halbleiterkörper erzeugt, wobei die Bestrahlungsdefekte als homogen im Halbleiterkörper verteilte Ladungsträgerrekombinationszentren wirken.The charge carrier lifetime can also be reduced by irradiating the semiconductor body with electrons, as described in the document by M. Schmitt et al. "A Comparison of Electron Proton and Helium Ion Irradiation for the Optimization of the CoolMOS ™ Body Diode", Proc. ISPSD, Santa Fe, 2002, is known. However, this irradiation has the disadvantage that it can not be selective or local, so that the charge carrier lifetime is disadvantageously reduced in the entire semiconductor body as a function of the radiation dose, especially since the electron irradiation has a laterally and vertically homogeneous profile of irradiation defects in the semiconductor body produced, wherein the irradiation defects act as homogeneously distributed in the semiconductor body charge carrier recombination centers.

Um die Schaltgeschwindigkeit von Leistungshalbleiterbauelementen zu erhöhen, werden gemäß obiger Druckschrift in "Cool-MOS" oder "MOSFET"-Leistungshalbleiterbauelementen Heliumionen oder Wasserstoffionen implantiert. Derartige leichte Ionen können aufgrund der Bragg'schen Abbremszone in vorgegebener Tiefe selektiv in einem Halbleiterkörper implantiert wer den. Diese Ionenbestrahlung erzeugt ein zunächst monoton ansteigendes Profil von Defekten auf ihrem Weg durch den Halbleiterkörper und endet mit einem scharfen Maximum in der Bragg'schen Abbremszone am Ende der Ionenreichweite. Jedoch auch die dabei entstehenden Ladungsträgerrekombinationszonen sind bei Halbleiterprozesstemperaturen nicht temperaturstabil, da die Defekte bei den Halbleiterprozesstemperaturen in dem Halbleiterkörper ausheilen, so lange mit einer relativ geringen Bestrahlungsdosis gearbeitet wird. Deshalb werden derartige Bestrahlungen zur Herabsetzung der Ladungsträgerlebensdauer gegen Ende nach Fertigstellung der Halbleiterstrukturen eines Halbleiterwafers von der Rückseite und/oder von der strukturierten Oberseite des Halbleiterwafers aus durchgeführt, wenn im Prozess keine unzulässig hohen Temperaturen z. B. im Bereich oberhalb etwa 350 °C bis 450 °C mehr auftreten.Around the switching speed of power semiconductor devices to increase, be according to the above Reference in "Cool MOS" or "MOSFET" Power Semiconductor Devices Helium ions or hydrogen ions implanted. Such light Ions can due to the Bragg's Abbremszone at a predetermined depth selectively implanted in a semiconductor body become. This ion irradiation produces an initially monotonously increasing profile Defects on their way through the semiconductor body and ends with a sharp one Maximum in the Bragg's Deceleration zone at the end of the ion range. But also the resulting Ladungsträgerrekombinationszonen are not thermally stable at semiconductor processing temperatures since to heal the defects at the semiconductor process temperatures in the semiconductor body, worked with a relatively low radiation dose for so long becomes. Therefore, such irradiation to reduce the Carrier lifetime towards the end after completion of the semiconductor structures of a semiconductor wafer from the back and / or from the structured top of the semiconductor wafer carried out, if not inadmissible in the process high temperatures z. B. more occur in the range above about 350 ° C to 450 ° C.

Aufgabe der Erfindung ist es, ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement, mit Ladungsträgerrekombinationszonen zu schaffen, wobei die Ladungsträgerrekombinationszonen in einem Halbleiterkörper vergraben sind, und dort unverändert lokalisiert bleiben, so dass die einmal erreichten elektrischen Eigenschaften der Halbleiterbauelementstrukturen zuverlässig nicht verändert werden.task The invention is a semiconductor device, in particular a Power semiconductor device to provide with carrier recombination zones, wherein the charge carrier recombination zones in a semiconductor body are buried, and there unchanged stay localized so that once reached electrical Properties of the semiconductor device structures not reliable changed become.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Is solved this object with the subject of the independent claims. advantageous Further developments of the invention will become apparent from the dependent claims.

Erfindungsgemäß wird ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen geschaffen, wobei die Ladungsträgerrekombinationszonen in einem Halbleiterkörper vergraben in der Nachbar schaft von Raumladungszonen und/oder von Übergangsbereichen von hochdotierten zu schwachdotierten Bereichen angeordnet sind. Die Ladungsträgerrekombinationszonen weisen eine derart hohe Temperaturfestigkeit auf, dass sie bei Halbleiterprozesstemperaturen beständig sind.According to the invention, a semiconductor component, in particular a power semiconductor component with charge carrier recombination zones, is created, the charge carrier recombination zones being buried in a semiconductor body in the neighborhood of space charge zones and / or transition areas are arranged from highly doped to weakly doped areas. The charge carrier recombination zones have such high temperature resistance that they are stable at semiconductor processing temperatures.

Derartige Halbleiterbauelemente bzw. Leistungshalbleiterbauelemente haben den Vorteil, dass das Einbringen der für die Ladungsträgerrekombinationszone erforderlichen Defekte in den Halbleiterkörper in einer vergrabenen Schicht in der Nachbarschaft von Raumladungszonen nicht am Ende des Fertigungsprozesses durchgeführt werden muss, sondern in einem Halbleiterfertigungsablauf an geeigneter, vorteilhafter Stelle einbebaut werden kann: Der weitere Vorteil besteht darin, dass derartige Halbleiterbauelemente bzw. Leistungsbauelemente ihre spezifischen und verbesserten Schaltungseigenschaften auch beibehalten, wenn sie extremen Temperaturbelastungen ausgesetzt werden.such Semiconductor devices or power semiconductor devices have the advantage that the introduction of the for the charge carrier recombination zone required defects in the semiconductor body in a buried layer in the neighborhood of space charge zones not at the end of the manufacturing process carried out but in a semiconductor manufacturing process at a suitable, Advantageous site can be built: The further advantage is that such semiconductor devices or power devices their specific and improved circuit characteristics too maintained when exposed to extreme temperature loads become.

Dazu weisen die Ladungsträgerrekombinationszentren derart hohe Konzentrationen an Kristalldefekten und/oder Störstellen auf, dass das Kristallgitter des Halbleiterkörpers entartet ist, und eine Rekristallisation bzw. ein Ausheilen der Defekte bei den üblichen Halbleiterfertigungstemperaturen nicht mehr möglich ist.To have the charge carrier recombination centers such high concentrations of crystal defects and / or impurities on that the crystal lattice of the semiconductor body is degenerate, and a Recrystallization or a healing of the defects in the usual Semiconductor manufacturing temperatures is no longer possible.

In einer bevorzugten Ausführungsform der Erfindung weisen die Ladungsträgerrekombinationszonen Hohlräume aus agglomerierten Leerstellenclustern auf. Derartige Hohlräume können bei selektiver Bestrahlung mit leichten Ionen und hohen Dosen entstehen, wobei die Ränder derartiger Höhlräume eine Rekombination von Ladungsträgern beschleunigen, so dass die Ladungsträgerlebensdauer, die üblicherweise im Milli- und/oder Mik rosekundenbereich liegt, nun auf Bereiche von Nanosekunden für die Ladungsträgerlebensdauer verringert wird.In a preferred embodiment According to the invention, the charge carrier recombination zones have voids agglomerated vacancy clusters. Such cavities can at selective irradiation with light ions and high doses, the edges such cave rooms one Recombination of charge carriers accelerate, so that the charge carrier life, usually in the milliseconds and / or micron range, now ranges from nanoseconds to reduces the carrier lifetime becomes.

Weiterhin ist es vorgesehen, dass die Ladungsträgerrekombinationszonen elektrisch leitende MAX-Keramiken aufweisen, wobei M ein Übergangsmetall, A ein Element der III. bis VI. Hauptgruppe des Periodischen Systems und X Silizium oder Kohlenstoff aufweist. Derartige MAX-Keramiken sind aus der Druckschrift von M. W. Baroum " The Mn+1AXn-Phases: A New Class of Solids", Prog. Solid St. Schem. Vol. 28, Seiten 202–281, 2000, Elsevier Verlag, London, München, bekannt.Furthermore, it is provided that the charge carrier recombination zones have electrically conductive MAX ceramics, wherein M is a transition metal, A is an element of III. to VI. Main group of the periodic system and X has silicon or carbon. Such MAX ceramics are described in the publication by MW Baroum "The M n + 1 AX n- Phases: A New Class of Solids", Prog. Solid St. Schem. Vol. 28, pages 202-281, 2000, Elsevier Verlag, London, Munich.

Diese Keramikmaterialien zeichnen sich durch eine hohe spezifische elektrische Leitfähigkeit in der Größenordnung der Leitfähigkeit von Eisen aus. Darüber hinaus besitzen sie eine hohe thermische Stabilität, so dass ihr Schmelzpunkt bzw. ihr Zersetzungspunkt weit über 1000 °C liegt. Ferner weisen sie eine hohe thermische Leitfähigkeit, gekoppelt mit thermischer Isotropie auf, während die mechanischen Eigenschaften eine deutliche Anisotropie zeigen. Dennoch sind sie mechanisch bearbeitbar, relativ weich, und gegenüber thermischen Schocks unempfindlich. Schließlich ist ihr thermischer Ausdehnungskoeffizient geringer, als der thermische Ausdehnungskoeffizient von Metallen, so dass der Unterschied zum thermischen Ausdehnungskoeffizienten eines Halbleitermaterials, wie Silizium, geringer ist, als der Unterschied zwischen Metallen und Silizium. Somit ist es möglich, derartige MAX-Keramiken als vergrabene Schichten in einem Halbleiterkörper zu positionieren.These Ceramic materials are characterized by a high specific electrical conductivity in the order of magnitude the conductivity made of iron. About that In addition, they have a high thermal stability, so that their melting point or decomposition point is well above 1000 ° C. Furthermore, they have one high thermal conductivity, coupled with thermal isotropy, while the mechanical properties show a clear anisotropy. Nevertheless, they are machinable, relatively soft, and opposite insensitive to thermal shocks. Finally, its thermal expansion coefficient lower than the thermal expansion coefficient of metals, so that the difference to the thermal expansion coefficient of a semiconductor material, such as silicon, is less than the difference between metals and silicon. Thus, it is possible to use such MAX ceramics to position as buried layers in a semiconductor body.

Die Hohlräume bilden sich vorzugsweise durch hohe Dosen von mindestens 1016 cm–2 bei Protonenbestrahlung bzw. bei Wasserstoffionenbestrahlung in dem Bragg'schen Abbremsbereich, dem sogenannten "End of Range" der Bestrahlung, weil derart viele Leerstellen gebildet werden, dass sich diese bei einer anschließenden Temperung zu größeren Komplexen oder Clustern zusammenlagern und somit Hohlräume bewirken. Die vertikale Platzierung dieser Hohlräume wird durch die Wahl der Energie ES der Protonenbestrahlung festgelegt. Diese liegt im Bereich von 50 keV ≤ ES ≤ 200 keV, vorzugsweise im Bereich von 70 keV ≤ ES ≤ 120 keV. Die Temperung kann typischerweise bei Temperaturen T, die zwischen 700 °C ≤ T ≤ 1100 °C liegen, erfolgen.The cavities are preferably formed by high doses of at least 10 16 cm -2 at proton irradiation or at hydrogen ion irradiation in the Bragg deceleration region, the so-called "end of range" of the irradiation, because so many vacancies are formed that this at a subsequent annealing together to form larger complexes or clusters and thus cause cavities. The vertical placement of these cavities is determined by the choice of the energy E S of the proton irradiation. This is in the range of 50 keV ≦ E s ≦ 200 keV, preferably in the range of 70 keV ≦ E s ≦ 120 keV. The annealing may typically be carried out at temperatures T which are between 700 ° C ≤ T ≤ 1100 ° C.

In einem weiteren Aspekt der Erfindung weisen die Ladungsträgerrekombinationszonen Präzipitate von Argon-, Sauerstoff- und/oder Kohlenstoffatomen auf. Im Gegensatz zu Wasserstoffionen- und/oder Heliumionenbestrahlung wird durch die schwereren Atome von Argon, Sauerstoff und/oder Kohlenstoff kein Hohlraum erzeugt, sondern vielmehr werden Agglomerate, Konglomerate, Cluster und Präzipitate dieser Atome im Bragg'schen Abbremsbereich unter deutlicher Störung des Siliziumgitters gebildet, wobei die auftretenden Gitterdefekte bzw. Gitterverzerrungen die Ladungsträgerrekombination beschleunigen und damit die Ladungsträgerlebensdauer deutlich vermindern.In In another aspect of the invention, the charge carrier recombination zones Precipitates of Argon, oxygen and / or Carbon atoms on. Unlike hydrogen ion and / or Helium ion irradiation is caused by the heavier atoms of argon, Oxygen and / or carbon produces no cavity, but rather become agglomerates, conglomerates, clusters and precipitates of these atoms in the Bragg deceleration region under significant disturbance formed of the silicon lattice, wherein the occurring lattice defects or lattice distortions accelerate the charge carrier recombination and thus the charge carrier lifetime significantly reduce.

In einer bevorzugten Ausführungsform der Erfindung sind die Ladungsträgerrekombinationszonen auf einer Grenzschicht zwischen einem hochdotierten Substrat und einer schwachdotierten bis mitteldotierten Epitaxieschicht eines IGBTs oder eines MOS-Leistungsbauelements, insbesondere eines Kompensationsbauelements wie z. B. eines "CoolMOS"-Leistungshalbleiterbauelements angeordnet. Dieses lässt sich besonders günstig mit den MAX-Keramiken ausführen, da in definiert festgelegten Bereichen eine MAX-Keramik vor dem Abscheiden der Epitaxieschicht aufgebracht werden kann, wobei darauf geachtet wird, dass die Breite und Dicke der MAX-Strukturen derart gering ist, dass ein epitaktisches Überwachsen dieser Strukturen möglich wird.In a preferred embodiment of the invention, the charge carrier recombination zones are located on a boundary layer between a heavily doped substrate and a lightly doped to middle doped epitaxial layer of an IGBT or a MOS power device, in particular a compensation device such. B. a "CoolMOS" power semiconductor device arranged. This is especially favorably with the MAX ceramics, since in defined areas a MAX ceramic may be deposited prior to deposition of the epitaxial layer, care being taken that the width and thickness of the MAX structures be so low that epitaxially overgrowth of these structures becomes possible.

Vorzugsweise werden MAX-Keramikschichten als vergrabene Schicht in derartigen Grenzbereichen insbesondere im Übergangsbereich zwischen einem Zellgebiet eines MOSFET-Leistungshalbleiterbauelements und einem Randgebiet eines derartigen Halbleiterbauelementes angeordnet. Damit ist der Vorteil verbunden, insbesondere wenn als Ladungsträgerrekombinationszonen strukturierte MAX-Keramikschichten aufgebracht werden, dass die statische und dynamische Sperrfähigkeit dieser Randzonen nicht durch Durchschalten des parasitären Transistors beeinträchtigt wird.Preferably become MAX ceramic layers as a buried layer in such Border areas, in particular in the transition area between a cell region of a MOSFET power semiconductor device and a Peripheral region of such a semiconductor device arranged. In order to the advantage is associated, especially when as charge carrier recombination zones structured MAX ceramic layers are applied to the static and dynamic blocking capability these marginal zones not by switching the parasitic transistor impaired becomes.

In einer weiteren bevorzugten Ausführungsform der Erfindung sind die vergrabenen Zonen als vergrabene Ladungsträgersenke in einem Temperatursensor unterhalb und/oder oberhalb der Raumladungszone des thermosensitiven pn-Übergangs angeordnet. Damit kann sowohl die Wärmeregulierung eines Temperatursensors, als auch die Nachweisempfindlichkeit des Temperatursensors deutlich verbessert werden.In a further preferred embodiment The invention relates to the buried zones as buried charge carrier sinks in a temperature sensor below and / or above the space charge zone of thermosensitive pn junction arranged. Thus, both the thermal regulation of a temperature sensor, as well as the detection sensitivity of the temperature sensor clearly be improved.

Derartige Ladungsträgerrekombinationszonen in denen mindestens eine oder mehrere Maßnahmen, wie MAX-Keramiken, temperaturstabile Präzipitate, Kristalldefekte durch Implantation schwerer Ionen und/oder Kristalldefekte bis hin zur Bildung von Holräumen durch Implantation von leichten Ionen, werden im folgenden als Ladungsträgersenke bezeichnet.such Ladungsträgerrekombinationszonen in which at least one or more measures, such as MAX ceramics, temperature-stable precipitates, Crystal defects by implantation of heavy ions and / or crystal defects to the formation of hollows by implantation of light ions, are hereinafter referred to as charge carrier sinks designated.

In einer weiteren bevorzugten Ausführungsform der Erfindung sind die Ladungsträgerrekombinationszonen als vergrabene Ladungsträgersenke in den Bodyzonen eines IGBTs oder eines MOS-Leistungsbauelements oberhalb der Raumladungszone des pn- Übergangs zwischen der Bodyzone und der Driftzone einer Driftstrecke angeordnet. Diese Ausführungsform und Anordnung einer vergrabenen Ladungsträgersenke als Ladungsträgerrekombinationszone dient der Vermeidung des sogenannten "Latch-up", sowie der Vermeidung des ungewollten Durchschaltens eines parasitären Transistors.In a further preferred embodiment The invention relates to the charge carrier recombination zones as a buried charge carrier sink in the body zones of an IGBT or a MOS power device above the space charge zone of the pn junction arranged between the body zone and the drift zone of a drift path. This embodiment and arranging a buried charge carrier sink as a charge carrier recombination zone serves to avoid the so-called "latch-up", and avoiding the unwanted switching of a parasitic transistor.

Bei integrierten Bauelementstrukturen kann die vergrabene Ladungsträgersenke zur Vermeidung von Querströmen oder zur Realisierung von beidseitig sperrenden Bauelementen eingesetzt werden. Dazu wird vorzugsweise die Zone erhöhter Rekombination in eine neutrale Zone des Halbleiterbauelements, das heißt in einen Bereich außerhalb der Raumladungszone angeordnet, so dass die Ladungsträgerrekombinationszone bei Anlegen einer Sperrspannung in einseitig bzw. beidseitig sperrenden Bauelementen in beiden Polrichtungen nicht von der Raumladung erfasst wird. Dadurch werden in vorteilhafter Weise zu hohe Leckströme vermieden.at integrated component structures, the buried charge carrier sinks to avoid cross currents or used for the realization of double-sided blocking components become. For this purpose, preferably the zone of increased recombination in a neutral zone of the semiconductor device, that is in an area outside the space charge zone arranged so that the charge carrier recombination zone at Applying a blocking voltage in one or both sides blocking Components in both Polrichtungen not detected by the space charge becomes. As a result, too high leakage currents are avoided in an advantageous manner.

Allerdings wird im Gegensatz zu den obigen Anwendungen die Ladungsträgerrekombinationszone als vergrabene Ladungsträgersenke zur Lokalisierung von Lawineneffekt-Durchbrüchen in unkritischen Bereichen eines Halbleiterkörpers angeordnet. In diesem Fall wird die Ladungsträgerrekombinationszone möglichst direkt in der Raumladungszone in jedoch unkritischen Bereichen angeordnet. Damit wird eine gezielte Durchbruchstelle erzeugt und über die vertikale Position dieser Durchbruchstelle wird dann der Durchbruch in dem unkritischen Bereich des Halbleiterbauelements ausgelöst.Indeed becomes the charge carrier recombination zone unlike the above applications as a buried charge carrier sink for the localization of avalanche effect breakthroughs in non-critical areas of a Semiconductor body arranged. In this case, the charge carrier recombination zone becomes as possible arranged directly in the space charge zone in non-critical areas. This creates a targeted break-through point and over the vertical position of this breakthrough then becomes the breakthrough triggered in the non-critical region of the semiconductor device.

Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen mit Ladungsträgerrekombinationszonen, weisen im wesentlichen zwei unterschiedliche Aspekte auf. Einerseits wird eine Bestrahlung bzw. Ionenimplantation eingesetzt, um die oben erwähnten Hohlräume und/oder Präzipitatszonen als Leistungsrekombinationszonen zu bilden, und andererseits werden vergrabene Schichten aufgebracht, um MAX-Keramiken an geeigneten Stellen in dem Halbleiterbauelement als Ladungsrekombinationszonen zu platzieren.method for producing a plurality of semiconductor devices, in particular Power semiconductor devices with charge carrier recombination zones, have essentially two different aspects. On the one hand will an irradiation or ion implantation used to the top mentioned Cavities and / or Präzipitatszonen as power recombination zones, and on the other hand buried layers applied to MAX ceramics at appropriate Sites in the semiconductor device as charge recombination zones to place.

Gemäß dem ersten Aspekt weist ein Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen mit Ladungsträgerrekombinationszonen nachfolgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer aus einem Halbleiterkörper mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen hergestellt. Danach werden in den Halbleiterchippositionen Halbleiterbauelementstrukturen hergestellt. Schließlich werden selektiv vergrabene Ladungsträgerrekombinationszonen in den Halbleiterkörper in der Nachbarschaft von Raumladungszonen und/oder von Übergangsbereichen von hochdotierten zu schwachdotierten Bereichen eingebracht, wobei die Ladungsträgerrekombinationszonen eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei nachfolgenden Halbleiterprozesstemperaturen beständig sind. Dazu können einerseits hochtemperaturfeste Hohlräume und/oder hochtemperaturfeste Präzipitatbereiche in dem Halbleiterkörper erzeugt werden.According to the first Aspect includes a method for producing a plurality of semiconductor devices, in particular Power semiconductor devices with charge carrier recombination following Procedural steps on. First is a semiconductor wafer made of a semiconductor body having a plurality in Rows and columns of arranged semiconductor chip positions. Thereafter, semiconductor device structures are formed in the semiconductor chip positions produced. After all are selectively buried charge carrier recombination zones in the Semiconductor body in the vicinity of space charge zones and / or transition areas introduced from highly doped to weakly doped areas, wherein the charge carrier recombination zones have such a high temperature resistance that they in subsequent Semiconductor process temperatures are stable. On the one hand high temperature resistant cavities and / or high temperature precipitate areas in the semiconductor body be generated.

Dieses Verfahren hat den Vorteil, dass lokal stabile und selektiv angeordnete Ladungsträgerrekombinationszonen in dem Halbleiterkörper entstehen, die sich auch bei Prozesstemperaturen, wie sie in der Halbleiterfertigung üblich sind, nicht verändern, verschieben oder durch Diffusion auflösen, so dass ihre geplante Wirkungsweise in Bezug auf die Verminderung der Ladungsträgerlebensdauer in vorbestimmten Bereichen des Halb leiterbauelements voll funktionstüchtig bleibt. Somit hat dieses Verfahren den Vorteil, dass die Ausbildung derartiger Ladungsträgerrekombinationszonen in dem Fertigungsablauf zu beliebiger Zeit eingeplant werden kann.This Method has the advantage that locally stable and selectively arranged Ladungsträgerrekombinationszonen in the semiconductor body arise, which are also at process temperatures, as in the Semiconductor manufacturing usual are, do not change, shift or dissolve by diffusion, leaving their intended mode of action with respect to the reduction of the carrier lifetime in predetermined Regions of the semiconductor device remains fully functional. Thus, this method has the advantage that the formation of such Ladungsträgerrekombinationszonen can be scheduled in the production process at any time.

In einem bevorzugten Durchführungsbeispiel des Verfahrens wird das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen in den Halbleiterkörper mittels Ionenimplantation von hohen Dosen von über 1 × 1016 cm–2 aus Wasserstoffionen unter Bildung von Clustern und/oder Agglomerationen von Gitterleerstellen in der Bragg'schen Abbremszone der Ionen zu vergrabenen Ladungsträgersenken in Bereichen benachbart zu Raumladungszonen der Halbleiterbauelementstrukturen durchgeführt. Derartige Ladungsträgersenken können, wie oben bereits erwähnt, für eine Vielzahl von Anwendungen für Halbleiterbauelementstrukturen eingesetzt werden.In a preferred embodiment of the method, the selective introduction of buried carrier recombination zones into the semiconductor body by ion implantation of high doses in excess of 1 x 10 16 cm -2 from hydrogen ions to form clusters and / or agglomerations of vacancies in the Bragg deceleration zone of the ions to be buried charge carrier sinks performed in areas adjacent to space charge zones of the semiconductor device structures. Such charge carrier sinks may, as mentioned above, be used for a variety of semiconductor device structure applications.

Weiterhin ist es vorgesehen, dass der Halbleiterwafer nach Einbringen der vergrabenen Ladungsträgerrekombinationszonen bei Temperaturen T von 700 °C ≤ T ≤ 1100 °C getempert wird. Durch diese hohe Ausheiltemperatur wird auch die Erzeugung von Rekombinationszentren im durchstrahlten Bereich vor der Bragg'schen Abbremszone, das heißt zwischen der Halbleiterwaferoberfläche und der Bragg'schen Abbremszone ausgeheilt. Somit werden unerwünscht hohe Leckströme vermieden, da bei dieser Ausheil- oder Tempertemperatur die typischen, bei der Protonenbestrahlung gebildeten Zentren und Defekte, wie z. B. Leerstellen/Sauerstoff-Komplexe, den Doppelleerstellen und/oder auch den Doppelleerstellen/Sauerstoffkomplex bereits vollständig ausgeheilt sind und nur die Ladungsträgersenke im Bereich der Bragg'schen Abbremszonen übrigbleiben. Diese sind dann jedoch thermisch äußerst stabil, und verändern ihre Lage und Platzierung nicht mehr, da eine Rekristallisation derartiger Ladungsträgersenken nicht mehr möglich ist.Farther it is provided that the semiconductor wafer after introduction of the buried charge carrier recombination zones at temperatures T of 700 ° C ≤ T ≤ 1100 ° C annealed becomes. This high annealing temperature also causes the generation of recombination centers in the irradiated area in front of the Bragg deceleration zone, this means between the semiconductor wafer surface and the Bragg deceleration zone healed. Thus, are undesirable high leakage currents avoided because at this annealing or tempering temperature the typical centers and defects formed during proton irradiation, such as z. B. vacancies / oxygen complexes, the double-leaching and / or even the double-generation / oxygen complex already completely healed are and only the charge carrier sink in the area of Bragg's Abbremszonen remain. However, these are then extremely thermally stable, and change their Location and placement no longer, since a recrystallization of such Carrier sinks not possible anymore is.

Vorzugsweise wird zum selektiven Einbringen von vergrabenen Ladungsträgerrekombinationszonen eine Maske aus einer strukturierten Metallschicht oder eine strukturierten Keramikschicht, oder einer strukturierten photolithographisch aufgebrachten Schicht auf der Oberseite oder auf der Rückseite des Halbleiterwafers aufgebracht, durch welche eine Ionenimplantation erfolgt. Dabei hängt die Art der Maskierung, ob eine Lack- oder Metall- oder Keramikmaske eingesetzt wird, von der angezielten Eindringtiefe der zu bildenden Hohlräume bzw. der zu bildenden Präzipitate ab.Preferably is used for selectively introducing buried charge carrier recombination zones Mask of a textured metal layer or a textured Ceramic layer, or a structured photolithographically applied Layer on the top or on the back of the semiconductor wafer applied, by which an ion implantation takes place. there depends on that Type of masking, whether a paint or metal or ceramic mask is used, of the targeted penetration depth of the cavities to be formed or the precipitates to be formed from.

Eine abgestufte Ladungsträgersenkenstruktur, das heißt in der Tiefe zueinander versetzte Ladungsträgersenken, sind dagegen möglich, ohne die obere Siliziumschicht zu zerstören. Eine Realisierung derartiger abgestufter und versetzter Hohlräume kann z. B. dadurch erfolgen, dass ein Teil der Scheibenoberfläche maskenfrei bleibt, und die restlichen Teile der Scheibe eine bedeckende Maske und eine Dicke sowie eine Materialdichte aufweisen, die ein Durchdringen der Protonen nur beschränkt ermöglicht. Ebenso kann eine Maske mit einer lateralen Dickenvariation verwendet werden. Damit können vergrabene Ladungsträgerrekombinationszonen vorzugsweise in einer abgestuften Ladungsträgersenkenstruktur zueinander in der Tiefe t versetzt angeordnet werden.A graded charge carrier sink structure, this means in the depth offset charge carrier sinks, however, are possible without destroy the top silicon layer. A realization of such graduated and offset cavities can z. B. take place in that a part of the disc surface maskenfrei remains, and the remaining parts of the disc a mask covering and have a thickness and a material density that penetrate the protons only limited allows. Likewise, a mask with a lateral thickness variation may be used become. With that you can buried charge carrier recombination zones preferably in a stepped charge carrier sink structure to each other be arranged offset in depth t.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens erfolgt das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen in den Halbleiterkörper mittels Ionenimplantation von hohen Dosen von 1 × 1015 cm–2 bis 1 × 1016cm–2 mit Argonionen, Kohlenstoffionen und/oder Sau erstoffionen unter Bildung von Clustern und/oder Agglomerationen in der Bragg'schen Abbremszone der Ionen in benachbarten Bereichen zu Raumladungszonen der Halbleiterbauelementstrukturen. Dieses Verfahren hat den Vorteil, dass keine Ladungsträgersenken entstehen, sondern diese Ladungsträgersenken durch Präzipitate aus Argon-, Kohlenstoff- und/oder Sauerstoffatomen aufgefüllt sind.In a further preferred implementation example of the method, the selective introduction of buried charge carrier recombination zones into the semiconductor body takes place by ion implantation of high doses of 1 × 10 15 cm -2 to 1 × 10 16 cm -2 with argon ions, carbon ions and / or oxygen ions to form Clusters and / or agglomerations in the Bragg deceleration zone of the ions in adjacent regions to space charge zones of the semiconductor device structures. This method has the advantage that no charge carrier sinks arise, but these charge carrier sinks are filled by precipitates of argon, carbon and / or oxygen atoms.

Da es sich bei Argon, Kohlenstoff und Sauerstoff um deutlich größere Ionen handelt, als bei einer Protonenbestrahlung, können niedrigere Dosen als bei der Protonenbestrahlung eingesetzt werden, um dennoch deutliche Gitterdefekte in Form von Präzipitaten, Clustern und/oder Agglomerationen zu erreichen. Um die im Durchgangsbereich der Ionen entstandenen Defekte auszuheilen, ist es auch hier von Vorteil, mit einer Tempertemperatur T von 700 °C ≤ T ≤ 1100 °C zu arbeiten.There Argon, carbon and oxygen are much larger ions than when exposed to proton radiation, lower doses may be used Proton irradiation can be used to nonetheless significant Lattice defects in the form of precipitates, Clusters and / or agglomerations to achieve. To those in the passage area It is also the case of the defects that have arisen from the ions Advantage to work with a tempering temperature T of 700 ° C ≤ T ≤ 1100 ° C.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens werden beim Einbringen der vergrabenen Ladungsträgerrekombinationszonen Schwachstellen in den Halbleiterbauelementen eines Halbleiterwafers geschaffen, die in durchbruchsspannungsgefährdeten Halbleiterbauelementen in unkritischen Bereichen angeordnet werden. Dieses Erzeugen von Schwachstellen mittels Ladungsträgerrekombinationszonen direkt in Raumladungszonen platziert werden, wurde bereits oben diskutiert.In a further preferred implementation example of the method weak points in the semiconductor components of a semiconductor wafer are created when introducing the buried charge carrier recombination zones, which in break-through voltage sensitive semiconductor devices in uncritical Be be arranged. This generation of weak points by means of charge carrier recombination zones are placed directly in space charge zones has already been discussed above.

Während bisher das Verfahren bzw. die Verfahrensbeispiele auf der Ionenimplantation basierten und dabei die Bragg'schen Abbremsbereiche beschleunigter Ionen in Halbleiterkörpern ausgenutzt wurden, wird nun ein zweiter Aspekt des Verfahrens erörtert, bei dem selektiv MAX-Keramikschichten in den Halbleiterkörper als vergrabene Schichten eingebaut werden.While so far the method or the method examples on the ion implantation based and the Bragg's Abbremsbereiche accelerated ions used in semiconductor bodies A second aspect of the procedure is now being discussed the selectively MAX ceramic layers in the semiconductor body as Buried layers are incorporated.

Ein Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen mit Ladungsträgerrekombinationszonen, weist die folgenden Verfahrensschritte auf. Zunächst wird wie oben ein Halbleiterwafer als Halbleitersubstrat mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen hergestellt. Anschließend werden MAX-Keramikschichten als Ladungsträgerrekombinationszonen z. B. in Randgebieten der Halbleiterchippositionen oder in Bereichen, die für Ladungskompensationszonen oder für Kollektor- und Draingebiete vorgesehen sind, aufgebracht. Diese MAX-Keramikschichten werden in einer Schichtbreite und in einer Schichtdicke aufgebracht, die ein monokristallines Überwachsen der selektiv aufgebrachten MAX-Keramikschichten ermöglichen. Anschließend wird auf dem Halbleitersubstrat eine Epitaxieschicht aufgebracht, wobei die selektiv aufgebrachten MAX-Keramikschichten mit Halbleitermaterial überwachsen werden.One Method for producing a plurality of semiconductor components, in particular Power semiconductor devices with charge carrier recombination zones, points the following process steps. First, as above, a semiconductor wafer as a semiconductor substrate having a plurality in rows and columns arranged semiconductor chip positions produced. Then be MAX ceramic layers as charge carrier recombination zones z. B. in peripheral areas of the semiconductor chip positions or in areas the for Charge compensation zones or for Collector and Drainebiete are provided applied. These MAX ceramic layers are applied in a layer width and in a layer thickness, which is a monocrystalline overgrowth the selectively applied MAX ceramic layers enable. Subsequently an epitaxial layer is applied to the semiconductor substrate, wherein the selectively applied MAX ceramic layers overgrow with semiconductor material become.

Schließlich werden Halbleiterbauelementstrukturen in den Halbleiterchippositionen der Epitaxieschicht über den vergrabenen und strukturierten MAX-Keramikschichen hergestellt. Dieses Verfahren hat den Vorteil, dass Ladungsträgerrekombinationszonen in Randgebieten zwischen Zellenbereich und Randzone des Halbleiterchips und/oder in Bereichen, die Ladungskompensationszonen eines Leistungshalbleiterbauelements aufweisen, und/oder in Draingebieten bzw. Kollektorgebieten von Leistungshalbleiterbauelementen platziert werden können.Finally Semiconductor device structures in the semiconductor chip positions of Epitaxial layer over the buried and structured MAX ceramic shells. This method has the advantage that charge carrier recombination zones in peripheral areas between cell area and edge zone of the semiconductor chip and / or in areas, the charge compensation zones of a power semiconductor device and / or in drainage areas or collector areas of Power semiconductor devices can be placed.

Mit dem Einbringen derartiger MAX-Keramikschichten sind unterschiedliche Vorteile verbunden, die im einzelnen in der einschlägigen Literatur nachlesbar sind, jedoch nicht in Verbindung mit MAX-Keramikschichten, sondern in Verbindung mit vergrabenen Metallschichten. Derartige vergrabene Metall schichten haben jedoch den Nachteil, dass sie nicht hochtemperaturfest sind und somit nicht geeignet sind, Hochtemperaturprozesse in der Halbleiterfertigung zu überstehen, ohne die Halbleiterstruktur zu durchdringen und/oder zu zerstören. Die MAX-Keramikschichten haben dagegen den Vorteil, dass sie zu beliebigen und vorteilhaften Fertigungszeiten in dem Herstellungsprozess realisiert werden können und auch nachfolgende Hochtemperaturprozesse unbeschadet überstehen.With the introduction of such MAX ceramic layers are different Benefits connected in detail in the relevant literature are readable, but not in conjunction with MAX ceramic layers, but in connection with buried metal layers. such However, buried metal layers have the disadvantage that they are not are high temperature resistant and thus not suitable, high temperature processes to survive in semiconductor manufacturing, without penetrating and / or destroying the semiconductor structure. The On the other hand, MAX ceramic layers have the advantage that they can be used in any desired way and advantageous production times realized in the manufacturing process can be and survive unscathed even subsequent high-temperature processes.

Ferner haben die MAX-Keramikschichten den Vorteil, dass sie elektrisch gut leitend sind, wobei die spezifische Leitfähigkeit der MAX-Schichten der spezifischen Leitfähigkeit von Eisen entspricht, und dass sie mit ihrem thermischen Ausdehnungskoeffizienten deutlich geringer sind, als die thermischen Ausdehnungskoeffizienten, die für Metalle bekannt sind, so dass die thermischen Spannungen in einem Siliziumhalbleiterkörper geringer sind, als bei vergrabenen Metallschichten. Auch die hohe thermische Leitfähigkeit derartiger MAX-Schichten ist von großem Vorteil für Leistungshalbleiterbauelemente.Further The MAX ceramic layers have the advantage of being electric are highly conductive, with the specific conductivity of the MAX layers of the specific conductivity corresponds to iron, and that with their thermal expansion coefficient are significantly lower than the thermal expansion coefficients, the for Metals are known, so the thermal stresses in one Silicon semiconductor body are lower than with buried metal layers. Even the high thermal conductivity such MAX layers is great advantage for Power semiconductor devices.

Ein Verfahren zum selektiven Aufbringen der MAX-Keramikschichten weist die folgenden Verfahrensschritte auf. Zunächst wird ganzflächig eine MAX-Keramikschicht mittels CVD-Verfahren (chemical vapour deposition) oder PVD-Verfahren (pysical vapour deposition) wie Sputtern auf dem Halbleitersubstrat abgeschieden. Anschließend wird eine Photolackschicht auf der ganzflächig abgeschiedenen MAX-Keramikschicht aufgebracht. Danach wird die Photolackschicht photolithographisch strukturiert, so dass Bereiche, in denen die MAX-Keramikschicht stehen bleiben soll, von Photolack bedeckt sind und die übrigen Bereiche von Photolack frei gehalten werden. Danach erfolgt ein selektives Entfernen von Bereichen der MAX-Keramikschicht, die nicht von Photolack bedeckt sind.One A method for selectively applying the MAX ceramic layers has the following process steps. First, the whole area becomes one MAX ceramic layer by CVD method (chemical vapor deposition) or PVD process (pysical vapor deposition) such as sputtering deposited on the semiconductor substrate. Subsequently becomes a photoresist layer on the over-surface deposited MAX ceramic layer applied. Thereafter, the photoresist layer becomes photolithographic structured so that areas in which the MAX ceramic layer should remain, are covered by photoresist and the remaining areas of photoresist are free being held. This is followed by a selective removal of areas the MAX ceramic layer, which are not covered by photoresist.

Schließlich wird die strukturierte Photolackschicht unter Freilegen der MAX-Keramikschicht beispielsweise in den Zellenbereichen der Halbleiterchippositionen entfernt. Anstelle einer derartigen photolithographischen Strukturierung einer MAX-Keramikschicht können derartige MAX-Keramikschichten durch Fenster einer Maske selektiv aufgebracht werden. Schließlich ist es auch möglich, die geschlossene MAX-Keramikschicht durch Laserablation zu strukturieren.Finally will the patterned photoresist layer exposing the MAX ceramic layer for example in the cell areas of the semiconductor chip positions away. Instead of such photolithographic structuring a MAX ceramic layer can such MAX ceramic layers through windows of a mask selectively be applied. After all it is also possible the closed MAX ceramic layer through Structure laser ablation.

Eine besonders vorteilhafte Ausgestaltungsform mit Hilfe von MAX-Keramikschichten ergibt sich bei Kompensationsbauelementen wie z. B. dem "Cool-MOS" zur Verbesserung der Kommutierungsfestigkeit. Bei einem derartigen Bauelement kann es wegen der Injektion von Ladungsträgern beim Betrieb der Body-Diode des Transistors während eines schnellen Kommutierungsvorgangs zum Ausfall am Übergang zwischen Zellgebiet und Randstruktur kommen. Analog zu Freilaufdioden kann dieser Ausfall am Rand vermieden werden, wenn die Ladungsträgerinjektion in das Randgebiet durch Ladungsträgerrekombinationszonen aus MAX-Schichten unterdrückt wird.A particularly advantageous embodiment with the aid of MAX ceramic layers results in Kompensationsbauelementen such. As the "Cool MOS" to improve the commutation. In such a device, it may be due to the injection of charge carriers in the operation of the body diode of the transistor during a fast commutation process to failure at the transition between cell area and edge structure come. Similar to freewheeling diodes, this marginal failure can be avoided if carrier injection into the periphery is suppressed by carrier recombination zones of MAX layers.

Zu diesem Zweck wird im Bereich der äußeren Zellen und mindestens zum Beginn der Randstruktur MAX-Material auf dem Substrat bereitgestellt und mittels eines lateralen Epitaxieüberwachsens von einer Epitaxieschicht bedeckt. An dieser metallähnlichen Keramikschicht kommt es zur Rekombination von Elektronen-Loch-Paaren und gleichzeitig wird die Injektion von Elektronen aus dem Substrat während des Diodenbetriebs des "CoolMOS" verhindert. Die Überschwemmung mit Ladungsträ gern im Rand ist damit deutlich reduziert und somit wird die Kommutierungsfestigkeit verbessert.To this purpose is in the field of outer cells and at least provided at the beginning of the edge structure MAX material on the substrate and by means of lateral epitaxial growth from an epitaxial layer covered. At this metal-like Ceramic layer, it comes to the recombination of electron-hole pairs and at the same time the injection of electrons from the substrate while the diode operation of the "CoolMOS" prevented. The flood with charge carriers like in the margin is thus significantly reduced and thus the commutation resistance improved.

Dabei ist es von Vorteil, dass die Raumladungszone im Sperrfall nicht ganz bis an die metallähnliche MAX-Keramikschicht heranreicht, um die Sperrfähigkeit weiter zu gewährleisten, bzw. um auch zu vermeiden, dass der Leckstrom im Sperrbetrieb über einen möglichen Schottky-Kontakt zur MAX-Schicht abgeführt werden muss. Dabei ist hier von Vorteil, dass in den äußeren Bereichen des Rands keine nennenswerte Injektion von Ladungsträgern mehr stattfinden kann, weil die p-Gebiete der Vorderseite nur über relativ hochohmige p-Gebiete der Kompensationsschicht angeschlossen sind. Dadurch muss auf der Rückseite in diesem Bereich kein MAX-Material mehr eingebracht sein, um für die Rekombination der Ladungsträger zu sorgen.there it is advantageous that the space charge zone in the case of blocking not right up to the metal-like MAX ceramic layer comes close to the blocking ability to ensure further or to avoid that the leakage current in the blocking mode via a potential Schottky contact to the MAX layer must be dissipated. It is Here is an advantage that in the outer areas the rim no significant injection of charge carriers more can take place because the p-areas of the front only over relative high-resistance p regions of the compensation layer are connected. This must be on the back In this area no MAX material should be introduced to recombine the charge carrier to care.

Die erforderliche Breite der MAX-Schicht bleibt somit limitiert, was sich günstig auf das laterale epitaktische Überwachsen der MAX-Keramikschicht auswirkt. Auch bei dieser Ausgestaltung der Erfindung kann man alternativ die Erzeugung vergrabener Ladungsträgerrekombinationszonen mittels einer maskierten Implantation nicht dotierend wirkender Ionen, wie z. B. Argon-, Kohlenstoff- oder Sauerstoffionen zusätzlich einsetzen.The required width of the MAX layer thus remains limited, which favorable on the lateral epitaxial overgrowth the MAX ceramic layer. Also in this embodiment of Invention may alternatively be the generation of buried charge carrier recombination zones by means of a masked implantation non-doping acting Ions, such as. B. argon, carbon or oxygen ions in addition.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.The The invention will now be described with reference to the accompanying figures.

1 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Zellengebietes eines Halbleiterbauelements; 1 shows a schematic cross section through a portion of a cell region of a semiconductor device;

2 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Randgebietes eines Leistungshalbleiterbauelements. 2 shows a schematic cross section through a portion of an edge region of a power semiconductor device.

1 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Zellengebietes 11 eines Halbleiterbauelements mit einer Driftstrecke 14. Das Zellengebiet 11 ist in einen Halbleiterkörper 2 eingebracht, der aus einem hochdotierten Bereich 5 in Form eines Halbleitersubstrats 9 besteht, wobei auf der Rückseite 27 des Halbleitersubstrats 9 eine Drainelektrode D angeordnet ist. Auf dem hochdotieren Bereich 5 ist ein schwach- bis mitteldotierter Bereich 6 angeordnet, der aus einer Epitaxieschicht 10 gebildet ist, die auch inhomogen, insbesondere schichtartig inhomogen dotiert sein kann, und in die eine Grabenstruktur 15 mit einer Gatestruktur 16 eingebracht ist. Die Grabenstruktur 15 ist mit einer polykristallinen Gateelektrode G angefüllt, wobei zwischen Gateelektrode G und Bodyzone 13 auf den Grabenwänden 28 eine Gateoxidschicht 23 angeordnet ist. 1 shows a schematic cross section through a portion of a cell area 11 a semiconductor device with a drift path 14 , The cell area 11 is in a semiconductor body 2 brought in from a heavily doped area 5 in the form of a semiconductor substrate 9 exists, being on the back 27 of the semiconductor substrate 9 a drain electrode D is arranged. On the high potion area 5 is a weak to medium doped area 6 arranged, consisting of an epitaxial layer 10 is formed, which may also be inhomogeneous, in particular layered inhomogeneously doped, and in a trench structure 15 with a gate structure 16 is introduced. The trench structure 15 is filled with a polycrystalline gate electrode G, wherein between gate electrode G and body zone 13 on the moat walls 28 a gate oxide layer 23 is arranged.

An die Bodyzone 13 schließt sich eine Source-Zone 29 an, die über eine Sourceelektrode S kontaktiert wird und einen pn-Übergang 17 ausbildet, der bei Anlegen einer Sperrspannung zwischen der Sourceelektrode S und der Drainelektrode D eine Raumladungszone 3 ausbildet, wobei oberhalb der Raumladungszone 3 im neutralen Gebiet der Bodyzone 13 in einer Tiefe t eine Ladungsträgerrekombinationszone 1 in Form eines Hohlraumes 7 als vergrabene Struktur in dem Halbleiterkörper 2 eingebracht ist.To the bodyzone 13 closes a source zone 29 which is contacted via a source electrode S and a pn junction 17 forms, upon application of a reverse voltage between the source electrode S and the drain electrode D, a space charge zone 3 forms, with above the space charge zone 3 in the neutral area of the Bodyzone 13 at a depth t, a charge carrier recombination zone 1 in the form of a cavity 7 as a buried structure in the semiconductor body 2 is introduced.

Dieser Hohlraum 7 ist durch eine hochdosierte selektive Bestrahlung mittels Wasserstoffionen bzw. Protonen entstanden, die mindestens mit einer Dosis von 1016 cm–2 in den Halbleiter körper 2 von der Oberseite 24 des Halbleiterkörper 2 aus eingebracht wurden. Dabei entstehen in der Bragg'schen Abbremszone Kristalldefekte, die sich bei einer Tempertemperatur T zwischen 700 °C ≤ T ≤ 1100 °C zu Leerstellenclustern bzw. Leerstellenagglomeraten in Form eines derartigen Hohlraums 7 vereinigen.This cavity 7 is formed by a high-dose selective irradiation by means of hydrogen ions or protons, the body at least with a dose of 10 16 cm -2 2 from the top 24 of the semiconductor body 2 were introduced from. In the Bragg deceleration zone, crystal defects are formed which, at an annealing temperature T between 700 ° C.≤T≤1100 ° C., form vacancy clusters or vacancy agglomerates in the form of such a cavity 7 unite.

Die Grenzbereiche bzw. die Wände dieses Hohlraums 7 stellen Ladungsträgerrekombinationszentren 1 dar, welche die Ladungsträgerlebensdauer in ihrer Umgebung derart vermindern, dass ein Durchschalten des parasitären Transistors zwischen Sourcezone 29 und Driftstrecke 14 des Halbleiterbauelements verhindert wird. Werden anstelle der leichten Wasserstoffionen schwerere Ionen aus Sauerstoff, Kohlenstoff und/oder Argon für die Erzeugung einer Ladungsträgerrekombinationszone eingesetzt, so bilden sich anstelle des Hohlraums Präzipitate bzw. Cluster von Sauerstoff-, Kohlenstoff- und/oder Argonatomen. Auch diese Präzipitate stellen Ladungsträgerrekombinationszonen 1 dar.The border areas or the walls of this cavity 7 represent charge carrier recombination centers 1 which reduce the charge carrier lifetime in their environment such that switching the parasitic transistor between source zone 29 and drift path 14 of the semiconductor device is prevented. Become heavier ions of oxygen, carbon instead of the light hydrogen ions and / or argon are used to generate a charge carrier recombination zone, precipitates or clusters of oxygen, carbon and / or argon atoms are formed instead of the cavity. These precipitates also represent charge carrier recombination zones 1 represents.

2 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Randgebietes 12 eines Leistungshalbleiterbauelements. Bei dieser Ausführungsform der Erfindung wurde eine Ladungsträgerrekombinationszone 1 aus einer MN+1 Axn-Keramik 8 in einem Übergangsbereich 4 zwischen einem hochdotierten Substrat 9 und einer mittel- bis schwachdotierten Sockelepitaxieschicht 25 angeordnet. Die Breite b und die Dicke d der MAX-Keramik 8 ist so bemessen, dass ein epitaxiales Überwachsen der Schicht durch die Sockelepitaxieschicht 25 möglich ist. Ein Vergleich des spezifischen elektrischen Widerstandes ρ in Ω mm2 m–1 bei 25 °C und des thermischen Ausdehnungskoeffizienten α in 10–6 K–1 von ausgesuchten MAX-Keramiken und Metallen bzw. Halbleitern zeigt die nachfolgende Tabelle:

Figure 00190001
2 shows a schematic cross section through a portion of a border area 12 a power semiconductor device. In this embodiment of the invention, a charge carrier recombination zone 1 from an M N + 1 Ax n ceramic 8th in a transition area 4 between a heavily doped substrate 9 and a medium to weak doped pedestal epitaxial layer 25 arranged. The width b and the thickness d of the MAX ceramic 8th is sized so that epitaxial overgrowth of the layer through the pedestal epitaxial layer 25 is possible. A comparison of the specific electrical resistance ρ in Ω mm 2 m -1 at 25 ° C and the thermal expansion coefficient α in 10 -6 K -1 of selected MAX ceramics and metals or semiconductors is shown in the following table:
Figure 00190001

An dieser metallähnlichen Schicht, die eine elektrische Leitfähigkeit wie metallisches Eisen aufweist, kommt es zur Rekombination von Elektron-Loch-Paaren und gleichzeitig wird die Injektion von Elektronen aus dem Substrat 9 während des Diodenbetriebes des hier gezeigten CoolMOS-Leistungsbauelements verhindert.At this metal-like layer, which has an electrical conductivity such as metallic iron, it comes to the recombination of electron-hole pairs and at the same time, the injection of electrons from the substrate 9 during diode operation of the CoolMOS power device shown here.

Die Überschwemmung im Randgebiet 12 ist deutlich reduziert, womit die Kommutierungsfestigkeit verbessert wird. Die Raumladungszone zwischen den darüber angeordneten p-leitenden Zonen 26 und dem umgebenden schwach dotierten n-leitenden Siliziumbereich 6, die sich im Sperrfall des Halbleiterbauelements in dem Randgebiet 12 ausbildet, reicht nicht ganz bis an die metallähnliche MAX-Keramikschicht 8 heran, um die Sperrfähigkeit des Halbleiterbauelements weiter zu gewährleisten, bzw. um auch zu vermeiden, dass ein Leckstrom im Sperrbetrieb über einen möglichen Schottky-Kontakt zu der MAX-Keramikschicht 8 abgeführt werden muss.The flooding in the outskirts 12 is significantly reduced, which improves the commutation resistance. The space charge zone between the overlying p-type zones 26 and the surrounding lightly doped n-type silicon region 6 in the case of the blocking of the semiconductor device in the peripheral area 12 does not quite reach the metal-like MAX ceramic layer 8th In order to further ensure the blocking capability of the semiconductor device, or also to avoid that a leakage current in the blocking operation via a possible Schottky contact to the MAX ceramic layer 8th must be dissipated.

Durch die vergrabene MAX-Keramikschicht, die eine Ladungsträgerrekombinationszone darstellt, findet im Randbereich des Halbleiterbauelements keine nennenswerte Injektion von Ladungsträgern mehr statt, zumal die p-Gebiete der Oberseite nur über relativ hochohmige p-Gebiete der Kompensationsschicht angeschlossen sind. Die übrige Strukturierung bzw. die übrigen strukturierten Schichten auf der Oberseite 24 des Halbleiterkörpers 2 weisen im Zellengebiet 11 bekannte MOS-FET-Strukturen auf und im Randgebiet 12 allgemein bekannte und entsprechend strukturierte Metallschichten 20, Zwischenoxidschichten 21, strukturierte Polysiliziumschichten 22 sowie die Gateoxidschicht 23 auf, sodass sich eine Erörterung ihrer Funktionen erübrigt.Due to the buried MAX ceramic layer, which represents a charge carrier recombination zone, there is no appreciable injection of charge carriers in the edge region of the semiconductor component, especially as the p regions of the upper side are connected only via relatively high-resistance p regions of the compensation layer. The remaining structuring or the remaining structured layers on the top 24 of the semiconductor body 2 show in the cell area 11 known MOS-FET structures on and in the outskirts 12 well-known and correspondingly structured metal layers 20 , Intermediate oxide layers 21 , structured polysilicon layers 22 and the gate oxide layer 23 on, so that a discussion of their functions is unnecessary.

Zwischen der Metallschicht 20 und einer Passivierungsschicht 18 des Halbleiterbauelements, die üblicherweise aus Siliziumdioxid und/oder Siliziumnitrid besteht, ist eine Haftvermittlerschicht 19 angeordnet, die dafür sorgt, dass die Passivierungsschicht 18 sowohl auf den Metallbereichen der Metallschicht 20, als auch auf den Zwischenoxidschichten 21 gut haftet.Between the metal layer 20 and a passivation layer 18 of the semiconductor device, which usually consists of silicon dioxide and / or silicon nitride, is a primer layer 19 arranged, which ensures that the passivation layer 18 both on the metal areas of the metal layer 20 , as well as on the intermediate oxide layers 21 good adhesion.

11
Ladungsträgerrekombinationszone bzw. LadungsträgersenkeLadungsträgerrekombinationszone or charge carrier sink
22
HalbleiterkörperSemiconductor body
33
RaumladungszoneSpace charge region
44
Übergangsbereich von hoher zu schwacher DotierungTransition area from high to weak doping
55
hochdotierter Bereichhighly paid Area
66
schwach dotierter Bereichweak doped area
77
Hohlraum bzw. Ladungsträgersenkecavity or charge carrier sink
88th
MAX-Keramik bzw. LadungsträgersenkeMAX ceramics or charge carrier sink
99
Substrat (hochdotiert)substratum (Highly doped)
1010
Epitaxieschicht (schwach- bis mitteldotiert)epitaxial layer (weak to medium doped)
1111
Zellengebietcell area
1212
Randgebietoutskirts
1313
BodyzoneBody zone
1414
Driftstreckedrift
1515
Grabenstrukturgrave structure
1616
Gatestrukturgate structure
1717
pn-Übergangpn junction
1818
Passivierungsschichtpassivation layer
1919
HaftvermittlerschichtBonding layer
2020
MetallkontaktschichtMetal contact layer
2121
Zwischenoxidschichtintermediate oxide
2222
Polysiliziumschichtpolysilicon layer
2323
Gateoxidschichtgate oxide layer
2424
Oberseite des Halbleiterkörperstop of the semiconductor body
2525
Sockelepitaxieschichtpedestal
2626
p-leitende ZonenP-type zones
2727
Rückseite des Halbleitersubstratsback of the semiconductor substrate
2828
Grabenwandgrave wall
bb
Schichtbreite (MAX)layer width (MAX)
dd
Schichtdicke (MAX)layer thickness (MAX)
tt
Tiefe der Ladungsträgerrekombinationszentrendepth the charge carrier recombination centers
GG
Gateelektrodegate electrode
DD
Drainelektrodedrain
SS
Sourceelektrodesource electrode

Claims (25)

Halbleiterbauelement insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen (1), wobei die Ladungsträgerrekombinationszonen (1) in einem Halbleiterkörper (2) vergraben und in der Nachbarschaft von Raumladungszonen (3) und/oder von Übergangsbereichen (4) von hochdotierten zu schwachdotierten Bereichen (5, 6) angeordnet sind, und wobei die Ladungsträgerrekombinationszonen (1) eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei Halbleiterprozesstemperaturen beständig sind.Semiconductor component, in particular power semiconductor component with charge carrier recombination zones ( 1 ), wherein the charge carrier recombination zones ( 1 ) in a semiconductor body ( 2 ) and in the vicinity of space charge zones ( 3 ) and / or transition areas ( 4 ) from highly doped to weakly doped regions ( 5 . 6 ) and the charge carrier recombination zones ( 1 ) have such a high temperature resistance that they are stable at semiconductor processing temperatures. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) zu Hohlräumen (7) agglomerierte Gitterleerstellencluster aufweisen.Semiconductor component according to Claim 1, characterized in that the charge carrier recombination zones ( 1 ) to cavities ( 7 ) have agglomerated lattice vacancy clusters. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) elektrisch leitende MAX-Keramiken (8) aufweisen, wobei M ein Übergangsmetall, A ein Element der III. bis VI. Hauptgruppe des Periodischen Systems und X Silizium oder Kohlenstoff aufweist.Semiconductor component according to Claim 1, characterized in that the charge carrier recombination zones ( 1 ) electrically conductive MAX ceramics ( 8th ), wherein M is a transition metal, A is an element of III. to VI. Main group of the periodic system and X has silicon or carbon. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) Präzipitate von Argon-, Sauerstoff- und/oder Kohlenstoffatomen aufweisen.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) Have precipitates of argon, oxygen and / or carbon atoms. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) auf einer Grenzschicht zwischen einem hochdotierten Substrat (9) und einer schwachdotierten bis mitteldotierten Epitaxieschicht (11) eines IGBTs oder eines MOS-Leistungsbaulements, insbesondere eines Kompensationsbauelements angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) on a boundary layer between a heavily doped substrate ( 9 ) and a weakly doped to middle-doped epitaxial layer ( 11 ) of an IGBT or a MOS Leistungsbaulements, in particular a Kompensationsbauelements are arranged. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als vergrabene Schicht in einem Grenzbereich zwischen einem hochdotierten Substrat (9) und einer schwachdotierten bis mitteldotierten Epitaxieschicht (10) im Übergangsbereich zwischen einem zellgebiet (11) und einem Randgebiet (12) eines IGBTs oder eines MOS-Leistungsbaulements, insbesondere eines Kompensationsbauelements angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) as a buried layer in a boundary region between a heavily doped substrate ( 9 ) and a weakly doped to middle-doped epitaxial layer ( 10 ) in the transition area between a cell area ( 11 ) and a peripheral area ( 12 ) of an IGBT or a MOS Leistungsbaulements, in particular a Kompensationsbauelements are arranged. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als vergrabener Hohlraum (7) in einem Temperatursensor unterhalb und/oder oberhalb der Raumladungszone des thermosensitiven pn-Übergangs angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the Charge carrier recombination zones ( 1 ) as a buried cavity ( 7 ) are arranged in a temperature sensor below and / or above the space charge zone of the thermosensitive pn junction. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in den Bodyzonen (13) eines IGBTs oder eines MOS-Leistungsbauelements oberhalb der Raumladungszone (3) des pn-Übergangs zu Driftzonen einer Driftstrecke (14) angeordnet sind.Semiconductor component according to one of Claims 1 to 4, characterized in that the charge carrier recombination zones ( 1 ) as charge carrier sink in the body zones ( 13 ) of an IGBT or of a MOS power component above the space charge zone ( 3 ) of the pn junction to drift zones of a drift path ( 14 ) are arranged. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in "latch-up" gefährdeten Bereichen eines IGBTs oder eines MOS-Leistungsbauelements angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) are arranged as charge carrier sinks in "latch-up" hazardous areas of an IGBT or a MOS power device. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in Bodyzonen (13) eines IGBTs oder eines MOS-Leistungsbauelements mit einer in einer Grabenstruktur (15) angeordneten Gatestruktur (16) oberhalb der Raumladungszone (3) des pn-Übergangs von Bodyzonen (13) zu Driftzonen einer Driftstrecke (14) angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the charge carrier recombination zones ( 1 ) as charge carrier sink in body zones ( 13 ) of an IGBT or a MOS power device having a trench structure ( 15 ) arranged gate structure ( 16 ) above the space charge zone ( 3 ) of the pn-junction of body zones ( 13 ) to drift zones of a drift path ( 14 ) are arranged. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in unkritischen Bereichen eines Halbleiterkörpers (2) zur Lokalisierung von Lawineneffekt-Durchbrüchen angeordnet sind.Semiconductor component according to one of Claims 1 to 4, characterized in that the charge carrier recombination zones ( 1 ) as charge carrier sink in uncritical regions of a semiconductor body ( 2 ) are arranged for the localization of avalanche effect breakthroughs. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ladungsträgerrekombinationszonen (1) als Ladungsträgersenke in integrierten Schaltungen an querstromgefährdeten Positionen angeordnet sind.Semiconductor component according to one of Claims 1 to 4, characterized in that the charge carrier recombination zones ( 1 ) are arranged as charge sinks in integrated circuits at cross-current endangered positions. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen mit Ladungsträgerrekombinationszonen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers aus einem Halbleiterkörper (2) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen; – Herstellen von Halbleiterbauelementstrukturen in den Halbleiterchippositionen; – selektives Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) in der Nachbarschaft von Raumladungszonen (3) und/oder von Übergangsbereichen (4) von hochdotierten zu schwachdotierten Bereichen (5, 6), wobei die Ladungsträgerrekombinationszonen (1) eine derart hohe Temperaturfestigkeit aufweisen, dass sie bei nachfolgenden Halbleiterprozesstemperaturen beständig sind.Method for producing a plurality of semiconductor components, in particular power semiconductor components having charge carrier recombination zones ( 1 ), the method comprising the following method steps: - producing a semiconductor wafer from a semiconductor body ( 2 ) having a plurality of semiconductor chip positions arranged in rows and columns; Fabricating semiconductor device structures in the semiconductor chip locations; Selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) in the vicinity of space charge zones ( 3 ) and / or transition areas ( 4 ) from highly doped to weakly doped regions ( 5 . 6 ), wherein the charge carrier recombination zones ( 1 ) have such a high temperature resistance that they are stable at subsequent semiconductor processing temperatures. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) mittels Ionenimplantation hoher Dosen von 1 × 1015 cm–2 bis 1 × 1016 cm–2 aus Argonionen, Kohlenstoffionen und/oder Sauerstoffionen unter Bildung von Clustern und/oder Agglomerationen in der Bragg'schen Abbremszone der Ionen in benachbarten Bereichen zu Raumladungszonen (3) der Halbleiterbauelementstrukturen erfolgt.Method according to claim 13, characterized in that the selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 by ion implantation of high doses of 1 × 10 15 cm -2 to 1 × 10 16 cm -2 of argon ions, carbon ions and / or oxygen ions to form clusters and / or agglomerations in the Bragg deceleration zone of ions in adjacent regions to space charge zones ( 3 ) of the semiconductor device structures. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das selektive Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) in den Halbleiterkörper (2) mittels Ionenimplantation hoher Dosen von mindestens 1 × 1016 cm–2 aus Wasserstoffionen unter Bildung von Clustern und/oder Agglomerationen von Gitterleerstellen in der Bragg'schen Abbremszone der Ionen zu vergrabenen Hohlräumen (7) in Bereichen benachbart zu Raumladungszonen der Halbleiterbauelementstrukturen erfolgt.Method according to claim 13, characterized in that the selective introduction of buried charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) by ion implantation of high doses of at least 1 × 10 16 cm -2 from hydrogen ions to form clusters and / or agglomerations of vacancies in the Bragg deceleration zone of the ions to be buried cavities ( 7 ) occurs in regions adjacent to space charge zones of the semiconductor device structures. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der Halbleiterwafer nach Einbringen der vergrabenen Ladungsträgerrekombinationszonen (1) bei Temperaturen T von 700 °C ≤ T ≤ 1100 °C getempert wird.Method according to one of claims 13 to 15, characterized in that the semiconductor wafer after introduction of the buried charge carrier recombination zones ( 1 ) at temperatures T of 700 ° C ≤ T ≤ 1100 ° C is annealed. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die Tiefe (t) der Ladungsträgerrekombinationszonen (1) in dem Halbleiterkörper (2) durch Variation der Ionenbestrahlungsenergie ES im Bereich von 50 keV ≤ ES ≤ 200 keV vorzugsweise von 70 keV ≤ ES ≤ 120 keV gesteuert wird.Method according to one of claims 13 to 16, characterized in that the depth (t) of the charge carrier recombination zones ( 1 ) in the semiconductor body ( 2 ) is controlled by varying the ion irradiation energy E S in the range of 50 keV ≦ E s ≦ 200 keV, preferably 70 keV ≦ E s ≦ 120 keV. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die vergrabenen Ladungsträgerrekombinationszonen (1) in einer abgestuften Hohlraumstruktur zueinander in der Tiefe (t) versetzt angeordnet werden.Method according to one of claims 13 to 17, characterized in that the buried La carrier recombination zones ( 1 ) in a stepped cavity structure to each other in the depth (t) are arranged offset. Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass zum Einbringen der vergrabenen Ladungsträgerrekombinationszonen (1) Linearbeschleuniger in Tandemanordnung verwendet werden.Method according to one of claims 13 to 18, characterized in that for introducing the buried charge carrier recombination zones ( 1 ) Linear accelerator can be used in tandem. Verfahren nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass Leerstellen/Sauerstoffkomplexe, wie VO-Komplexe und/oder V2O-Komplexe im durchstrahlten Bereich beim Tempern ausgeheilt werden.Method according to one of claims 13 to 19, characterized in that vacancies / oxygen complexes, such as VO complexes and / or V 2 O complexes are annealed in the irradiated region during annealing. Verfahren nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, dass beim Einbringen der vergrabenen Ladungsträgerrekombinationszonen (1) Schwachstellen in den Halbleiterbauelementen eines Halbleiterwafers geschaffen werden, die in durchbruchsspannungsgefährdeten Halbleiterbauelementen in unkritischen Bereichen angeordnet werden.Method according to one of claims 13 to 20, characterized in that during the introduction of the buried charge carrier recombination zones ( 1 ) Weak points in the semiconductor devices of a semiconductor wafer are created, which are arranged in breakdown voltage sensitive semiconductor devices in non-critical areas. Verfahren nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet, dass zum selektives Einbringen von vergrabenen Ladungsträgerrekombinationszonen (1) eine Maske aus einer strukturierten Metallschicht, oder einer strukturierten Keramikschicht, oder einer strukturierten photolithographischen Schicht auf die Oberseite oder die Rückseite des Halbleiterwafers aufgebracht wird, durch welche eine Ionenimplantation erfolgt.Method according to one of claims 13 to 21, characterized in that for the selective introduction of buried charge carrier recombination zones ( 1 ) is applied a mask made of a patterned metal layer, or a patterned ceramic layer, or a patterned photolithographic layer on the top or the back of the semiconductor wafer through which an ion implantation takes place. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen mit Ladungsträgerrekombinationszonen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers als Halbleitersubstrat (9) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen; – selektives Aufbringen von MAX-Keramikschichten als Ladungsträgerrekombinationszonen (1) in Randgebieten (12) der Halbleiterchippositionen oder in Bereichen, die für Ladungskompensationszonen oder für Kollektor- oder Draingebiete vorgesehen sind, in einer Schichtbreite (b) und Schichtdicke (d), die ein monokristallines Überwachsen der selektiv aufgebrachten MAX-Keramikschichten (8) ermöglichen; – Aufwachsen einer Epitaxieschicht (10) auf dem Halbleiterwafer unter Überwachsen der selektiv aufgebrachten MAX-Keramikschichten (8); – Herstellen von Halbleiterbauelementstrukturen in den Halbleiterchippositionen der Epitaxieschicht über den vergrabenen und strukturierten MAX-Keramikschichen (8).Method for producing a plurality of semiconductor components, in particular power semiconductor components having charge carrier recombination zones, the method comprising the following method steps: - producing a semiconductor wafer as a semiconductor substrate ( 9 ) having a plurality of semiconductor chip positions arranged in rows and columns; Selective application of MAX ceramic layers as charge carrier recombination zones ( 1 ) in peripheral areas ( 12 ) of the semiconductor chip positions or in areas which are provided for charge compensation zones or for collector or drain regions, in a layer width (b) and layer thickness (d), which monocrystalline overgrowth of the selectively applied MAX ceramic layers (FIG. 8th ) enable; Growing an epitaxial layer ( 10 ) on the semiconductor wafer while overgrowing the selectively applied MAX ceramic layers ( 8th ); Producing semiconductor device structures in the semiconductor chip positions of the epitaxial layer over the buried and patterned MAX ceramic layers (US Pat. 8th ). Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass zum selektiven Aufbringen der MAX-Keramikschicht (8) folgende Verfahrensschritte durchgeführt werden: – ganzflächiges Abscheiden einer MAX-Keramikschicht (8) mittels CVD-Verfahren auf dem Halbleiterwafersubstrat (9); – Aufbringen einer Photolackschicht auf der MAX-Keramikschicht (8); – photolithographisches Strukturieren der Photolackschicht; – selektives Entfernen von Bereichen der MAX-Keramikschicht (8), die nicht von Photolack bedeckt sind; – Entfernen der strukturierten Photolackschicht unter Freilegen der MAX-Keramikschicht (8) in den Randgebieten (12) der Halbleiterchippositionen.A method according to claim 23, characterized in that for the selective application of the MAX ceramic layer ( 8th ) the following method steps are carried out: blanket deposition of a MAX ceramic layer ( 8th ) by means of CVD methods on the semiconductor wafer substrate ( 9 ); Application of a photoresist layer on the MAX ceramic layer ( 8th ); Photolithographic patterning of the photoresist layer; Selective removal of areas of the MAX ceramic layer ( 8th ) that are not covered by photoresist; Removing the structured photoresist layer exposing the MAX ceramic layer ( 8th ) in peripheral areas ( 12 ) of the semiconductor chip positions. Verfahren nach Anspruch 23 oder Anspruch 24, dadurch gekennzeichnet, dass zum selektiven Aufbringen von MAX-Keramikschichten (8) diese MAX-Keramikschichten durch Fenster einer Maske selektiv aufgebracht werden.A method according to claim 23 or claim 24, characterized in that for the selective application of MAX ceramic layers ( 8th ) these MAX ceramic layers are selectively applied through windows of a mask.
DE102006006700A 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same Expired - Fee Related DE102006006700B9 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006006700A DE102006006700B9 (en) 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006006700A DE102006006700B9 (en) 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same

Publications (3)

Publication Number Publication Date
DE102006006700A1 true DE102006006700A1 (en) 2007-08-23
DE102006006700B4 DE102006006700B4 (en) 2008-03-13
DE102006006700B9 DE102006006700B9 (en) 2008-07-10

Family

ID=38288676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006006700A Expired - Fee Related DE102006006700B9 (en) 2006-02-13 2006-02-13 Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same

Country Status (1)

Country Link
DE (1) DE102006006700B9 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010036818B4 (en) * 2009-10-29 2015-08-20 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
DE102006047244B4 (en) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Semiconductor device with a monocrystalline semiconductor body and method for producing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206212A (en) * 2016-12-19 2018-06-26 比亚迪股份有限公司 IGBT and preparation method and electronic equipment, vehicle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196122A1 (en) * 1985-02-20 1986-10-01 Philips Electronics Uk Limited Bipolar semiconductor devices with implanted recombination region and their manufacture
WO2000007245A1 (en) * 1998-07-29 2000-02-10 Infineon Technologies Ag Power semiconductor having a reduced reverse current

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4435458C2 (en) * 1994-10-04 1998-07-02 Siemens Ag Semiconductor component controllable by field effect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196122A1 (en) * 1985-02-20 1986-10-01 Philips Electronics Uk Limited Bipolar semiconductor devices with implanted recombination region and their manufacture
WO2000007245A1 (en) * 1998-07-29 2000-02-10 Infineon Technologies Ag Power semiconductor having a reduced reverse current

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006047244B4 (en) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Semiconductor device with a monocrystalline semiconductor body and method for producing the same
DE102010036818B4 (en) * 2009-10-29 2015-08-20 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method

Also Published As

Publication number Publication date
DE102006006700B4 (en) 2008-03-13
DE102006006700B9 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
DE112014001838B4 (en) Semiconductor device with two Schottky junctions
DE10217610B4 (en) Metal-semiconductor contact, semiconductor device, integrated circuit and method
DE102007036147B4 (en) Method for producing a semiconductor body with a recombination zone
DE10000754B4 (en) Semiconductor component and method for its production
DE69332619T2 (en) Method of manufacturing a field effect device with an insulated gate
DE102010039258B4 (en) Transistor device with reduced short-circuit current
DE10207522B4 (en) Semiconductor component and method for its production
DE102014101951B4 (en) Superjunction semiconductor device with implantation zones and methods for their manufacture
DE102006047244B4 (en) Semiconductor device with a monocrystalline semiconductor body and method for producing the same
DE102008024464B4 (en) Semiconductor device
DE112006001791B4 (en) Non-punch-through high voltage IGBT for switching power supplies and method of making same
DE102013106946B4 (en) Method of forming laterally varying doping concentrations and a semiconductor device
DE19629088A1 (en) Vertical silicon carbide field effect transistor for use in extreme environment
DE112015004766T5 (en) SEMICONDUCTOR DEVICE
EP1097481A2 (en) Power semiconductor component for high blocking voltages
DE102015109545B4 (en) Transistor with field electrodes and improved avalanche breakdown behavior
EP0748520B1 (en) Silicon carbide-based mis structure with high latch-up resistance
DE102014101859B4 (en) Superjunction semiconductor device with overcompensation zones and method for their production
DE102018205274A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE112017002113B4 (en) semiconductor unit
DE102005039564A1 (en) Semiconductor component and method for its production
DE10047152A1 (en) High-voltage diode and process for its manufacture
DE60030059T2 (en) BREAKTHROUGH DIODE AND METHOD OF MANUFACTURE
DE102015118616B3 (en) Latchup-solid transistor
DE112017003513T5 (en) Semiconductor unit and method of making the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8397 Reprint of erroneous patent document
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SCHENKEL, K., DIPL.-ING.UNIV., PAT.-ASS., 82024 TA

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee