-
Die
Erfindung betrifft ein Verfahren zum Herstellen von SiC-Halbleiterbauelementen,
welche jeweils eine vorgegebene Anzahl an Einzelbauelementen aufweisen.
Die Erfindung betrifft ferner ein SiC-Halbleiterbauelement.
-
Heutige
Halbleiterbauelemente werden vorwiegend aus einem Halbleitermaterial
wie Silizium oder auch wie Gallium-Arsenid (GaAs) und Gallium-Phosphit
(Ga3P4) erzeugt,
die allerdings eine geringe thermische, chemische und physikalische
Stabilität
aufweisen.
-
Siliziumcarbid
(SiC) ist hingegen ein Halbleitermaterial, das insbesondere aufgrund
seines Wurtzite- bzw. Zinkblendekristallgitters eine physikalisch hochstabile
Kristallstruktur aufweist. Je nach Polytyp weisen SiC-Einkristalle
einen großen
energetischen Bandabstand von 2,2 eV bis 3,3 eV auf, wodurch sie thermisch
und insbesondere mechanisch besonders stabil und widerstandsfähig gegen
Strahlenschäden sind.
Dies macht SiC sehr attraktiv für
solche Halbleiterbauelemente, die extremen Temperaturen, Betriebs-
und Umweltbedingungen ausgesetzt sind, wie sie beispielsweise in
der Automobil- und Bahntechnik herrschen. Auf SiC basierende Halbleiterbauelemente
sind in der Lage, in einem großen
Spannungs- und Temperaturintervall, zum Beispiel bis zu 650 C bis 800°C, zu arbeiten,
weisen sehr gute Unterbrecher-Eigenschaften und geringe Verluste
auf und lassen sich zudem bei sehr hohen Arbeitsfrequenzen betreiben.
Im Vergleich zu Silizium weist SiC aufgrund der besseren Material-Eigenschaften
ein stärkeres
Durchbruchsfeld (bis zu 10 mal höher
als bei Silizium), eine höhere
Wärmeleitfähigkeit
(mehr als 3 mal höher
als bei Silizium) und eine größere Energiebandlücke (2,9
eV für
6 H-SiC) auf.
-
Da
die SiC-Halbleitertechnologie noch relativ jung und in vieler Hinsicht
noch nicht optimiert ist, existieren eine Reihe von Problemen bei
der Herstellung von SiC basierten Halbleiterbauelementen. Dies liegt
insbesondere darin, da für
die Herstellung von SiC-Bauelementen nicht ohne weiteres die gleichen technologischen
Verfahren angewendet werden können,
die auch bei Silizium-Bauelementen angewendet werden. Daher wird
derzeit SiC vorzugsweise für technologisch
relativ einfach herstellbare Halbleiterbauelemente, wie zum Beispiel
Schottky-Dioden, PN-Dioden, Feldeffekt-Transistoren, eingesetzt.
-
1 zeigt in idealisierter
Form die Strom-Spannungs-Kennlinie einer SiC-Leistungsdiode in Abhängigkeit
von der Temperatur T, wobei auf der Abszisse die Flussspannung UF
und auf der Ordinate der dabei fließende Strom I angegeben ist.
Mit KP ist er Kreuzungspunkt der beiden Diodenkennlinien bei hohen
Strömen
bezeichnet. Der üblicherweise verwendete
Arbeitspunkt einer SiC-Leistungsdiode befindet sich typischerweise
unterhalb des Kreuzungspunktes KP. Aus 1 zeigt sich, dass die Flussspannung
UF mit wachsender Temperatur T bei einem vorgegebenen, eingeprägten Strom
I sinkt. Bei einer vorgegebenen, aufgeprägten Flussspannung UF steigt
der Diodenstrom I mit wachsender Temperatur T. Dieses Phänomen bezeichnet
man auch als negativen Temperaturkoeffizienten (dU/dt < 0) bei konstantem
Strom. Üblicherweise
verwendete Siliziumdioden weisen demgegenüber einen positiven Temperaturkoeffizienten
auf, bei dem die Flussspannung UF bei konstantem Diodenstrom I mit
wachsender Temperatur T gleichfalls zunimmt.
-
Das
Phänomen
des negativen Temperatur-Koeffizienten ist einerseits mit einer
bei wachsender Temperatur ansteigenden Minoritätsladungsträger-Lebensdauer begründet. Zusätzlich oder
alternativ ist dieses Phänomen
auch durch einen mit wachsender Temperatur sinkenden Kontaktwiderstand zwischen
der Anodenkontaktmetallisierung und der darunter liegenden P-dotierten
Emitterzone begründet.
-
Das
oben anhand der 1 beschriebene Phänomen eines
negativen Temperatur-Koeffizienten ist insbesondere bei einer Parallelschaltung
mehrerer SiC-Leistungsdioden unerwünscht bzw. sogar schädlich, da
aufgrund Technologie bedingter Unterschiede der verschiedenen Leistungsdioden
eine gleichmäßige Aufteilung
des Gesamtstromes auf die verschiedenen Leistungsdioden der Parallelschaltung
nicht mehr gewährleistet
werden kann. In der Folge übernimmt
typischerweise eine der Leistungsdioden der Parallelschaltung einen
höheren
Strom als die übrigen
Leistungsdioden, was unmittelbar dazu führt, dass sich diese Leistungsdiode
stärker
erwärmt
als die übrigen
Leistungsdioden. Aufgrund des negativen Temperatur-Koeffizienten
bewirkt dies wiederum, dass der Strom durch eben diese Leistungsdiode
Kennlinienbedingt zusätzlich
ansteigt, was zu einer weiteren Erwärmung dieser Leistungsdiode führt. Dieses
Phänomen
führt schnell
zum Ausfall dieser Leistungsdiode und somit auch der gesamten Diodenparallelschaltung.
-
Unter
Verwendung von SiC können
Leistungshalbleiterbauelemente mit sehr hoher Sperrspannung im Bereich
von 600 V bis einige kV hergestellt werden, wie zum Beispiel bipolare
Hochspannungsschaltdioden, SiC-Schottkydioden und Feldeffekttransistoren.
Der Einsatz höherer
Spannungen hat meist den Zweck, größere elektrische Leistungen (im
Bereich von einigen Kilowatt) bei gleichem Strom umsetzen bzw. schalten
zu können.
Um die elektrische Leistung weiter zu steigern, sind jedoch höhere Ströme erforderlich,
als mit den heute verfügbaren SiC-Halbleiterbauelementen
realisierbar sind. Aufgrund der vergleichsweise sehr hohen Defektdichte des
SiC-Substratmaterials sind der Stromtragfähigkeit von SiC-Halbleiterbauelementen
verglichen mit Silizium- Halbleiterbauelementen sehr enge Grenzen gesetzt.
-
Derzeit
können
SiC-Bauelemente mit vertretbarer Ausbeute von mehr als 50% hergestellt
werden, die allerdings Nennströme
von lediglich einigen wenigen Ampere tragen. Beispielsweise benötigen für eine Sperrspannung
von 1200 V ausgelegte SiC-Schottkydioden
bei einem Nennstrom von 10 Ampere typischer weise eine Chipfläche von
etwa 5 mm2. Diese SiC-Schottkydioden können bei
einer angenommenen Defektdichte des SiC-Substrats von 10 cm–2 mit
einer Ausbeute von maximal 67% gefertigt werden. Um eine höhere Stromtragefähigkeit
zu realisieren, das heißt
bei Nennströmen
von mehr als 10 Ampere, müssen
mehrere solcher Einzelbauelemente parallel geschaltet werden.
-
Bei
einer solchen Parallelschaltung werden die Einzelbauelemente mehr
oder weniger zufällig ausgewählt. Hier
kann es zu Exemplarstreuungen kommen, verursacht durch zwar funktionsfähige Einzelbauelemente,
die jedoch zueinander eine unterschiedliche Strom-Spannungs-Charakteristik
dergestalt aufweisen, dass im ungünstigsten Fall eines dieser
Halbleiterbauelemente, beispielsweise bedingt durch einen negativen
Temperatur-Koeffizienten, überlastet
wird und in der Folge ausfällt.
Die Gefahr von Ausfällen
von Einzelbauelementen beim Aufbau sowie Zuverlässigkeitsprobleme im Betrieb
nehmen mit der Anzahl der für
eine Parallelschaltung erforderlichen Einzelbauelemente überproportional
zu. Aus diesem Grunde hat es sich bei bisherigen Anwendungen als
zweckmäßig herausgestellt,
je Parallelschaltung maximal vier einzelne Bauelemente zu verwenden,
was allerdings zur Folge hat, dass mit SiC-Einzelbauelementen bestückte Schaltungen
heute auf den Bereich von etwa 50 Ampere begrenzt sind.
-
In
dem Artikel von C. Ovrén
et al, "Electronics
with power semiconductors for transmission and distribution", ABB Review 3/2000,
Seiten 38-48 und in dem Artikel von H. Lendenmann et al., "Long term operation
of 4,5 kV PiN and 2,5 kV JBS diodes", Materials Science Forum, Vols. 353-356,
2001, Seiten 727-730, ist beschrieben, wie mit SiC-Bauelementen dennoch
höhere
Ströme
realisiert werden können bzw.
mehrere Chips miteinander verdrahtet werden können.
-
Dort
sind SiC-Bauelemente mit hoher Stromtragefähigkeit bis zu 100 A beschrieben.
Dazu werden gezielt Bereiche auf dem SiC-Wafer ausgesucht, die keine
erkennbaren, also sichtbaren Defekte aufweisen. Genau an diesen
ausgesuchten Stellen werden jeweils möglichst große SiC-Bauelemente erzeugt,
welche somit eine sehr hohe Stromtragefähigkeit und eine hohe Sperrspannung
aufweisen. In dem jeweiligen ausgesuchten Bereich wird dabei eine Vielzahl
von Einzelbauelementen integriert, die dann durch geeignete Kontaktierung
an der Rück-
und Vorderseite bezüglich
deren Stromführenden
Pfade parallel zueinander angeordnet werden. Die übrigen Bereiche
außerhalb
dieses ausgesuchten Bereichs werden nicht verwendet und bilden somit
den Ausschuss. Da der Ausschuss bei diesem Verfahren sehr hoch und
die Ausbeute sehr gering ist, ist dieses Verfahren nicht sehr produktiv
und eignet sich somit lediglich für einige wenige Spezial-Anwendungen.
Erschwerend kommt hier hinzu, dass SiC-Wafer im Unterschied zu Silizium
aufgrund der schwierigen und aufwändigen Herstellbarkeit außerordentlich
teuer sind, was dieses Ausschussintensive Verfahren zusätzlich verteuert.
-
Zusammenfassend
kann also festgestellt werden, dass zur Bereitstellung von SiC-Bauelementen
mit hoher Stromtragefähigkeit
zwei unterschiedliche Ansätze
existieren Zum einen die parallele Anordnung mehrerer SiC-Einzelbauelemente,
die über geeignete
Kontaktierungen miteinander verschaltet werden. Diese Methode ist
allerdings auf relativ wenige Einzelbauelemente beschränkt, mit
der Folge, dass ein entsprechend niedriger Gesamtstrom realisierbar
ist. Die zweite Methode sieht eine Nutzung eines großen Bereiches
eines SiC-Wafers mit der gewünschten
Stromtragefähigkeit
vor, was allerdings aus Ausbeute- und aus Kostengründen nachteilig
ist.
-
Vor
diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe
zugrunde, ein einfaches Verfahren anzugeben, welches insbesondere
die Herstellung von bezüglich
deren Gesamtstrom verbesserten SiC-Halbleiterbauelementen ermöglicht. Ferner
sollen entsprechende Halbleiterbauelemente angegeben werden.
-
Erfindungsgemäß wird zumindest
eine der obigen Aufgaben durch ein Verfahren mit den Merkmalen des
Patentanspruchs 1 und/oder durch ein SiC-Halbleiterbauelement mit
den Merkmalen des Patentanspruchs 11 gelöst.
-
Gegenstand
der Erfindung ist gemäß Patentanspruch
1 ein Verfahren zum Herstellen von SiC-Halbleiterbauelementen, welche
jeweils eine vorgegebene Anzahl an funktionsfähigen Einzelbauelementen aufweisen,
mit den Schritten:
- (a) Bereitstellen eines
SiC-Halbleiterkörpers,
in dem auf der Seite dessen erster Oberfläche eine Vielzahl von Einzelbauelementen
angeordnet sind;
- (b) Testen der Einzelbauelemente dahingehend, ob ein jeweiliges
Einzelbauelement funktionsfähig oder
nicht funktionsfähig
ist;
- (c) Aufbringen einer elektrisch isolierenden Isolierschicht
auf die Seite der ersten Oberfläche;
- (d) Strukturieren der Isolierschicht, bei dem Fenster geöffnet werden,
welche elektrische Kontaktflächen
lediglich der als funktionsfähig
getesteten Einzelbauelemente freilegen;
- (e) Flächiges
Kontaktieren der freigelegten Kontaktflächen auf der Seite der ersten
Oberfläche mit
einem ersten Kontaktmaterial.
-
Weiterhin
ist gemäß Patentanspruch
11 Gegenstand der Erfindung ein SiC-Halbleiterbauelement,
- – mit
einem SiC-Halbleiterköper,
in dem auf der Seite dessen erster Oberfläche eine Vielzahl von Einzelbauelementen
eingebracht sind, wobei jedes Einzelbauelement auf der ersten Oberfläche angeordnete
elektrische Kontaktflächen
aufweist,
- – mit
einer auf der Seite der ersten Oberfläche aufgebrachten, strukturierten,
elektrisch isolierenden Isolierschicht, die Fenster aufweist, wobei
die Fenster im Bereich von Kontaktflächen lediglich funktionsfähiger Einzelbauelemente
angeordnet sind und wobei Kontaktflächen von nicht funktionsfähigen Einzelbauelementen
durch die Isolierschicht bedeckt sind;
- – mit
einem ersten Kontaktmaterial, das auf der Seite der ersten Oberfläche die
Kontaktflächen elektrisch
kontaktiert;
- – mit
einem zweiten Kontaktmaterial, das auf der Seite einer zweiten Oberfläche den
SiC-Halbleiterkörper
flächig
elektrisch kontaktiert.
-
Die
vorliegende Patentanmeldung geht von der oben beschriebenen, integrierten
parallelen Anordnung mehrer Einzelbauelemente aus. Dabei werden
bei einem SiC-Halbleiterkörper
(zum Beispiel einem SiC-Wafer) eine Vielzahl von vorzugsweise identischen
Einzelbauelementen hergestellt und im Anschluss daran auf deren
Funktion hin elektrisch geprüft
und ausgemessen. Als Folge dieser elektrischen Prüfung und
Messung der Einzelbauelemente erhält man als funktionsfähig und
als nicht funktionsfähig
klassifizierte Einzelbauelemente.
-
Unter
einem funktionsfähigen
Einzelbauelement ist ein solches Einzelbauelement zu verstehen, welches
den gewünschten
Nennstrom auch bei hohen Spannungen und hohen Temperaturen bereitstellt
und somit ordnungsgemäß funktioniert.
Unter einem nicht funktionsfähigen
Einzelbauelement ist ein solches Einzelbauelement zu verstehen,
welches unter Betriebsbedingungen, das heißt selbst bei hohen Spannungen
und/oder Temperaturen, den gewünschten
Nennstrom beispielsweise aufgrund eines Defektes innerhalb des SiC-Substrates
nicht oder nicht vollständig
bereitstellt und somit nicht den spezifischen Nennstrom liefert.
-
Die
der vorliegenden Erfindung zugrunde liegende Idee besteht nun darin,
zum Einen mehrere Einzelbauelemente auf dem SiC-Halbleiterkörper bezüglich deren stromführenden
Pfade parallel anzuordnen, wobei nicht funktionsfähige Einzelbauelemente
nicht notwendigerweise vorher entfernt werden müssen. Vielmehr werden solche,
als nicht funktionsfähig
qualifizierte Einzelbauelemente innerhalb des SiC-Bauelements zwar
verwen det, jedoch nicht elektrisch kontaktiert, sodass diese im
Betrieb des SiC-Bauelements keinen Beitrag für den Gesamtstrom liefern.
Diese nicht funktionsfähigen
Einzelbauelemente werden somit bezüglich deren stromführenden
Pfade quasi überbrückt.
-
Der
besondere Vorteil liegt hier darin, dass die Vorteile der eingangs
beschriebenen zwei unterschiedlichen Methoden quasi miteinander
kombiniert werden können,
da einerseits eine beliebige Vielzahl von funktionsfähigen Einzelbauelementen
verwendet werden können
und andererseits die nicht verwendeten SiC-Einzelbauelemente bezüglich deren
stromführenden
Pfade zwar nicht verwendet, jedoch nicht aus dem SiC-Halbleiterbauelement
beispielsweise durch Heraussägen
entfernt werden müssen.
Dies hat hinsichtlich der Ausbeute signifikante Kostenvorteile,
da der gesamte SiC-Halbleiterkörper
für die Herstellung
eines eine vorgegebene Anzahl von Einzelbauelementen aufweisenden
SiC-Halbleiterbauelements verwendet werden kann.
-
Weitere
Vorteile des erfindungsgemäßen Verfahrens
bzw. von einem solchen Verfahren hergestellten Halbleiterbauelementen
liegen auf der Hand. Insbesondere ist noch anzumerken:
- – Das
erfindungsgemäße Verfahren
erlaubt es, eine Vielzahl von Einzelbauelementen durch Integrieren
und paralleles Anordnen deren Strom führenden Pfade parallel zu schalten,
die zuvor individuell getestet wurden. Dadurch lassen sich SiC-Halbleiterbauelemente
mit Strömen
von mehr als 100 A herstellen.
- – Das
Ausfallrisiko wird auch signifikant verringert, da nicht willkürlich beliebige
Einzelbauelemente parallel geschaltet werden. Vielmehr sind die
einzelnen parallel zueinander angeordneten funktionsfähigen Einzelbauelemente
räumlich
innerhalb des SiC-Halbleiterkörpers
eng beieinander angeordnet, was die Wahrscheinlichkeit von allzu großen Unterschieden
benachbarter Halbleiterbauelemente reduziert.
- – Die
Größe der Einzelbauelemente
ist auf die jeweils erzielbare Ausbeute anpassbar. Für einen gegebenen
Gesamtstrom sind Anzahl und Größe der Einzelbauelemente
nach Maßgabe
geringster Kosten bzw. vorgegebener Fläche des SiC-Halbleiterkörpers optimierbar.
- – Da
die Einzelbauelemente innerhalb eines SiC-Halbleiterbauelements
zueinander benachbart angeordnet sind, weisen deren Bestandteile, dabei
insbesondere in der Epitaxieschicht, geringst mögliche Streuungen auf, sodass
auch die elektrischen Eigenschaften dieser Einzelbauelemente sehr
wenig voneinander abweichen, insbesondere unter kritischen Betriebsbedingungen, zum
Beispiel bei hohem Stromfluss oder hohen Spannungen. Dadurch sind
auch die Exemplarstreuungen, die bei dem eingangs beschriebenen Aufbauverfahren,
bei dem willkürlich
beliebige Einzelbauelemente getrennt werden, signifikant geringer,
was vorteilhafter Weise dazu führt,
dass jedes der parallel zueinander angeordneten Einzelbauelemente
annähernd
einen gleichen Strombeitrag zum Gesamtstrom leistet. Auf diese Weise
kann besser verhindert werden, dass ein einzelnes Einzelbauelement
des SiC-Bauelements überlastet
wird. Daher ist auch eine Gefahr des Ausfalls eines SiC-Bauelements
aufgrund des eingangs erwähnten
Phänomens
des negativen Temperaturkoeffizienten signifikant geringer.
- – Ein
zusätzlicher
Vorteil ergibt sich dadurch, dass die nicht funktionsfähigen Einzelbauelemente,
die also keinen Beitrag zu dem Gesamtstrom liefern, dennoch für die Wärmeableitung
genutzt werden können.
Diese für
den Gesamtstrom nicht verwendeten Einzelbauelemente können hier
vorteilhafter Weise zur Verringerung des thermischen Widerstandes
des SiC-Halbleiter-Bauelements beitragen. Aufgrund der vergleichsweise
hohen Wärmeleitfähigkeit
von SiC im Vergleich zu den übrigen
Schichten des SiC-Bauelements, beispielsweise der Isolierschichten
und der Kontaktmetallisierungen, spielt die Lage der funktionsfähigen Einzelbauelemente
innerhalb des Halbleiterbauelements eine relativ geringe Rolle.
Nicht verwendetes SiC-Material innerhalb des SiC-Halbleiterbauelements
wird somit besser ausgenutzt als bei bekannten Lösungen, bei denen nicht verwendetes
SiC-Halbleitermaterial Ausschussmaterial ist. Die erfindungsgemäße Lösung ist
somit aufgrund der besseren Ausnutzung des relativ teueren SiC-Grundmaterials
aus Kostengründen
ebenfalls vorteilhaft.
- – Die
Fläche
der nicht verwendeten Einzelbauelemente innerhalb des SiC-Halbleiterbauelements dienen
auch der Reduzierung des Substratwiderstandes des gesamten SiC-Halbleiterbauelements,
wodurch sich auch die elektrischen Eigenschaften verbessern.
- – Da
die Kontaktflächen
der Einzelbauelemente nicht mit Drähten kontaktiert werden, sondern durch
eine flächige
Kontaktschicht, können
die Kontaktflächen
der Einzelbauelemente kleiner dimensioniert sein. Die für die Kontaktelektrode
notwendige Fläche
kann somit verkleinert werden, wodurch insgesamt auch kleinere Strukturen
realisierbar sind.
-
Vorteilhafte
Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus
den weiteren Unteransprüchen
sowie aus der Beschreibung in Zusammenschau mit der Zeichnung.
-
Die
vorgegebene Anzahl der funktionsfähigen Einzelbauelemente des
SiC-Halbleiterbauelements wird also aus dem gewünschten Gesamtstrom des SiC-Halbleiterbauelements
und der Stromtragfähigkeit
eines einzelnen funktionsfähigen
Einzelbauelements vorgegeben. Für
einen gewünschten
Gesamtstrom des Halbleiterbauelements müssen zumindest eine solche
Anzahl von Einzelbauelementen verwendet werden, die zusammen zumindest
den gewünschten
Gesamtstrom liefern. In einer typischen Ausgestaltung des erfindungsgemäßen Verfahrens wird
das erste Kontaktmaterial zur Erzeugung des SiC-Halbleiterbauelements
derart strukturiert, dass das SiC-Halbleiterbauelement die vorgegebene
Anzahl an funktionsfähigen
Einzelbauelementen, die für den
gewünschten
Nennstrom erforderlich sind, aufweist. Zusätzlich kann dieses SiC-Halbleiterbauelement
eine beliebige Vielzahl von nicht oder nicht vollständig funktionsfähigen Einzelbauelementen
aufweisen, da diese nicht für
den Gesamtstrom herangezogen werden.
-
Typischerweise
wird der SiC-Halbleiterkörper
entlang der durch die Strukturierung erzeugten Grenzen eines jeweiligen
SiC-Halbleiterbauelements gesägt,
um dadurch die verschiedenen SiC-Halbleiterbauelemente eines SiC-Halbleiterkörpers voneinander
zu trennen. Die verschiedenen, so gewonnenen SiC-Halbleiterbauelemente müssen, da
sie typischerweise eine unterschiedliche Anzahl an nicht funktionsfähigen Einzelbauelementen
enthalten können,
nicht notwendiger Weise die gleiche Form und/oder die gleiche Größe aufweisen.
Die Größe wird
im Wesentlichen bestimmt durch die Anzahl der vorgegebenen funktionsfähigen Einzelbauelemente sowie
der Anzahl der nicht funktionsfähigen
Einzelbauelemente, deren Anzahl allerdings bei verschiedenen Halbleiterbauelementen
schwanken kann.
-
In
einer typischen Ausgestaltung wird vor einem Sägen des SiC-Halbleiterkörpers eine
zweite Oberfläche
des Halbleiter-Körpers flächig mit
einem zweiten Kontaktmaterial elektrisch kontaktiert. Als Kontaktmaterial
eignen sich insbesondere Nickelverbindungen, wie beispielsweise
Nickel-Aluminium-Legierungen. Denkbar wären allerdings auch andere Legierungen,
beispielsweise auf der Basis von Wolfram, Titan, Tantal, Silizide
und dergleichen.
-
Eine
besonders bevorzugte Weiterbildung sieht vor, dass im Verfahrensschritt
(c) eine Folie aus elektrisch isolierendem Kunststoffmaterial auf
die erste Oberfläche
aufgebracht wird. Als Folie kann hier beispielsweise ein beliebiger
Kunststoff, beispielsweise ein Licht absorbierender Kunststoff,
verwendet werden. Ein solcher Kunststoff kann auf der Basis von
Polyimid, Polyphenol, Polyethylen, Polyetheretherketon ausgebildet
sein. Denkbar wäre
auch eine Folie auf Epoxid-Basis. Die Folie kann auch aus beliebigen
Thermoplasten, Duoplasten und Mischungen davon bestehen. Die Folie
kann vorzugsweise zur Verbesserung der Haftung auf einer Oberfläche eine
(einseitig klebende) Klebebeschichtung aufweisen. Die Folie ist
vorzugs weise so ausgestaltet, dass ein Höhenunterschied von z. B. bis
zu 500 μm
auf der Oberfläche
des SiC-Halbleiterkörpers überwunden werden
kann. Dieser Höhenunterschied
entsteht unter anderem durch die Topologie des Halbleiterbauelements
sowie durch die auf dem Halbleiterkörper angeordneten Strukturen
und Metallisierungen.
-
In
einer bevorzugten Ausgestaltung wird die Folie unter Vakuum auf
die Oberfläche
des Halbleiterkörpers
auflaminiert. Nach dem Auf laminieren wird insbesondere ein Temperaturprozess
(Annealing, Tempern) durchgeführt,
um die Haftung der Folie auf der ersten Oberfläche zu verbessern. Vorzugsweise
kann das Auf laminieren (mit oder ohne Temperaturschritt) so oft
wiederholt werden, bis eine bestimmte Dicke der auflaminierten Folie
erreicht wird. Beispielsweise können
Folien geringerer Dicke zu einer auflaminierten Folie höherer Dicke
verarbeitet werden. Hierfür
können
Folien desselben Kunststoff-Materials oder auch Folien aus mehreren
unterschiedlichen Kunststoff-Materialien verwendet werden. In der
Folge ergibt sich dadurch eine schichtförmige, auf laminierte Folie,
die typischerweise eine Dicke im Bereich von 10 μm bis 500 μm und insbesondere im Bereich
von 25 bis 150 μm
betragen kann.
-
In
einer besonders vorteilhaften Ausgestaltung wird im Verfahrensschritt
(d) mittels Laser-Ablation strukturiert. Unter einem Strukturieren
ist ein Freilegen von bestimmten Bereichen auf der Oberfläche des
Halbleiterkörpers,
beispielsweise im Bereich der Kontaktflächen, zu verstehen. Eine Wellenlänge eines
dazu verwendeten Lasers beträgt
im Bereich zwischen 300 nm und 1100 nm, wobei die Laserleistung
typischerweise im Bereich zwischen 1 W und 100 W liegt. Hierfür kann zum
Beispiel ein CO2-Laser verwendet werden.
Das Öffnen
der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der
Folie liegenden Chipkontaktes oder Halbleiterstruktur.
-
In
einer dazu alternativen Ausgestaltung kann auch eine Fotoempfindliche
Folie verwendet werden. Ein Fenster der Folie zum Strukturieren
der elektrischen Kontaktfläche
kann dann zum Beispiel durch einen fotolithographischen Prozess
geöffnet werden.
Unter einem fotolithographischen Prozess sind solche Halbleiterprozesse
zu verstehen, die das Belichten der fotoempfindlichen Folie, das
Entwickeln der belichteten und/oder nicht belichteten Stellen der
Folie und das Entfernen der belichteten und/oder nicht belichteten
Stellen der Folie umfassen.
-
Statt
der Verwendung einer elektrisch isolierenden Kunststofffolie kann
die Isolierschicht im Verfahrensschritt (c) auch SOD (Silicon on
Diamond), SOG (Silicon on Glass), Siliziumdioxid (SiO2) und/oder
Siliziumnitrid (Si3N4)
enthalten, die auf die erste Oberfläche des SiC-Halbleiterkörpers aufgebracht
werden. Denkbar wären
selbstverständlich auch
beliebige andere Isolationsmaterialien.
-
In
einer besonders vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelements ist
der SiC-Halbleiterkörper
als vollständiger
SiC-Wafer ausgebildet. Das Halbleiterbauelement ist hier durch den
gesamten SiC-Wafer gebildet. Im Falle einer SiC-Leistungsdiode bildet
somit der SiC-Wafer eine Scheibenzelle mit einer Vielzahl von einzelnen SiC-Dioden.
Ein solches Halbleiterbauelement weist aufgrund der Vielzahl einzelner,
parallel zueinander geschalteter SiC-Dioden eine sehr hohe Stromtragfähigkeit
im Bereich von typischerweise mehreren 100 Ampere auf und ist somit
besonders gut für
Anwendungen bei sehr hohen Strömen
und hohen Spannungen geeignet.
-
Eine
bevorzugte Anwendung des erfindungsgemäßen Halbleiterbauelements sind
Gleichrichter, Umrichter oder Teile eines Leistungsschalters. Vorzugsweise
kann zumindest eines der Einzelbauelemente als bipolare SiC-Diode,
als SiC-Schottkydiode, als SiC-Leistungs(Schalt-)diode, als SiC-JFET
oder als SiC-MOSFET ausgebildet sein. Bei als Schaltdioden ausgebildeten
Einzelbauelementen können
diese bezüglich
deren Strom führenden
Pfade vertikal im Halbleiterkörper
angeordnet sein, wobei eine erste Oberfläche mit einer Anoden-Metallisierung und
eine zweite Oberfläche
des Halbleiterkörpers
mit einer Katoden-Metallisierung großflächig kontaktiert sein können. Im
Falle eines MOSFETs oder JFETs ist es mit der oben beschriebenen
Technik auch möglich,
mehr als eine Elektrode an einer Oberfläche des Halbleiterkörpers zu
erzeugen. Innerhalb eines Halbleiterbauelements werden vorzugsweise
eine Vielzahl gleicher, bezüglich
deren Strom führender
Pfade parallel angeordneter vertikaler Einzelbauelemente verwendet,
die in lateraler Richtung (also in Richtung parallel zu einer der
Oberflächen
des Halbleiterkörpers)
voneinander beabstandet sind. Vorzugsweise weist jedes dieser Einzelbauelemente
einen eigenen Randabschluss auf, so dass jedes dieser Einzelbauelemente
für sich
eine eigenständige
funktionale Einheit darstellen kann. Daher können die einzelnen Halbleiterbauelemente auch
an einer beliebigen Stelle gesägt
werden, ohne dass eines oder mehrere dieser Einzelbauelemente dadurch
in ihrer Funktion beschädigt
oder zerstört werden
würden.
Vorzugsweise sind die Einzelbauelemente im Layout quadratisch oder
recheckförmig, was
insbesondere hinsichtlich des abschließenden Sägens der Halbleiterbauelemente
von Vorteil ist. Denkbar wären
allerdings auch andere Layout-Strukturen, beispielsweise runde,
ovale, hexagonale, dreieckförmige
oder dergleichen ausgebildete Querschnitte der Einzelbauelemente.
-
Die
Erfindung wird nachfolgend anhand der in den schematischen Figuren
der Zeichnung angegebenen Ausführungsbeispiele
näher erläutert. Es zeigen
dabei:
-
1 eine
idealisierte Strom-/Spannungs-Kennlinie einer SiC-Leistungsdiode
im Durchlassbetrieb zur Erläuterung
der allgemeinen Problematik;
-
2 ein
beispielhaftes Ausbeutebild eines SiC-Wafers mit einer Vielzahl
von Einzelbauelementen nach einer Prüfung jedes Einzelbauelements;
-
3 einen
ausschnittsweisen Teilschnitt für ein
erfindungsgemäßes SiC-Halbleiterbauelement;
-
4 ein
Layout eines erfindungsgemäßen SiC-Halbleiterbauelement
mit mehreren funktionsfähigen
und nicht funktionsfähigen
Einzelbauelementen;
-
5A-5D mehrere
Teilschnitte zur Erläuterung
des Erfindungsgemäßen Verfahrens
zur Herstellung eines SiC-Halbleiterbauelements
entsprechend 4;
-
6 das
Layout eines als Scheibenzelle ausgebildeten SiC-Wafers;
-
7 eine
Schaltungsanordnung eines Leistungsbauelements mit mehreren erfindungsgemäßen SiC-Leistungsdioden.
-
In
den Figuren der Zeichnung sind gleiche und funktionsgleiche Elemente,
Merkmale und Signale – sofern
nicht Anderes angegeben ist – mit
denselben Bezugszeichen versehen worden.
-
In
der nachfolgenden Figurenbeschreibung und in der gesamten Patentanmeldung
bezieht sich der Begriff "SiC" auf alle wichtigen
Kristall-Polytypen von Siliziumcarbid und dabei insbesondere auf
6H-, 4H-, 2H-, 3C- und 15R-Polytypen. In gleicher Weise sei darauf
hingewiesen, dass in der vorliegenden Patentanmeldung stets auf
SiC basierende PN-Leistungsdioden und bipolare Leistungsdioden gemeint sind,
auch wenn lediglich von Leistungsdioden oder SiC-Leistungsdioden
die Rede ist. Bei SiC als Halbleitermaterial entspricht die eingebrachte
Dotierung sehr häufig
nicht der für
den Stromfluss vorgesehenen, so genannten elektrisch aktiven Dotierung.
Unter Dotierung ist hier stets die in den jeweiligen Halbleiterkörper eingebrachte
Dotierung zu verstehen.
-
2 zeigt
ein beispielhaftes Ausbeutebild eines SiC-Wafers mit einer Vielzahl
von Einzelbauelementen nach einem elektrischen Prüfen jedes
Einzelbauelements.
-
In 2 ist
das Ergebnis eines so genannten Wafer-Mappings 10 eines
technologisch fertig prozessierten 2-Zoll-Wafers (entspricht 5 cm)
dargestellt. Jedes Quadrat symbolisiert hier ein einzelnes Bauelement,
nachfolgend kurz als Einzelbauelement bezeichnet. Die grauen Quadrate
symbolisieren funktionsfähige
Einzelbauelemente 11, die schwarzen Quadrate 12 symbolisieren
nicht oder nicht vollständig
funktionsfähige
Einzelbauelemente. Auf der Abszisse X des Wafer-Mappings 10 sind
Spaltennummern (von 0 bis 33) angegeben und auf der Ordinate Y sind
Zeilennummern (von 0 bis 30) angegeben. Diese X- und Y-Werte definieren
Koordinaten für jedes
Einzelbauelement, durch welches ein jedes Einzelbauelement eindeutig
identifizierbar ist. Die Koordinaten der funktionsfähigen und
nicht funktionsfähigen
Einzelbauelemente sind damit über
die Koordinaten X, Y bekannt und können in einer eigens dafür vorgesehenen
Speichervorrichtung abgelegt werden.
-
Ferner
sind in dem Wafer-Mapping weiße Orientierungsmarken 13 vorgesehen,
die der eindeutigen Anordnung des Wafer-Mappings 10 in
dem Koordinatensystem dienen.
-
Alle
Einzelbauelemente 11, 12 sind hier von gleichem
Design, im vorliegenden Ausführungsbeispiel
quadratisch. Die Größe der Einzelbauelemente 11, 12 wird
so gewählt,
dass eine durchschnittliche Zielausbeute Z von beispielsweise 80%
bei vorgegebener Defektdichte erzielbar ist. Im Beispiel des Wafer-Mappings 10 in 2 beträgt das Rastermaß, d. h.
die Kantenlänge
eines jeweiligen Quadrates 11, 12 und damit einer
Zelle eines jeweiligen Einzelbauelements, etwa 1.400 μm. Bei einem
2-Zoll-Wafer enthält
dieser im vorliegenden Beispiel 867 baugleiche Einzelbauelemente 11, 12,
wobei hiervon 551 als funktionsfähige
Einzelbauelemente 11 und 316 als nicht funktionsfähige Einzelbauelemente 12 klassifiziert
wurden. Somit sind etwa 64 % der Einzelbauelemente 11, 12 funktionsfähig.
-
Nachfolgend
wird ein allgemeines erfindungsgemäßes Verfahren zur Herstellung
von Halbleiterbauelementen, die eine Vielzahl funktionsfähiger Einzelbauelemente
aufweisen und die anhand des Wafer-Mappings 10 aus 2 hergestellt
werden, anhand der 3 und 4 kurz erläutert:
3 zeigt
anhand eines Teilschnittes einen Ausschnitt eines erfindungsgemäßen SiC-Halbleiterbauelements,
welches hier lediglich beispielsweise als Leistungsdiode ausgebildet
ist. Das mit Bezugszeichen 20 bezeichnete SiC-Halbleiterbauelement
enthält
einen SiC-Halbleiterkörper 21,
der z. B. Bestandteil eines SiC-Wafers ist. Der SiC-Halbleiterkörper 2, 1 weist
eine vorderseitige Oberfläche 22 und
eine rückseitige
Oberfläche 23 auf.
Auf der vorderseitigen Oberfläche 22 ist
eine aktive Halbleiterschicht 24 beispielsweise durch ein
oder mehrere datierte Epitaxieschichten aufgebracht. Die aktive
Halbleiterschicht 24 ist in eine Vielzahl vertikaler Zellen 25 unterteilt,
die jeweils zumindest ein Einzelbauelement enthalten. In 3 ist
eine jeweilige Zelle 25 mit vertikalen gestrichelten Linien
angedeutet. Es sei angenommen, dass innerhalb einer jeweiligen Zelle 25 zumindest
ein Einzelbauelement integriert ist, dessen genaue Struktur hier
allerdings beliebig sein kann. Die aktive Halbleiterschicht 24 weist
eine vorderseitige Oberfläche 26 auf.
Auf dieser Oberfläche 26 ist
für jedes
Einzelbauelement und somit für
jede einzelne Zelle 25 jeweils ein vorderseitiger Kontakt 27 aufgebracht.
-
Auf
der vorderseitigen Oberfläche 26 und den
vorderseitigen Kontakten 27 ist eine strukturierte Isolierschicht 28 aufgebracht.
Die Isolierschicht 28 kann aus Kunststoffmaterial, beispielsweise
Polyimid, oder auch aus Siliziumdioxid, bestehen. Die strukturierte
Isolierschicht 28 weist Fenster 29 auf, die im
Bereich der vorderseitigen Kontakte 27 angeordnet sind.
Es sei angenommen, dass z. B. in 3 zwei Einzelbauelemente
defekt sind, d. h. nicht funktionsfähig sind. Die diesen Einzelbauelementen
zugeordneten Zellen sind mit Bezugszeichen 25' bezeichnet.
Erfindungsgemäß werden
diese defekten Zellen 25' von
der Isolierschicht 28 vollständig überdeckt, d. h. hier sind im
Bereich der Kontaktflächen 27 keine
Fenster 29 vorgesehen.
-
Das
Halbleiterbauelement 20 ist vorderseitig mit einem gemeinsamen
Vorderseitenkontakt 30 und rückseitig mit einem gemeinsamen
Rückseitenkontakt 31 kontaktiert.
Der Vorderseiten kontakt 30 überdeckt somit die Isolierschicht 28 und
füllt die
Kontaktlöcher 29 aus,
sodass die jeweiligen Kontaktflächen 27 kontaktiert
werden. Als gemeinsamen Vorderseitenkontakt 30 bzw. Rückseitenkontakt 31 kann
ein beliebiges Kontaktmaterial, beispielsweise eine Metalllegierung
oder ein Silizid, verwendet werden. Für den Fall, dass dieses Kontaktmaterial
direkt zur Kontaktierung des SiC-Halbleiterkörpers verwendet wird, haben
sich Nickel-Aluminium-Legierungen als besonders vorteilhaft herausgestellt.
Im Falle eines als Diode ausgebildeten Halbleiterbauelements 20 kann z.
B. der Vorderseitenkontakt 30 mit einem Anodenanschluss
A und der Rückseitenkontakt 31 mit
einem Katodenanschluss K verbunden sein. Denkbar wäre allerdings
auch eine umgekehrte Kontaktierung, da beide Seiten jeweils großflächig kontaktiert
werden. Es kann sogar auch vorteilhaft sein, wenn das Halbleiterbauelement 20 mit
seiner Anoden-Metallisierung 30 und damit mit der Seite
der aktiven Halbleiterschicht 24 auf einem Kühlkörper angeordnet
wird, da auf diese Weise die Temperatur, welche im Wesentlichen
in der aktiven Halbleiterschicht 24 entsteht, besser abgeführt wird.
-
4 zeigt
ein Layout eines erfindungsgemäßen SiC-Halbleiterbauelements
mit mehreren funktionsfähigen
und nicht funktionsfähigen
Einzelbauelementen. Die gesamte Vorderseite bildet dabei den gemeinsamen
Vorderseitenkontakt 30. Die mit Bezugszeichen 29 bezeichneten
Quadrate stellen die Fenster in der Isolierschicht 32 zum
Kontaktieren einer entsprechenden Kontaktfläche 27 eines funktionsfähigen Einzelbauelements
dar. Die weggelassenen Fenster 32 über einem nicht funktionsfähigen Einzelbauelement
sind hier mit Bezugszeichen 32 bezeichnet.
-
Nachfolgend
wird das erfindungsgemäße Verfahren
zur Herstellung eines Halbleiterbauelements entsprechend 3 anhand
der 5A-5D näher erläutert, wobei die nachfolgenden
Aufzählungszeichen
die jeweils entsprechende Teilfigur bezeichnen:
- A)
Ein Halbleiterkörper 21 mit
darauf aufgebrachter aktiver Halbleiterschicht 24 und auf
der vorderseitigen Oberfläche 26 aufgebrachten
Kontaktflächen 27 wird
bereitgestellt. In der aktiven Halbleiterschicht zu befinden sich
somit eine Vielzahl von funktionsfähigen und, aufgrund der Defekte
im Halbleitersubstrat, auch von nicht funktionsfähigen Einzelbauelementen.
Mittels
einer Mess- und Prüfanordnung
wird jedes Einzelbauelement auf seine Funktion hin überprüft, beispielsweise
indem durch Kontaktierung der Kontaktfläche 27 und des Rückseitenkontakts 31 die
Strom-Spannungs-Kennlinie eines jeweiligen Einzelbauelements aufgenommen
wird. Die so gewonnenen Strom-Spannungs-Kennlinien werden in einer
Auswerteeinrichtung, beispielsweise einem Mikroprozessor, ausgewertet.
Für jedes
Einzelbauelement gewinnt der Mikroprozessor 41 somit Erkenntnisse,
ob es sich hierbei um ein funktionsfähiges oder um ein nicht funktionsfähiges Einzelbauelement
handelt. In der Folge werden so sämtliche Einzelbauelemente auf
ihre Funktion hin geprüft.
Diese Informationen werden in einem Speicher 42 abgelegt.
Man gewinnt dadurch ein Wafer-Mapping entsprechend dem in der 2.
- B) Anschließend
wird auf der vorderseitigen Oberfläche 26 großflächig eine
elektrisch isolierende Folie, die die Isolierschicht 28 bilden
soll, auflaminiert. Vorzugsweise wird anschließend ein Temperschritt vorgenommen,
damit die Folie 28 besser auf der Oberfläche 26 haftet.
- C) In die Folie 28 werden anschließend mittels Laserablation
Fenster 29 eingebracht, die die Kontaktflächen 27 der
funktionsfähigen
Einzelbauelemente für
eine spätere
Kontaktierung freilegen. Nicht funktionsfähige Einzelbauelemente werden bei
der Belichtung durch den Laser ausgelassen. Die so freigelegten
Fenster 29 sind in einem regelmäßigen Raster angeordnet. Der
Laser 43 wird dabei individuell gemäß dem in dem Speicher 42 abgelegten
Informa tionen des Wafer-Mappings mittels der Steuereinrichtung 41 angesteuert.
- D) Anschließend
erfolgt eine Kontaktierung auf der Seite der Oberfläche 26 mit
einem oder mehreren ausreichend dicken Metallschichten. Diese Metallschichten 30 können anschließend so
strukturiert werden, dass eine Vielzahl von Einzelbauelementen miteinander
elektrisch verbunden sind. Die laterale Ausdehnung der den Vorderseitenkontakt 30 bildenden
Kontaktschicht richtet sich nach folgender Maßgabe:
Für einen
gewünschten
Gesamtstrom IGES sollen n-funktionsfähige Einzelbauelemente mit
jeweils der Stromtragefähigkeit
I1 parallel geschaltet werden, so dass gilt: IGES
= n·I1.
-
Schließt man die
nicht funktionsfähigen
Einzelbauelemente mit ein, werden für den Gesamtstrom durchschnittlich
m = n/y an Einzelbauelementen benötigt, wobei y die Ausbeute
und m die Gesamtzahl aller (funktionsfähigen und nicht funktionsfähigen) Einzelbauelemente
bezeichnet. Die Größe des gemeinsamen
Vorderseitenkontaktes 30 wird dabei so gewählt, dass
er m-Einzelbauelemente umfasst und kontaktiert. Vorzugsweise sind
die Kantenlängen
des Rechtecks für
das so hergestellte Halbleiterbauelement möglichst gleich, d. h. die so
hergestellten Halbleiterbauelemente unterscheiden sich dann maximal
durch ihre jeweilige zweite Kantenlänge.
-
Der
SiC-Wafer wird anschließend
(in 5D nicht gezeigt) passend gesägt, so dass dadurch mehrere
Halbleiterbauelemente gewonnen werden. Als Resultat erhält man mehrere
einzelne Halbleiterbauelemente mit einer vorgegebenen Anzahl funktionsfähiger Einzelbauelemente,
wobei das SiC-Halbleiterbauelement eine Gesamtstrom IGES führen kann.
-
6 zeigt
ein Layout für
ein als Scheibenzelle ausgebildetes SiC-Halbleiterbauelement. Der gesamte
SiC-Wafer 44 enthält
hier eine Vielzahl funktionsfähiger
und nicht funktionsfähiger
Einzelbauelemente, wobei das SiC-Halbleiterbauelement durch den
gesamten SiC-Wafer 44 und somit durch dessen funktionsfähiger Einzelbauelemente 11 gebildet
wird. In dem Beispiel in 6 sind insgesamt 551 funktionsfähige Einzeldioden
zu einer Scheibenzelle vereinigt, wobei jede Einzeldiode dabei beispielsweise eine
Stromtragefähigkeit
von 2 Ampere aufweist. Die Scheibenzelle 44 ist damit geeignet,
Dauerströme
im Bereich von 1200 Ampere zu leiten bzw. zu schalten.
-
7 zeigt
eine bevorzugte Schaltungsanwendung eines Leistungsbauelementes.
Die mit Bezugszeichen 45 bezeichnete Schaltungsanordnung 45 weist
eine Vielzahl von erfindungsgemäßen Leistungsdioden 46 auf.
Diese Leistungsdioden 46 sind bezüglich deren stromführenden
Pfade parallel zueinander angeordnet und zwischen einem gemeinsamen
Anodenanschluss A und einem gemeinsamen Katodenanschluss K geschaltet.
Der besondere Vorteil besteht hier darin, dass eine beliebige Vielzahl
erfindungsgemäßer Leistungsdioden 46 parallel
geschaltet werden kann, wobei die Gefahr signifikant verringert
ist, dass hier – beispielsweise
aufgrund eines zu negativen Temperaturkoeffizienten – zumindest
eine dieser Leistungsdioden 46 einen viel höheren Strom
als die Übrigen
führt und
dies zu einer unerwünschten
Aufheizung dieser Leistungsdiode 46 und in der Folge zum
Ausfall dieser Leistungsdiode führen
würde.
Solche Schaltungsanordnung 45 ist daher dazu ausgelegt,
eine durch die Struktur der Leitungsdiode 46 bedingte hohe
Sperrspannung aufzunehmen und zu schalten und zugleich einen sehr hohen
Strom zu führen.
Diese Schaltungsanordnungen 45 eignen sich dabei insbesondere
für Hochleistungsumrichter,
Hochleistungsgleichrichter, Hochleistungsschalter und dergleichen.
-
Obgleich
die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele
beschrieben wurde, sei sie nicht darauf beschränkt, sondern lässt sich
auf vielfältige
Art und Weise modifizieren.
-
Es
versteht sich von selbst, dass die angegebenen Herstellungsverfahren
lediglich beispielhaft aufgeführt
wurden, ohne die Erfindung jedoch dahingehend einzuschränken. Auch
die verwendeten Materialien (mit Ausnahme von SiC), insbesondere
die der Metallisierungen und der Isolierschicht, seien lediglich
beispielhaft zu verstehen und können
auch durch geeignete andere Materialien ersetzt werden.
-
Bei
den in den Figuren dargestellten Layoutstrukturen wurden zwar quadratische
Strukturen für die
einzelnen Zellen der Einzelbauelemente verwendet, jedoch versteht
es sich von selbst, dass hier auch andere Layoutstrukturen, beispielsweise
ovale, runde, rechteckige oder beliebige andere Formen vorgesehen
sein könnten.
Auch die angegebenen Dimensionierungen sind lediglich als Beispiel
zu verstehen, sollen die Erfindungen aber nicht dahingehend einschränken.
-
Das
Aufbringen einer Folie auf einen Halbleiterkörper sowie dessen Strukturierung
ist bereits in der internationalen Patentanmeldung WO 03/030247 A2
beschrieben. Dort ist allerdings nicht beschrieben, dass einzelne
Fenster von funktionsfähigen
Bauelementen nicht geöffnet
werden, um die jeweiligen Kontaktflächen dieser Einzelbauelemente
nicht zu kontaktieren, da bei Silizium ein solcher Bedarf gar nicht
erst besteht. Diese Druckschrift WO 03/030247 A2 wird insbesondere
hinsichtlich der verwendeten Materialien für die Folie, deren Strukturierbarkeit
und dem Aufbringen dieser Materialien auf den Halbleiterkörper vollinhaltlich
mit in die vorliegenden Patentanmeldung einbezogen.