DE102005043271A1 - Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit - Google Patents

Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit Download PDF

Info

Publication number
DE102005043271A1
DE102005043271A1 DE102005043271A DE102005043271A DE102005043271A1 DE 102005043271 A1 DE102005043271 A1 DE 102005043271A1 DE 102005043271 A DE102005043271 A DE 102005043271A DE 102005043271 A DE102005043271 A DE 102005043271A DE 102005043271 A1 DE102005043271 A1 DE 102005043271A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor
carrier substrate
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005043271A
Other languages
English (en)
Other versions
DE102005043271B4 (de
Inventor
Axel Sascha Dr. Baier
Mathias Racki
Josef Fazekas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005043271A priority Critical patent/DE102005043271B4/de
Publication of DE102005043271A1 publication Critical patent/DE102005043271A1/de
Application granted granted Critical
Publication of DE102005043271B4 publication Critical patent/DE102005043271B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G01K7/226—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor using microstructures, e.g. silicon spreading resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Vorrichtung zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen mit einem Trägersubstrat (1) zum Aufnehmen des integrierten Halbleiterbauelements (VT) und einem Temperatursensor (TS) zum Erfassen einer Temperatur des Halbleiterbauelements (VT), wobei der Temperatursensor (TS) ein ohmsches Mess-Widerstandselement (SR) aufweist, das im Trägersubstrat (1) ausgebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb sowie eine kombinierte Teststruktur zur Erfassung der Zuverlässigkeit, insbesondere auf Leistungs-Halbleiterbauelemente.
  • Die beschriebene Vorrichtung kann hierbei nicht nur als Teststruktur für Zuverlässigkeitstests sondern auch als Überwachungsstruktur in Produkten bzw. Halbleiterschaltungen integriert sein, um bei diesen im laufenden Betrieb die Temperatur zu bestimmen.
  • Einerseits müssen eine Vielzahl elektrischer Tests nach der Herstellung von Halbleiterschaltungen durchgeführt werden, um deren Zuverlässigkeit und Funktionalität zu gewährleisten. Diese Testverfahren werden üblicherweise aufgeteilt in Testverfahren an bereits gehäusten Halbleiterbausteinen und Testverfahren der noch auf dem (teil-)prozessierten Wafer vorliegenden Halbleiterschaltungen.
  • Für diese direkten bzw. unmittelbaren Testverfahren wurden spezielle Teststrukturen mit produkttypischen Eigenschaften zusätzlich zu den eigentlichen Produktchips entworfen und im Layout des Wafers integriert. Einige dieser Tests werden hierbei bei stark erhöhten Temperaturen durchgeführt, um ein beschleunigtes Altern der Halbleiterschaltungen unter normalen Bedingungen zu simulieren.
  • Andererseits werden im Produkt insbesondere Leistungs-Halbleiterbauelemente oftmals in einer Umgebung mit sehr hohen Temperaturen betrieben, wie z.B. bei der Kfz-Elektronik. Dies kann in Kombination mit den Leistungsverlusten, die bei derartigen Bauelementen aufgrund hoher Betriebsströme auftreten, zu einer starken thermischen Belastung des Bauelements führen. Um die thermische Belastung zu kontrollieren und ggf. über Schutzschaltungen abschalten zu können, ist es nützlich, im laufenden Betrieb die Temperatur der Schaltung durch eine „on-line" Messung überwachen zu können.
  • Um ferner eine maximale Lebensdauer von Halbleiterschaltungen und insbesondere von Leistungs-Halbleiterbauelementen abschätzen zu können, müssen eine Vielzahl von Zuverlässigkeitstests durchgeführt werden, die vorzugsweise bei erhöhten Temperaturen und Stromdichten an bestimmten Teststrukturen stattfinden. Üblicherweise wurden diese erhöhten Temperaturen in speziellen Öfen realisiert, wodurch ein beschleunigter künstlicher Alterungsprozess herbeigeführt werden kann.
  • Da jedoch die Herstellung insbesondere von integrierten Halbleiterschaltungen mehrere Wochen dauern kann und bereits während der Herstellung bzw. unmittelbar nach Fertigstellung neben Tests auf fehlerhafte Strukturen und Schwankungen der Fertigungstoleranzen die Überprüfung der Zuverlässigkeit gewünscht ist, wurden sogenannte beschleunigte und hochbeschleunigte elektrische Tests auf Waferebene entwickelt, die die Kontrolle der Degradation elektrischer Parameter unter Belastung zulassen. Dabei ist eine möglichst kurze Messdauer wünschenswert, um die Kosten niedrig zu halten.
  • Gebräuchlich sind Vorrichtungen für herkömmliche planare CMOS Technologien zur Erfassung einer Zuverlässigkeit von Bauelementen. Diese weisen hierbei einen planaren MOS-Transistor als zu testendes bzw. zu beanspruchendes integriertes Halbleiterbauelement auf. Hierbei ist eine lokale Heizung bzw. ein Heizelement vorgesehen, das sich in einer Isolierschicht oberhalb des Halbleitersubstrats und in unmittelbarer Nähe des MOS-Transistors befindet. Zur Erfassung der Temperatur des zu beanspruchenden Halbleiterbauelements ist ferner ein Temperatursensor in Form eines über der Isolierschicht bzw. über dem Heizelement beabstandeten Aluminiummäanders vorgesehen, wobei der lineare Zusammenhang zwischen Widerstand und Temperatur der Metallleitbahn ausgewertet wird.
  • Nachteilig ist jedoch bei einer derartigen Vorrichtung zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen, dass der Abstand zwischen der zu testenden Struktur bzw. dem Halbleiterbauelement und dem Temperatursensor bzw. dem Aluminiummäander groß gemessen an der lateralen Ausdehnung des Kanalgebietes ist, und dazwischen eine oder mehrere von isolierenden Zwischenschichten liegen, die einen großen thermischen Widerstand darstellen. Dadurch ist eine ausreichend genaue und direkte Aussage zu der am Halbleiterbauelement anliegenden Temperatur nicht möglich.
  • Darüber hinaus wurden Vorrichtungen zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen vorgeschlagen, bei denen der Temperatursensor ein parasitäres Funktionselement des zu beanspruchenden Halbleiterbauelements ist. Bei einer derartigen Realisierung kann jedoch eine Temperaturerfassung nicht im laufenden Betrieb des zu prüfenden Halbleiterbauelements durchgeführt werden.
    •
  • Der Erfindung liegt daher die Aufgabe zu Grunde, eine Vorrichtung zur in-situ Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb zu schaffen, die, ergänzt um ein Heizelement, gleichzeitig als Teststruktur zur Erfassung der Zuverlässigkeit des Halbleiterbauelements eine verbesserte Genauigkeit der Temperaturbestimmung ermöglicht.
  • Erfindungsgemäß wird diese Aufgabe durch die Merkmale des Patentanspruchs 1 gelöst.
  • Insbesondere durch die Verwendung eines ohmschen Mess-Widerstandselements als Temperatursensor, das innerhalb eines Trä gersubstrats ausgebildet ist, können erstmalig „On-line"-Temperaturmessungen mit erhöhter Genauigkeit durchgeführt werden.
  • Vorzugsweise wird das Mess-Widerstandselement in einem Graben des Trägersubstrats ausgebildet und von diesem durch eine Grabenisolierschicht isoliert, wobei dotiertes Polysilizium im Graben als Widerstandselement aufgefüllt wird. Ein derartiger Temperatursensor kann besonders kostengünstig hergestellt werden, da Graben-Ätzprozesse in einer Vielzahl von Standardverfahren vorhanden sind. Auf Grund der sehr dünnen Grabenisolierschichten und der hohen Oberfläche des Grabens wird die Temperatur-Messgenauigkeit stark erhöht. Insbesondere können so die Temperaturen der „aktiven" Schichtbereiche eines Halbleiterbauelements hochgenau gemessen werden.
  • Vorzugsweise stellt das Halbleiterbauelement einen vertikalen Feldeffekttransistor dar, der ebenfalls in einem Graben des Trägersubstrats ausgebildet ist. Die Herstellungskosten können bei einer derartigen Realisierung weiter verringert werden, da sowohl für das Halbleiterbauelement als auch für den Temperatursensor die gleichen Verfahrensschritte zum Ausbilden der Gräben durchgeführt werden können.
  • Ferner kann ein Heizelement zum Erwärmen des Halbleiterbauelements ebenfalls ein in einem Graben des Trägersubstrats ausgebildetes Heiz-Widerstandselement aufweisen, welches vom Trägersubstrat durch eine Grabenisolierschicht isoliert ist. Durch die unmittelbare Anordnung des Heizelements im Trägersubstrat sowie durch die wiederum in einem Graben realisierte Anordnung des zugehörigen Heiz-Widerstandselements erhält man wiederum eine sehr kostengünstige Vorrichtung, die insbesondere bei geeigneter Anordnung der jeweiligen Gräben eine sehr lokalisierte und darüber hinaus homogene Temperaturverteilung innerhalb des Trägersubstrats bzw. Siliziums ermöglicht.
  • Dadurch erhält man einen verbesserten Zuverlässigkeitstest in unmittelbarer Nähe der zu überprüfenden Halbleiterbauelemente, ohne den gesamten Wafer einem unnötigen thermischen Stress bzw. einer thermischen Beanspruchung auszusetzen. Insbesondere können dadurch jedoch die Testzeiten wesentlich verkürzt werden.
  • Darüber hinaus kann eine metallische Anschlussschicht an der Oberfläche des Substrats zum Kontaktieren des bzw. der Sourcegebiete der vertikalen Feldeffekttransistoren ausgebildet werden, wodurch sich eine weitere Vereinheitlichung der Temperaturverteilung realisieren lässt. Eine Länge der Anschlussschicht ist hierbei vorzugsweise kleiner als eine Länge des Heizelements, wodurch sich eine gegenüber der Heizfläche kleinere aktive Zellfläche des Halbleiterbauelements ergibt und eine weitere Verbesserung der Homogenität der Temperaturverteilung resultiert.
  • Vorzugsweise ist die Dicke der Grabenisolierschicht des Feldeffekttransistors kleiner als die Dicke der Grabenisolierschichten des Temperatursensors und/oder des Heizelements, wodurch Fehlfunktionen, z.B. das Schalten parasitärer Bauelemente, des Halbleiterbauelements zuverlässig verhindert werden können.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
    •
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1A und 1B eine vereinfachte Draufsicht sowie zugehörige Schnittansicht einer Vorrichtung zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen gemäß einem ersten Ausführungsbeispiel; und
  • 2 eine vereinfachte Schnittansicht einer Vorrichtung zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen gemäß einem zweiten Ausführungsbeispiel.
  • 1A zeigt eine vereinfachte Draufsicht einer Vorrichtung zur Erfassung der Zuverlässigkeit von integrierten Leistungs-Halbleiterbauelementen gemäß einem ersten Ausführungsbeispiel, während 1B die zugehörige Schnittansicht entlang der Schnittlinie A-A gemäß 1A darstellt.
  • Gemäß 1A sind eine Vielzahl von Kontaktflächen bzw. Pads dargestellt, die beispielsweise als Nadelkarten-Anschlussflächen für die verschiedenen Leistungs-Halbleiterbauelemente der Vorrichtung beim Testen auf Waferebene dienen. Genauer gesagt befindet sich unter einer Anschlussschicht 4, die aus einem metallischen Material besteht, das eigentliche Zellenfeld, unter dem eine Vielzahl von integrierten Leistungs-Halbleiterbauelementen angeordnet sind.
  • Gemäß 1B bestehen diese Leistungs-Halbleiterbauelemente beispielsweise aus vertikalen Feldeffekttransistoren VT, die innerhalb eines Trägersubstrats 1 ausgebildet sind. Das Trägersubstrat 1 besteht beispielsweise aus einem einkristallinen Halbleitermaterial und insbesondere aus einkristallinem Silizium. Insbesondere zur Realisierung von Leistungs-Halbleiterbauelementen werden beispielsweise ultradünne bzw. gedünnte Halbleiterwafer verwendet, welche nach dem Dünnen eine maximale Dicke h2 von 50 bis 200 μm aufweisen.
  • An der Rückseite eines derart gedünnten Halbleiterwafers bzw. des Trägersubstrats 1 ist hierbei eine ganzflächige Drain-Anschlussschicht 3 ausgebildet, die der Kontaktierung eines Draingebiets D im Trägersubstrat 1 dient. Die Drain-Anschlussschicht 3 wird vorzugsweise mit einem metallischen Material (Au, Cu, Al) realisiert. Zur Verbesserung eines Anschlusswiderstandes zur Anschlussschicht 3 kann das Drainge biet D ein erstes Draingebiet D1 mit erhöhter Dotierstoffkonzentration von einem ersten Leitungstyp, z.B. n+, aufweisen. Zur Erhöhung einer Durchbruchspannung insbesondere bei Leistungs-Halbleiterbauelementen weist der weitaus größte Teil des Draingebiets D ein zweites Draingebiet D2 mit einer geringen Dotierstoffkonzentration vom gleichen ersten Leistungstyp (z.B. n–) auf.
  • An das Draingebiet D bzw. das schwach dotierte zweite Draingebiet D2 angrenzend befindet sich nunmehr ein Kanalgebiet K mit einer zum ersten Leitungstyp n entgegengesetzten Dotierstoffkonzentration vom zweiten Leitungstyp, z.B. p.
  • An der Oberfläche des Halbleiterwafers bzw. des Trägersubstrats 1 ist schließlich noch ein Sourcegebiet S ganzflächig ausgebildet, welches wiederum vom ersten Leitungstyp ist und eine hohe Dotierstoffkonzentration (n+) aufweist.
  • In diese Source-, Kanal- und Draingebiete S, K, D erstrecken sich nunmehr eine Vielzahl von tiefen Gräben 2, die im von der Anschlussschicht 4 bedeckten Zellenbereich die vertikalen Feldeffekttransistoren VT ermöglichen, während sie im Randbereich des Zellfeldes Temperatursensoren TS und außerhalb des Zellfeldes wahlweise Heizelemente H realisieren.
  • Gemäß 1B weist demzufolge ein hinsichtlich seiner Zuverlässigkeit zu testendes Halbleiterbauelement einen oder eine Vielzahl von vertikalen Feldeffekttransistoren VT auf, die in einem oder einer Vielzahl von Gräben 2 ausgebildet sind. Genauer gesagt werden gemäß 1B eine Vielzahl von im Wesentlichen gleichen Gräben 2 für die Heizelemente H, die Temperatursensoren TS und die vertikalen Transistoren VT mit einer Breite b1 bis zu einer Tiefe h1 im Trägersubstrat 1 in einem gemeinsamen Verfahrensschritt ausgebildet. Die Tiefe h1 sollte vorzugsweise zumindest bis in das Draingebiet D bzw. das schwach dotierte zweite Draingebiet D2 reichen.
  • An der Oberfläche dieser Gräben 2 wird anschließend eine Grabenisolierschicht 5 wiederum vorzugsweise in einem gemeinsamen Schritt ausgebildet, wobei insbesondere ein thermisches SiO2 an den Grabenoberflächen ausgebildet wird. Grundsätzlich können die Grabenisolierschichten 5 jedoch auch mittels alternativer Verfahren hergestellt werden und insbesondere unterschiedliche Materialien aufweisen. Insbesondere kann die Grabenisolierschicht 5 in den für die vertikalen Feldeffekttransistoren VT vorgesehenen Gräben eine kleinere Schichtdicke aufweisen als in den für die Heizelemente H und Temperatursensoren TS vorgesehenen Gräben 2. Auf Grund dieser unterschiedlichen Materialdicken kann zuverlässig verhindert werden, dass die Temperatursensoren TS und/oder Heizelemente H parasitäre Feldeffekttransistoren im Trägersubstrat 1 darstellen.
  • Alternativ zu den verschiedenen Schichtdicken können hinsichtlich der Grabenisolierschichten 5 auch unterschiedliche Materialien für die vertikalen Feldeffekttransistoren VT und die Heizelemente H oder Temperatursensoren TS verwendet werden.
  • In den vertikalen Feldeffekttransistoren VT wirkt diese Grabenisolierschicht 5 im Bereich des Kanalgebiets K demzufolge als Gatedielektrikum GD und bestimmt somit wesentlich die elektrischen Eigenschaften des vertikalen Feldeffekttransistors.
  • Anschließend werden gemäß 1B die mit der Grabenisolierschicht 5 überzogenen Gräben 2 mit einem elektrisch leitenden Füllmaterial aufgefüllt. Dieses elektrisch leitende Füllmaterial dient in den vertikalen Feldeffekttransistoren VT als Steuerelektrode bzw. Gate G, während es in den Temperatursensoren TS als Mess-Widerstandselement SR und in den Heizelementen H als Heiz-Widerstandselement HR verwendet wird. Vorzugsweise wird dotiertes polykristallines Halbleitermaterial und insbesondere dotiertes Polysilizium an der Oberfläche der Grabenisolierschichten 5 aufgewachsen und damit die Gräben 2 zumindest bis zum Sourcegebiet S aufgefüllt. Das verwendete Polysilizium ist hierbei besonders geeignet, da es außerordentlich gute Fülleigenschaften aufweist und somit „voidfreies" Auffüllen der Gräben ermöglicht.
  • Darüber hinaus kann es durch Einstellung der jeweiligen Dotierstoffkonzentration für die verschiedenen Bereiche bzw. Funktionalitäten sehr leicht modifiziert werden. Die für die vertikalen Feldeffekttransistoren benötigten Steuerelektroden bzw. Gates können demzufolge ausreichend hoch dotiert werden, während durch eine geringere Dotierstoffkonzentration die für die Temperatursensoren TS und die Heizelemente H verwendeten Widerstandselemente einen ausreichend hohen Widerstandswert erhalten können, um so eine ausreichend hohe Erwärmung sowie Messgenauigkeit zu ermöglichen.
  • Vorzugsweise kann das Halbleiter-Füllmaterial in einem gemeinsamen Schritt und mit einer gemeinsamen gleichen Dotierstoffkonzentration aufgefüllt werden. Bei einer derartigen standardisierten Herstellung der Gräben mit gleichen Grabentiefen h1 und gleichen Grabenbreiten b1 sowie den gleichen Materialien für die Grabenisolierschicht 5 und das Grabenfüllmaterial erhält man folglich eine außerordentlich kostengünstige Halbleiterschaltung. Grundsätzlich sind jedoch auch alternative Füllmaterialien und insbesondere Metalle verwendbar.
  • An der Oberfläche des Polysilizium-Füllmaterials werden die jeweiligen Gräben darüber hinaus mit einer Abdeckschicht 6 verschlossen bzw. abgedeckt, wodurch man eine vollständige Isolierung des Polysiliziums vom Trägersubstrat 1 erhält.
  • Gemäß 1B können die Steuerelektroden bzw. Gates G der vertikalen Feldeffekttransistoren VT im oberen Bereich der Gräben bzw. im Bereich der Produkt-Vorderseite miteinander verbunden sein. Die metallische Anschlussschicht 4 dient hierbei dem Kontaktieren des Sourcegebiets bzw. der Sourcegebiete 5 innerhalb des Zellenfeldes. Genauer gesagt können hierbei auch zwischen den vertikalen Transistoren VT vorhandene Aussparungen bzw. Öffnungen eine gleichmäßige Kontaktierung des Sourcegebiets ermöglichen.
  • Ein besonderer Vorteil dieser metallischen Anschlussschicht 4 ist jedoch insbesondere die Verbesserung einer homogenen Temperaturverteilung, da die von den Heizelementen H erzeugte Erwärmung von der metallischen Anschlussschicht 4 aufgenommen, weitergeleitet und gleichmäßig über dem Zellenfeld verteilt wird.
  • Wieder zurückkehrend zur Draufsicht gemäß 1A dient demzufolge eine Kontaktfläche 10A und 10B dem Einprägen eines Heizstromes für die Heizelemente H. Genauer gesagt wird beispielsweise an die Heiz-Kontaktfläche 10A eine negative Heizspannung und an die Heiz-Kontaktfläche 10B eine positive Heizspannung angelegt, wodurch ein Strom durch die in 1B dargestellten Heiz-Widerstandselemente HR fließt und das Trägersubstrat gleichmäßig erwärmt. Die Gräben der Heizelemente H sind gegenüber dem Zellenfeld hierbei derart angeordnet, dass eine Länge l1 des Zellenfeldes bzw. der Anschlussschicht 4 kleiner ist als eine Länge l2 des Heizelements bzw. der zugehörigen Gräben. Eine derartige Längenverteilung ermöglicht eine weitere Vergleichmäßigung der Temperaturverteilung, wodurch sich die Genauigkeit einer Zuverlässigkeitsmessung wesentlich verbessern lässt.
  • Gemäß 1A sind ferner Mess-Kontaktflächen 30A und 30B vorgesehen, die dem Einprägen eines Mess-Stromes dienen. Genauer gesagt kann hierbei an der Mess-Kontaktfläche 30A ein negatives und an der Mess-Kontaktfläche 30B ein positives Potential angelegt werden, wodurch sich ein Stromfluss durch das in den Temperatursensoren TS befindliche Mess-Widerstandselement SR ergibt. Zum Erfassen einer der Temperatur im Zellenfeld möglichst exakt entsprechenden Potentialdifferenz werden diese Mess-Widerstandselemente SR der Temperatursensoren TS in unmittelbarer Nähe zum Zellenfeld bzw. möglichst nahe an der Anschlussfläche 4 an den Messpunkten MP kontaktiert. Die an diesen Messpunkten MP erfassten Potentiale werden anschließend über die Abtast-Kontaktflächen 20A und 20B abgeführt und ausgewertet (4-Punkt-Messmethode). Darüber hinaus wird über eine Source-Kontaktfläche 40 die metallische Abdeck-Anschlussfläche 4 kontaktiert, wobei vorzugsweise ein vergrabener Anschlussstreifen 41 mit polykristallinem Leitbahnmaterial verwendet werden kann.
  • In ähnlicher Weise wird über eine Gate-Kontaktfläche 50 und einen Gate-Anschlussstreifen 51 das Gate bzw. die Steuerelektrode G der vertikalen Feldeffekttransistoren VT im Zellenfeld bzw. unterhalb der Anschlussfläche 4 angeschlossen.
  • Auf diese Weise erhält man eine Vorrichtung zur Erfassung der Zuverlässigkeit von integrierten Leistungs-Halbleiterbauelementen, bei der mit minimalen Kosten eine hochgenaue Temperaturerfassung in unmittelbarer Nähe der zu überprüfenden Halbleiterelemente zeitgleich durchgeführt werden kann. Somit lassen sich hochbeschleunigte Tests für Langzeituntersuchungen realisieren.
  • Darüber hinaus ermöglichen derartige Halbleiterschaltungen jedoch auch die zusätzliche Funktionalität einer „On-line"-Überwachung, wobei während eines Betriebs der Halbleiterbauelemente ihr Temperaturverhalten überwacht und die Halbleiterbauelemente gegebenenfalls vor einer unerwünschten Zerstörung mittels einer optionalen Schutzschaltung abgeschaltet werden können.
  • Das in 1A dargestellte Layout ermöglicht somit eine lokal begrenzte und dennoch homogene Temperaturverteilung. Ein bei Zuverlässigkeitstests auftretender thermischer Stress breitet sich somit nicht in benachbarten Gebieten des Wafers aus.
  • 2 zeigt eine vereinfachte Schnittansicht einer Vorrichtung zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen gemäß einem zweiten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 2 können die jeweiligen Gräben 2 für die Temperatursensoren TS, die vertikalen Feldeffekttransistoren VT und die Heizelemente H auch derart angeordnet werden, dass das Halbleiterbauelement VT unmittelbar benachbart zum Temperatursensor TS und zum Heizelement H angeordnet ist. Genauer gesagt wird der Graben für den vertikalen Feldeffekttransistor VT entweder zwischen einem Graben für ein Heizelement H und einem Graben für einen Temperatursensor TS angeordnet oder zwischen zwei Gräben für Temperatursensoren TS. Dadurch ergibt sich ein Zellenfeld, bei dem sich die Gräben für die Temperatursensoren TS und die vertikalen Transistoren VT abwechseln, wodurch die Genauigkeit für eine Temperaturerfassung weiter erhöht wird.
  • Vorzugsweise sind die Gräben für die Temperatursensoren TS und die Heizelemente H identisch ausgebildet, wodurch bei entsprechender Verschaltung auch Heizelemente H an Stelle der Temperatursensoren TS geschaltet werden können und umgekehrt. Auf diese Weise können auch noch zu einem späteren Zeitpunkt jeweilige Temperatursensoren oder Heizelemente in beliebiger Weise hinsichtlich ihrer Funktionalität neu konfiguriert werden. Dies ermöglicht eine weitere Verbesserung der homogenen Temperaturverteilung innerhalb des Zellenfeldes, wodurch Zuverlässigkeitstests wesentlich verbessert werden können.
  • Da erfindungsgemäß sowohl die Temperatursensoren TS als auch die Heizelemente H in unmittelbarer Nähe eines relevanten Gebietes, d.h. dem Kanalgebiet K ausgebildet sind, erhält man eine bisher nicht gekannte Genauigkeit für derartige Zuverlässigkeitstests.
  • Durch die Ermöglichung von „On-line"-Temperatur-Messverfahren, ergeben sich insbesondere in Anwendungsgebieten mit kritischen Temperaturen wie beispielsweise der Kfz-Elektronik neue Einsatzmöglichkeiten. In diesem Fall würden die Heizelemente H vorzugsweise abgeschaltet oder als Temperatursensoren umkonfiguriert, da eine zusätzliche Erwärmung nicht notwendig bzw. gewünscht ist. Eine Leistungsfähigkeit der Halbleiterbauelemente kann dadurch wesentlich verbessert werden, da ein gezielter Betrieb in Grenzbereichen der Halbleiterschaltung nunmehr ermöglicht wird.
  • Die Erfindung wurde vorstehend anhand eines Silizium-Trägersubstrats beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch andere Trägersubstrate. Ferner wurde die Erfindung anhand eines vertikalen Leistungs-Feldeffekttransistors als zu überwachendes Halbleiterbauelement beschrieben. In gleicher Weise können auch beliebige andere Halbleiterbauelemente realisiert und überwacht werden.
    • 1
    Trägersubstrat
    2
    Gräben
    3
    Drain-Anschlussschicht
    4
    Source-Anschlussschicht
    5
    Grabenisolierschicht
    6
    Abdeckschicht
    10A, 10B
    Heiz-Kontaktflächen
    20A, 20B
    Abtast-Kontaktflächen
    30A, 30B
    Mess-Kontaktflächen
    40
    Source-Kontaktfläche
    41
    Source-Anschlussstreifen
    50
    Gate-Kontaktfläche
    51
    Gate-Anschlussstreifen
    S
    Sourcegebiet
    D, D1, D2
    Draingebiet
    K
    Kanalgebiet
    G
    Gate
    GD
    Gatedielektrikum
    SR
    Mess-Widerstandselement
    HR
    Heiz-Widerstandselement
    SA
    Sourceanschluss
    GA
    Gateanschluss
    DA
    Drainanschluss
    H
    Heizelement
    TS
    Temperatursensor
    VT
    vertikaler Feldeffekttransistor
    MP
    Messpunkt

Claims (12)

  1. Vorrichtung zur Messung der Temperatur in Halbleiterbauelementen mit einem Trägersubstrat (1) zum Aufnehmen des integrierten Halbleiterbauelements (VT); und einem Temperatursensor (TS) zum Erfassen einer Temperatur des Halbleiterbauelements (VT), dadurch gekennzeichnet, dass der Temperatursensor (TS) ein ohmsches Mess-Widerstandselement (SR) aufweist, das im Trägersubstrat (1) ausgebildet ist.
  2. Vorrichtung nach Patentanspruch 1, dadurch gekennzeichnet, dass das Mess-Widerstandselement (SR) dotiertes Polysilizium aufweist.
  3. Vorrichtung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass das Mess-Widerstandselement (SR) in einem Graben (2) des Trägersubstrats (1) ausgebildet und von diesem durch eine Grabenisolierschicht (5) isoliert ist.
  4. Vorrichtung nach Patentanspruch 3, dadurch gekennzeichnet, dass die Grabenisolierschicht ein Oxid aufweist.
  5. Vorrichtung nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass das Halbleiterbauelement (VT) einen vertikalen Leistungs-Feldeffekttransistor mit einem Sourcegebiet (S), einem Draingebiet (D) und einem dazwischen liegenden Kanalgebiet (K) darstellt, wobei ein Gate (G) in einen Graben (2) des Trägersubstrats (1) auf einer Grabenisolierschicht (5) ausgebildet ist.
  6. Vorrichtung nach Patentanspruch 5, dadurch gekennzeichnet, dass das Trägersubstrat (1) Silizium, das Gate (G) dotiertes Polysilizium, und die Grabenisolierschicht (5) SiO2 als Gateoxid aufweist.
  7. Vorrichtung nach einem der Patentansprüche 1 bis 6, gekennzeichnet durch ein Heizelement (H), das zum Erwärmen des Halbleiterbauelements (VT) ein Heiz-Widerstandselement (HR) in einem Graben (2) des Trägersubstrats (1) aufweist und von diesem durch eine Grabenisolierschicht (5) isoliert ist.
  8. Vorrichtung nach einem der Patentansprüche 5 bis 7, dadurch gekennzeichnet, dass die Gräben (2) für das Halbleiterbauelement (VT), den Temperatursensor (TS) und/oder das Heizelement (H) eine gleiche Grabentiefe (h1) und eine gleiche Grabenbreite (b1) aufweisen.
  9. Vorrichtung nach Patentanspruch 7 oder 8, dadurch gekennzeichnet, dass das Halbleiterbauelement (VT) unmittelbar benachbart zum Temperatursensor (TS) und/oder zum Heizelement (H) ausgebildet ist.
  10. Vorrichtung nach einem der Patentansprüche 7 bis 9, dadurch gekennzeichnet, dass eine metallische Anschlussschicht (4) zum Kontaktieren des Sourcegebiets (5) an der Oberfläche des Trägersubstrats (1) ausgebildet ist.
  11. Vorrichtung nach Patentanspruch 10, dadurch gekennzeichnet, dass eine Länge (l1) der Anschlussschicht (4) kleiner ist als eine Länge (l2) des Heizelements (H).
  12. Vorrichtung nach einem der Patentansprüche 5 bis 11, dadurch gekennzeichnet, dass sich der Graben (2) des Temperatursensors (TS) zumindest bis in das Kanalgebiet (K) des Feldeffekttransistors (VT) erstreckt.
DE102005043271A 2005-09-12 2005-09-12 Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit Active DE102005043271B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005043271A DE102005043271B4 (de) 2005-09-12 2005-09-12 Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005043271A DE102005043271B4 (de) 2005-09-12 2005-09-12 Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit

Publications (2)

Publication Number Publication Date
DE102005043271A1 true DE102005043271A1 (de) 2007-03-15
DE102005043271B4 DE102005043271B4 (de) 2011-07-28

Family

ID=37763055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005043271A Active DE102005043271B4 (de) 2005-09-12 2005-09-12 Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit

Country Status (1)

Country Link
DE (1) DE102005043271B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032063A1 (de) * 2009-07-07 2011-01-13 Conti Temic Microelectronic Gmbh Überwachung des effektiven Lebensalters von elektronischen Bauteilen oder Baugruppen
CN118173513A (zh) * 2024-05-14 2024-06-11 汉轩微电子制造(江苏)有限公司 一种集成nmos管的h桥器件结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960563A1 (de) * 1999-12-15 2001-06-28 Infineon Technologies Ag Halbleiterstruktur und entsprechendes Herstellungsverfahren
DE10135805A1 (de) * 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US20030210507A1 (en) * 2002-05-08 2003-11-13 Eric Pihet Temperature sensor for a MOS circuit configuration
DE10361714A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Halbleiterbauelement
DE102004026233A1 (de) * 2004-05-28 2005-12-22 Infineon Technologies Ag Trenchtransistor
DE102004063946A1 (de) * 2004-05-19 2006-03-23 Infineon Technologies Ag Transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960563A1 (de) * 1999-12-15 2001-06-28 Infineon Technologies Ag Halbleiterstruktur und entsprechendes Herstellungsverfahren
DE10135805A1 (de) * 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US20030210507A1 (en) * 2002-05-08 2003-11-13 Eric Pihet Temperature sensor for a MOS circuit configuration
DE10361714A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Halbleiterbauelement
DE102004063946A1 (de) * 2004-05-19 2006-03-23 Infineon Technologies Ag Transistor
DE102004026233A1 (de) * 2004-05-28 2005-12-22 Infineon Technologies Ag Trenchtransistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032063A1 (de) * 2009-07-07 2011-01-13 Conti Temic Microelectronic Gmbh Überwachung des effektiven Lebensalters von elektronischen Bauteilen oder Baugruppen
DE102009032063B4 (de) 2009-07-07 2018-05-30 Conti Temic Microelectronic Gmbh Überwachung des effektiven Lebensalters von elektronischen Bauteilen oder Baugruppen
CN118173513A (zh) * 2024-05-14 2024-06-11 汉轩微电子制造(江苏)有限公司 一种集成nmos管的h桥器件结构

Also Published As

Publication number Publication date
DE102005043271B4 (de) 2011-07-28

Similar Documents

Publication Publication Date Title
EP1279966B1 (de) Vorrichtung und Verfahren zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
DE102013111154B4 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE112009004805B4 (de) Halbleitervorrichtung
DE10238265B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014112823B4 (de) Halbleiterschalter mit integriertem Temperatursensor
DE102016216005B4 (de) Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung
DE102008023216A1 (de) Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
WO2009141347A1 (de) Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102007015295A1 (de) Temperatursensorstruktur für ein Halbleiterbauelement
DE102008022201B4 (de) Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements
DE3831012A1 (de) Verfahren und anordnung zur bestimmung der temperatur innerhalb von mosfet-strukturen integrierter mos-schaltungen
DE102011076109A1 (de) Halbleitertestverfahren und -gerät und Halbleitervorrichtung
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit
DE102020124491A1 (de) Halbleitertesteinrichtung, Testverfahren für Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen
DE112013004201T5 (de) lonensensor
DE102011077778B4 (de) Verfahren zum Messen der Eigenschaften eines Halbleiterelements und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016117682B4 (de) Wafer-chuck, verwendung des wafer-chuck und verfahren zum testen eines halbleiterwafers
DE2414222C3 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung
DE10122036B4 (de) Substrathaltevorrichtung für Prober zum Testen von Schaltungsanordnungen auf scheibenförmigen Substraten
DE102014115980B4 (de) Gerät zum Analysieren der Ionenkinetik in Dielektrika
DE1614764C3 (de) Strahlungsdosimeter mit Halbleiterdioden als Strahlungsindikator und zur Temperaturkompensation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111029