Die
Erfindung betrifft ein Speichersystem, ein Halbleiterspeicherbauelement
und ein zugehöriges Betriebsverfahren
für ein
erstes und ein zweites Speicherbauelement.The
The invention relates to a memory system, a semiconductor memory device
and an associated operating method
for a
first and a second memory device.
1 zeigt ein Blockdiagramm
eines herkömmlichen
Speichersystems 100 mit mehreren Speichermodulen. Das Speichersystem 100 umfasst zwei
Speichermodule 105, 110. Jedes Speichermodul 105, 110 umfasst
mehrere dynamische Speicherbauelemente 120 mit direktem
Zugriff (DRAM) und einen Steuer-/Adressenpuffer 125 (C/A-Pufter).
Die DRAM-Bauelemente 120 und
der C/A-Puffer 125 sind auf einer Modulplatine montiert.
Die DRAM-Bauelemente 120 und die C/A-Puffer auf jedem der
Speichermodule 105, 110 empfangen Signale, welche von
einer Steuereinheit 115 über einen nicht dargestellten
Sockel/Verbinder übertragen
werden, der auf der Hauptplatine/Modulplatine montiert ist. Ein
Bus für
Daten DQ und ein Bus für
ein Taktsignal CLK auf der Hauptplatine sind gemeinsam mit den DRAM-Bauelementen 120 auf
jedem der Speichermodule 105, 110 verbunden. Die
DRAM-Bauelemente 120 sind Stichleitungslasten für den DQ-
und den CLK-Bus, so dass die Konfiguration gemäß 1 manchmal als „Stichleitungsbus"-Konfiguration bezeichnet
wird. Während
nur eine Seite der Speichermodule 105, 110 in 1 dargestellt ist, können weitere
DRAM-Bauelemente 120 und/oder C/A-Puffer 125 auf der anderen
Seite montiert sein. In diesem Fall sind die Speichermodule 105, 110 allgemein
als DIMMs (Dual Inline Memory Modules) bekannt. 1 shows a block diagram of a conventional memory system 100 with several memory modules. The storage system 100 includes two memory modules 105 . 110 , Each memory module 105 . 110 includes several dynamic memory devices 120 with direct access (DRAM) and a control / address buffer 125 (C / A-Pufter). The DRAM components 120 and the C / A buffer 125 are mounted on a module board. The DRAM components 120 and the C / A buffers on each of the memory modules 105 . 110 receive signals from a control unit 115 be transferred via a socket / connector, not shown, which is mounted on the motherboard / module board. A bus for data DQ and a bus for a clock signal CLK on the motherboard are common with the DRAM devices 120 on each of the memory modules 105 . 110 connected. The DRAM components 120 are spur loads for the DQ and CLK buses, so the configuration is 1 sometimes called a "stub bus" configuration, while only one side of the memory modules 105 . 110 in 1 can be shown, more DRAM devices 120 and / or C / A buffer 125 be mounted on the other side. In this case, the memory modules 105 . 110 commonly known as DIMMs (Dual Inline Memory Modules).
2 zeigt ein schematisches
Diagramm von zwei integrierten Schaltungen in einer herkömmlichen
Spiegelpaaranordnung. Die externen Signale, welche an die Bondanschlüsse des
Bauelements 310 angelegt sind, sind symmetrisch zu den
an die Bondanschlüsse
des Bauelements 320 angelegten Signale. 2 shows a schematic diagram of two integrated circuits in a conventional mirror pair arrangement. The external signals applied to the bond terminals of the device 310 are applied, are symmetrical to the to the bonding terminals of the device 320 applied signals.
In
Abhängigkeit
von der Auswahllogik SEL, welche an den MUX 315, 325 einer
jeden der integrierten Schaltungen angelegt wird, werden geeignete
interne Umschaltkonfigurationen aufgebaut. Wie beispielsweise aus 2 ersichtlich ist, können die Signale
A2, A10, /RAS, CK, /CK, /CS, A9 und A5 den Anschlüssen 340, 345, 350, 355, 360, 365, 370, 375 des
normalen Bauelements 310 zugeordnet werden. Das gespiegelte
Bauelement 320 andererseits kann die Signale A5, A9, /CS,
/CK, CK, /RAS, A10 und A2 den entsprechenden Anschlüssen 340 bis 375 zugeordnet
haben.Depending on the selection logic SEL, which is sent to the MUX 315 . 325 is applied to each of the integrated circuits, appropriate internal switching configurations are established. Like, for example 2 can be seen, the signals A2, A10, / RAS, CK, / CK, / CS, A9 and A5 the terminals 340 . 345 . 350 . 355 . 360 . 365 . 370 . 375 of the normal component 310 be assigned. The mirrored component 320 On the other hand, the signals A5, A9, / CS, / CK, CK, / RAS, A10 and A2 may correspond to the corresponding terminals 340 to 375 have assigned.
3 zeigt ein schematisches
Diagramm einer Speichersteuereinheit, welche mit einer normalen
Packung und einer gespiegelten Packung gekoppelt ist, die in einer
Paarkonfiguration angeordnet sind, gemäß dem Stand der Technik. Die
Speichersteuereinheit 400 erzeugt exemplarische Signale
A, ..., B, DQ1, ... DQ7. Die gespiegelte Packung 410 ist „Rücken-an-Rücken" mit der normalen
Packung 420 angeordnet, wie oben in Verbindung mit 2 beschrieben wurde, so
dass benachbarte Anschlüsse der
Packungen 410, 420 miteinander verbunden sind,
wie in 3 dargestellt
ist. In der normalen Packung 420 sind die Anschlüsse für die Signale
A, B, DQ1 und DQ70 zugeordnet, um die Signale A, B, DQ1 bzw. DQ7
zu empfangen. Hierbei sind die Anschlüsse für die Signale A, B, DQ1 und
DQ7 jeweils mit den korrespondierenden Anschlüssen für die Signale A, B, DQ1 und
DQ7 verbunden, welche in den Bauelementen 410, 420 angeordnet
sind (nicht gezeigt). In der gespiegelten Packung 410 sind
jedoch die Anschlüsse
für die
Signale A, B, DQ1 und DQ7 dazu bestimmt, die Signale B, A, DQ7 bzw.
DQ1 zu empfangen. 3 Figure 12 shows a schematic diagram of a memory controller coupled to a normal package and a mirrored package arranged in a pair configuration according to the prior art. The memory controller 400 generates exemplary signals A, ..., B, DQ1, ... DQ7. The mirrored pack 410 is "back-to-back" with the normal pack 420 arranged as above in conjunction with 2 has been described so that adjacent connections of the packages 410 . 420 are interconnected, as in 3 is shown. In the normal pack 420 For example, the terminals for the signals A, B, DQ1 and DQ70 are assigned to receive the signals A, B, DQ1 and DQ7, respectively. Here, the terminals for the signals A, B, DQ1 and DQ7 are respectively connected to the corresponding terminals for the signals A, B, DQ1 and DQ7, which in the components 410 . 420 are arranged (not shown). In the mirrored pack 410 However, the terminals for the signals A, B, DQ1 and DQ7 are intended to receive the signals B, A, DQ7 and DQ1.
4 zeigt ein schematisches
Diagramm, welches die Anschlussanordnung eines herkömmlichen
DIMM mit einer Anzahl von Speicherbauelementen zeigt, welche auf
der Modulplatine montiert sind. Es ist eine Anzahl von Speicherbauelementen 10-1, 10-2,
..., 10-n auf der Vorderseite 10 des Speichermoduls
angeordnet. Zudem ist eine Anzahl von Speicherbauelementen 20-1, 20-2,
..., 20-n auf einer Rückseite 20 des
Speichermoduls angeordnet. 4 Fig. 12 is a schematic diagram showing the terminal arrangement of a conventional DIMM with a number of memory devices mounted on the module board. It is a number of memory devices 10-1 . 10-2 , ..., 10-n on the front side 10 arranged the memory module. There are also a number of memory devices 20-1 . 20-2 , ..., 20-n on a back 20 arranged the memory module.
Jedes
Speicherbauelement 10-1, 10-2, ..., 10-n, 20-1,
..., 20-n empfängt
gemeinsame Energieversorgungssignale power, gemeinsame Befehlssignale
com, gemeinsame Adressensignale add, nicht geteilte Befehlssignale
ncom1, ncom2 und gemeinsame Datensignale data von einer Speichersteuereinheit.
Allgemein können
die Energieversorgungssignale ein Versorgungssignal VCC oder ein
Massepotentialsignal VSS umfassen. Die Befehlssignale com können eine
Anzahl von Signalen, wie ein Taktsignal CK, ein Zeilenadressenabtastsignal
RASB, ein Spaltenadressensignal CASB, ein Schreibfreigabesignal WEB
und ein Taktfreigabesignal CKE usw., umfassen.Each memory device 10-1 . 10-2 , ..., 10-n . 20-1 , ..., 20-n receives common power signals power, common command signals com, common address signals add, undivided command signals ncom1, ncom2, and common data signals data from a memory controller. In general, the power supply signals may include a supply signal VCC or a ground potential signal VSS. The command signals com may include a number of signals such as a clock signal CK, a row address strobe signal RASB, a column address signal CASB, a write enable signal WEB, and a clock enable signal CKE, and so forth.
Zudem
kann jedes der Speicherbauelemente 10-1, 10-2,
..., 10-n auf der Vorderseite 10 des Speichermoduls
ein „nicht
geteiltes" Befehlssignal ncom2
empfangen. Analog kann jedes der Speicherbauelemente 20-1, 20-2,
..., 20-n auf der Rückseite 20 des
Speichermoduls ein „nicht
geteiltes" Befehlssignal
ncom1 empfangen. In anderen Worten ausge drückt, das nicht geteilte Befehlssignal
ncom1 wird gemeinsam an alle Speicherbauelemente auf der Rückseite 20 des
Speichermoduls angelegt und das nicht geteilte Befehlssignal ncom2
wird gemeinsam an alle Speicherbauelemente auf der Vorderseite 10 des
Speichermoduls angelegt. Für
die Zwecke dieser Offenbarung wird der Begriff „nicht geteilt" in seiner weitesten
Bedeutung interpretiert, um irgendein Signal zu beschreiben, welche
nicht gemeinsam von allen Speicherbauelementen auf dem Speichermodul geteilt
wird.In addition, each of the memory devices 10-1 . 10-2 , ..., 10-n on the front side 10 of the memory module receive a "non-shared" command signal ncom2 20-1 . 20-2 , ..., 20-n on the back side 20 In other words, the non-shared command signal ncom1 is shared with all the memory devices on the back side 20 the memory module is applied and the non-shared command signal ncom2 is common to all memory devices on the front 10 of the memory module created. For the purpose of this Revelation interprets the term "not shared" in its broadest meaning to describe any signal that is not shared by all memory devices on the memory module.
Die
Anschlüsse
für die
Energieversorgungssignale power, die Befehlssignale com, die Adressensignale
add und die Datensignale data sind gemeinsam mit allen auf der Modulplatine
montierten Speicherbauelementen verbunden. Da jedoch jedes der Speicherbauelemente
mit einer normalen Anschlussanordnung konfiguriert ist, ist die
Anschlussanordnung auf der Vorderseite 10 des Speichermoduls
verglichen mit der Anschlussanordnung auf der Rückseite 20 des Speichermoduls
asymmetrisch angeordnet. Deshalb müssen die gemeinsamen Signalleitungen
power, com, add, data auf der Modulplatine getrennt sein.The terminals for the power signals power, the command signals com, the address signals add and the data signals data are connected in common to all the memory devices mounted on the module board. However, since each of the memory devices is configured with a normal terminal arrangement, the terminal arrangement is on the front side 10 of the memory module compared to the terminal arrangement on the back 20 of the memory module arranged asymmetrically. Therefore, the common signal lines power, com, add, data on the module board must be disconnected.
Der
Anschluss mit der Nummer 1 des Speicherbauelements 10-1 ist
beispielsweise nicht direkt benachbart zum Anschluss mit der Nummer
1 des Speicherbauelements 20-1 angeordnet, sondern jedes
ist bezogen auf das andere nach links oder rechts versetzt. Als
Konsequenz müssen
die Signalleitungen voneinander getrennt sein, um das Signal an
beide Anschlüsse
anzulegen. Eine der Signalleitungen wird notwendigerweise kürzer als
die andere sein, was in einer „kurzen
Stichleitungslast" resultiert, die
ungewollte Reflektionen verursachen und die Signalqualität herabsetzen
kann, besonders bei Vorgängen
mit hoher Frequenz.Port number 1 of the memory device 10-1 For example, it is not directly adjacent to port number 1 of the memory device 20-1 but each is offset to the left or right relative to the other. As a consequence, the signal lines must be separated from each other to apply the signal to both terminals. One of the signal lines will necessarily be shorter than the other, resulting in a "short stub load" that can cause unwanted reflections and degrade signal quality, especially in high frequency operations.
5 zeigt ein schematisches
Diagramm, welches ein herkömmliches
Speicherbauelement 600 zeigt, das zu einer Spiegelmodusfunktion
fähig ist.
Das Bauelement 600 empfängt
eine Anzahl von externen Signalen, wie Energieversorgungssignale VCC,
VREF, GND, nicht geteilte Befehlssignale NCOM, Befehlssignale COM,
Adressensignale ADD und Datensignale DATA, an externen Anschlüssen. Die
oben genannten externen Signale erscheinen an korrespondierenden
Anschlüssen
PVCC, PVREF, PGND, PNCOM, PCOM, PADD und PDATA. 5 shows a schematic diagram showing a conventional memory device 600 which is capable of a mirror mode function. The component 600 receives a number of external signals, such as power supply signals VCC, VREF, GND, non-divided command signals NCOM, command signals COM, address signals ADD and data signals DATA, to external terminals. The above external signals appear at corresponding terminals PVCC, PVREF, PGND, PNCOM, PCOM, PADD and PDATA.
Das
Speicherbauelement 600 arbeitet in Abhängigkeit von den Signalen,
welche an die Umschalt-Schaltung 610 angelegt werden, in
einem normalen Modus oder in einem Spiegelmodus. Wird die Umschalt-Schaltung 610 über den
Bondoptionsanschluss 600-1 mit dem Energieversorgungsanschluss
PVCC verbunden, dann arbeitet das Speicherbauelement im Spiegelmodus.
Das bedeutet, dass die Umschalt-Schaltung 610 eine
Anordnung von Eingabesignalen, die von variablen externen Anschlüssen zugeführt werden,
in einen anderen Anordnungstyp umschaltet. Die an die Befehls- und Adressenanschlüsse PNCOM,
PCOM und PADD angelegten Eingabesignale werden beispielsweise zu einer
korrespondierenden Anzahl von internen Datensignalen idata anstatt
zu einer korrespondierenden Anzahl von internen Befehls- und Adressensignalen
income, icom, iadd übertragen.The memory device 600 operates in response to the signals sent to the switching circuit 610 be created in a normal mode or in a mirror mode. Will the switching circuit 610 via the bond option connection 600-1 connected to the power supply terminal PVCC, then the memory device operates in the mirror mode. That means the switching circuit 610 an array of input signals supplied from variable external terminals switches to another type of arrangement. For example, the input signals applied to the command and address terminals PNCOM, PCOM and PADD are transferred to a corresponding number of internal data signals idata instead of a corresponding number of internal command and address signals income, icom, iadd.
Anderseits
arbeitet das Speicherbauelement in einem normalen Modus, wenn die
Umschalt-Schaltung 610 über
den optionalen Bondoptionsanschluss 600-2 mit dem Massepotentialsignal PGND
verbunden ist. Das bedeutet, dass die Eingabesignale der Befehls-
und Adressenanschlüsse
PNCOM, PCOM und PADD jeweils zu internen Befehlssignalen income,
icom und internen Adressensignalen iadd übertragen werden, ohne eine Übersetzung in
andere interne Signale. Im normalen Modus werden die Eingabesignale
der Datensignalanschlüsse PDATA
ebenfalls jeweils zu einer Anzahl von korrespondierenden internen
Datensignalen idata übertragen.On the other hand, the memory device operates in a normal mode when the switching circuit 610 via the optional bond option connection 600-2 is connected to the ground potential signal PGND. This means that the input signals of the command and address terminals PNCOM, PCOM and PADD are respectively transferred to internal command signals income, icom and internal address signals iadd, without a translation into other internal signals. In the normal mode, the input signals of the data signal terminals PDATA are also respectively transferred to a number of corresponding internal data signals idata.
Um
das herkömmliche
Speicherbauelement 600, wie oben beschrieben, im Spiegelbetrieb
oder im normalen Betrieb zu betreiben, ist es häufig erforderlich, die Abmessungen
des Bauelements zu vergrößern, um
zu-sätzliche
optionale Bondanschlüsse (wie 600-1, 600-2)
oder Anschlusskontakte unterzubringen. Dies führt zu einer Erhöhung der
Herstellungskosten.To the conventional memory device 600 As described above, in mirror operation or in normal operation, it is often necessary to increase the size of the device to accommodate additional optional bonding connections (such as 600-1 . 600-2 ) or terminal contacts accommodate. This leads to an increase in production costs.
Der
Erfindung liegt das technische Problem zugrunde, ein Speichersystem,
ein Halbleiterspeicherbauelement und ein Betriebsverfahren für ein erstes
und ein zweites Speicherbauelement zur Verfügung zu stellen, welche in
der Lage sind, wenigstens teilweise die oben genannten Unzulänglichkeiten
des Standes der Technik zu vermeiden.Of the
Invention is based on the technical problem of a memory system,
a semiconductor memory device and an operating method for a first
and to provide a second memory device which in
capable, at least in part, of the above shortcomings
of the prior art.
Die
Erfindung löst
dieses Problem durch ein Speichersystem mit den Merkmalen des Patentanspruchs
1, ein Halbleiterspeicherbauelement mit den Merkmalen des Patentanspruchs
9 und ein Verfahren mit den Merkmalen des Patentanspruchs 16.The
Invention solves
this problem by a memory system with the features of the claim
1, a semiconductor memory device having the features of the claim
9 and a method having the features of claim 16.
Vorteilhafte
Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.advantageous
Further developments of the invention are specified in the dependent claims.
Das
erfindungsgemäße Speichersystem kann
insbesondere durch Verwenden eines oder mehrerer erfindungsgemäßer Halbleiterspeicherbauelemente
gebildet werden. Insbesondere erlaubt die Erfindung einen verbesserten
Betrieb der Halbleiterspeicherbauelemente im Spiegelmodus, welcher
die Unzulänglichkeiten
des oben beschriebenen Standes der Technik im Wesentlichen vermeidet,
insbesondere werden Reflektionen und Signalbeeinträchtigungen
von kurzen Stichleitungen vermieden und ein reduzierter Herstellungsaufwand
ermöglicht.The
Inventive memory system can
in particular by using one or more semiconductor memory components according to the invention
be formed. In particular, the invention allows an improved
Operation of the semiconductor memory devices in the mirror mode, which
the shortcomings
essentially avoids the above-described prior art,
in particular, reflections and signal impairments
avoided by short stubs and a reduced production cost
allows.
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie die zu deren besserem Verständnis oben erläuterten,
her kömmlichen
Ausführungsbeispiele
sind in den Zeichnungen dargestellt. Es zeigen:Advantageous,
Embodiments described below
of the invention as well as those explained above for their better understanding,
usual
embodiments
are shown in the drawings. Show it:
1 ein
Blockdiagramm eines herkömmlichen
Speichersystems mit mehreren Speichermodulen, 1 a block diagram of a conventional memory system with multiple memory modules,
2 ein
schematisches Diagramm von zwei integrierten Schaltungen in einer
herkömmlichen
Spiegelpaaranordnung, 2 a schematic diagram of two integrated circuits in a conventional mirror pair arrangement,
3 ein
schematisches Diagramm einer Speichersteuereinheit, welche mit einer
normalen Packung und einer gespiegelten Packung gekoppelt ist, die
in einer herkömmlichen
Paarkonfiguration angeordnet sind, 3 12 is a schematic diagram of a memory controller coupled to a normal package and a mirrored package arranged in a conventional pair configuration;
4 ein
schematisches Diagramm der Anschlussanordnung eines herkömmlichen
DIMM mit einer Anzahl von auf der Modulplatine montierten Speicherbauelementen, 4 12 is a schematic diagram of the terminal arrangement of a conventional DIMM with a number of memory devices mounted on the module board;
5 ein
schematisches Diagramm eines herkömmlichen Speicherbauelements,
welches zu einer Spiegelmodusfunktion fähig ist, 5 a schematic diagram of a conventional memory device which is capable of a mirror mode function,
6 ein
schematisches Diagramm der Anschlussanordnung eines erfindungsgemäßen DIMMs, 6 a schematic diagram of the terminal arrangement of a DIMM according to the invention,
7 ein
schematisches Diagramm eines erfindungsgemäßen Speicherbauelements, welches zu
einer Spiegelmodusfunktion fähig
ist, 7 a schematic diagram of a memory device according to the invention, which is capable of a mirror mode function,
8 ein
schematisches Diagramm einer erfindungsgemäßen Spiegelmodussteuerschaltung, 8th a schematic diagram of a mirror mode control circuit according to the invention,
9 ein
schematisches Diagramm einer weiteren erfindungsgemäßen Spiegelmodussteuerschaltung, 9 a schematic diagram of another mirror mode control circuit according to the invention,
10 ein
schematisches Diagramm einer weiteren erfindungsgemäßen Spiegelmodussteuerschaltung, 10 a schematic diagram of another mirror mode control circuit according to the invention,
11 ein
schematisches Diagramm einer erfindungsgemäßen Spiegelmodussteuerschaltung, 11 a schematic diagram of a mirror mode control circuit according to the invention,
12 ein
Zeitablaufdiagramm der Signalpegel, welche einen Spiegelmodusbetrieb
in Verbindung mit den Ausführungsformen
gemäß den 9 und 10 triggern
können, 12 a timing diagram of the signal levels, which mirror mode operation in connection with the embodiments according to the 9 and 10 can trigger
13 ein
Zeitablaufdiagramm der Signalpegel, welche einen Normalmodusbetrieb
in Verbindung mit den Ausführungsformen
gemäß den 9 und 10 triggern
können,
und 13 a timing diagram of the signal level, which normal mode operation in connection with the embodiments according to the 9 and 10 can trigger, and
14 ein
schematisches Diagramm einer erfindungsgemäßen Umschalt-Schaltung. 14 a schematic diagram of a switching circuit according to the invention.
6 zeigt
ein schematisches Diagramm einer Anschlussanordnung eines DIMMs,
welches mit erfindungsgemäßen Ausführungsformen
kompatibel ist. Das DIMM umfasst eine Anzahl von Speicherbauelementen 30-1,
..., 30-n, welche auf einer Vorderseite 30 einer
Modulplatine angeordnet sind, und eine Anzahl von Speicherbauelementen 40-1,
..., 40-n, welche auf einer Rückseite 40 einer Modulplatine
angeordnet sind. 6 shows a schematic diagram of a terminal arrangement of a DIMM, which is compatible with embodiments of the invention. The DIMM includes a number of memory devices 30-1 , ..., 30-n which on a front side 30 a module board are arranged, and a number of memory devices 40-1 , ..., 40-n which on a back 40 a module board are arranged.
Verglichen
mit dem herkömmlichen
DIMM gemäß 5 legt
das DIMM gemäß 6 ein
gemeinsames Rücksetzsignal
reset von der Speichersteuereinheit 30 (nicht gezeigt)
an die Speicherbauelemente 30-1, ..., 30-n auf
der Vorderseite 30 des Speichermoduls und an die Speicherbauelemente 40-1,
..., 40-n auf der Rückseite 40 des
Speichermoduls an.Compared with the conventional DIMM according to 5 sets the DIMM according to 6 a common reset signal reset from the memory controller 30 (not shown) to the memory devices 30-1 , ..., 30-n on the front side 30 the memory module and the memory devices 40-1 , ..., 40-n on the back side 40 of the memory module.
Daher
weisen die Speicherbauelemente einen zusätzlichen Anschluss auf, welcher
ausgeführt ist,
um das Rücksetzsignal
zu empfangen. Das Rücksetzsignal
wird benutzt, um die Speicherbauelemente 30-1, ..., 30-n, 40-1,
..., 40-n zu initialisieren.Therefore, the memory devices have an additional terminal configured to receive the reset signal. The reset signal is used to store the memory devices 30-1 , ..., 30-n . 40-1 , ..., 40-n to initialize.
Die
Speicherbauelemente 30-1, ..., 30-n, 40-1,
..., 40-n können
beispielsweise eine Anzahl von Hochfrequenz-DRAM-Bauelementen umfassen,
welche kompatibel mit dem DDR3-DRAM sind. Bevor normale DRAM-Vorgänge ausgeführt werden
können,
werden die DDR3-DRAM-Bauelemente
periodisch durch Verwendung des Rücksetzsignals initialisiert.The memory components 30-1 , ..., 30-n . 40-1 , ..., 40-n For example, they may include a number of high frequency DRAM devices that are compatible with the DDR3 DRAM. Before normal DRAM operations can be performed, the DDR3 DRAM devices are periodically initialized using the reset signal.
7 zeigt
ein schematisches Diagramm eines Speicherbauelements 800,
welches zu einer Spiegelmodusfunktion fähig ist, gemäß einigen
Ausführungsformen
der Erfindung. Das Speicherbauelement 800 kann den einzelnen
Speicherbauelementen 30-1, ..., 30-n, 40-1, ..., 40-n entsprechen,
welche in 6 dargestellt sind. 7 shows a schematic diagram of a memory device 800 which is capable of a mirror mode function, according to some embodiments of the invention. The memory device 800 can the individual memory devices 30-1, ..., 30-n . 40-1, ..., 40-n correspond to which in 6 are shown.
Das
Bauelement 800 empfängt
eine Anzahl von externen Signalen, wie Energieversorgungssignale
VCC, VREF, GND, nicht geteilte Befehlssignale NCOM, Befehlssignale
COM, Adressensignale ADD und Datensignale DATA, an externen Anschlüssen. Die
oben genannten externen Signale erscheinen an korrespondierenden
Anschlüssen
PVCC, PVREF, PGND, PNCOM, PCOM, PADD und PDATA. Zudem weist das
Speicherbauelement 800 einen Rücksetzanschluss auf, um ein
Initialisierungssignal RESET von einer Speichersteuereinheit am
Rücksetzkontakt PRESET
zu empfangen. Das Speicherbauelement 800 kann in Reaktion
auf das Rücksetzsignal
RESET initialisiert werden, welches typischerweise mit einer relativ
niedrigen Frequenz arbeitet.The component 800 receives a number of external signals, such as power supply signals VCC, VREF, GND, non-divided command signals NCOM, command signals COM, address signals ADD and data signals DATA, to external terminals. The above external signals appear at corresponding terminals PVCC, PVREF, PGND, PNCOM, PCOM, PADD and PDATA. In addition, the memory component has 800 a reset terminal to receive an initialization signal RESET from a memory controller at the reset terminal PRESET. The memory device 800 may be initialized in response to the reset signal RESET, which typically operates at a relatively low frequency.
Das
Speicherbauelement 800 umfasst eine Umschalt-Schaltung 810,
welche die Fähigkeit
aufweist, die extern angelegten Signale an ver schiedene interne
Schaltungen anzulegen. Die Umschalt-Schaltung 810 wird
von einer Spiegelmodussteuerschaltung 820 gesteuert, welche
in Reaktion auf das Rücksetzsignal
RESET und eines der nicht geteilten Befehlssignale NCOM ein Spiegelsteuersignal
con erzeugt. In alternativen Ausführungsformen der Erfindung
kann die Spiegelmodussteuerschaltung 820 auf das Rücksetzsignal
RESET und auf mehr als eines der nicht geteilten Befehlssignale NCOM
reagieren.The memory device 800 includes a switching circuit 810 , which has the ability to apply the externally applied signals to various internal circuits. The switching circuit 810 is from a mirror mode control circuit 820 which generates a mirror control signal con in response to the reset signal RESET and one of the non-divided command signals NCOM. In alternative embodiments of the invention, the mirror mode control circuit 820 to the reset signal RESET and respond to more than one of the non-shared command signals NCOM.
Gemäß einiger
Ausführungsformen
der Erfindung kann das Speicherbauelement 800 im Spiegelmodus
arbeiten, wenn das Spiegelsteuersignal con auf einem „hohen" Pegel ist. In diesem
Fall kann die Umschalt-Schaltung 810 die
an die Befehls- und Adressenanschlüsse PNCOM, PCOM und PADD angelegten
Eingabesignale an eine korrespondierende Anzahl von internen Datensignalen
idata anlegen. Die Eingabesignale der Datensignalanschlüsse PDATA
können
zu einer korrespondierenden Anzahl von internen Befehls- und Adressensignalen,
wie income, icom, übertragen
werden.According to some embodiments of the invention, the memory device 800 operate in mirror mode when the mirror control signal con is at a "high" level, in which case the switching circuit may 810 apply the input signals applied to the command and address terminals PNCOM, PCOM and PADD to a corresponding number of internal data signals idata. The input signals of the data signal terminals PDATA may be transferred to a corresponding number of internal command and address signals, such as income, icom.
Im
Gegensatz dazu kann, wenn das Steuersignal con auf einem „niedrigen" Pegel ist, das Speicherbauelement 800 in
einem normalen Modus arbeiten. In diesem Fall legt die Umschalt-Schaltung 810 die
Eingabesignale der Befehls- und Adressenanschlüsse PNCOM, PCOM und PADD an
eine Anzahl von korrespondierenden internen Befehlssignalen income,
icom und interne Adressensignalen iadd an und legt zudem die Eingabesignale
der Datensignalanschlüsse
PDATA an eine Anzahl von korrespondierenden internen Datensignalen
idata an.In contrast, when the control signal con is at a "low" level, the memory device 800 work in a normal mode. In this case, the switching circuit sets 810 the input signals of the command and address terminals PNCOM, PCOM and PADD to a number of corresponding internal command signals income, icom and internal address signals iadd and also applies the input signals of the data signal terminals PDATA to a number of corresponding internal data signals idata.
Alternativ
sollte klar sein, dass das Speicherbauelement in einem Spiegelmodus
betrieben werden kann, wenn das Spiegelsteuersignal con auf einem „niedrigen" Pegel ist, und in
einem normalen Modus, wenn das Steuersignal con auf einem „hohen" Pegel ist.alternative
it should be clear that the memory device in a mirror mode
can be operated when the mirror control signal con is at a "low" level, and in
a normal mode when the control signal con is at a "high" level.
Verglichen
mit dem herkömmlichen Speicherbauelement
gemäß 5 erfordert
das Speicherbauelement 800 keine zusätzlichen Bondanschlüsse sowie
keine zusätzlichen
Anschlüsse, um
ein Spiegelmodussteuersignal oder ein Normalmodussteuersignal zu
empfangen. In anderen Worten ausgedrückt, ein Hochfrequenzspeicherbauelement, wie
das DDR3-DRAM, umfasst im Wesentlichen ein Rücksetzsignal zum Initialisieren
eines Speicherbauelements unabhängig
vom Spiegelmodusbetrieb. Daher können
erfindungsgemäße Speicherbauelemente
das existierende Rücksetzsignal
und ein anderes existierendes, nicht geteiltes Befehlssignal benutzen,
um den Betrieb des Bauelements im Spiegelmodus oder im Normalmodus
zu steuern. Daraus resultiert, dass die Abmessung des erfindungsgemäßen Speicherbauelements
verglichen mit den oben beschriebenen herkömmlichen Speicherbauelementen
reduziert sein kann.Compared with the conventional memory device according to 5 requires the memory device 800 no additional bond terminals as well as no additional terminals to receive a mirror mode control signal or a normal mode control signal. In other words, a high frequency memory device, such as the DDR3 DRAM, essentially includes a reset signal for initializing a memory device independent of mirror mode operation. Therefore, memory devices according to the present invention can use the existing reset signal and another existing non-shared command signal to control operation of the device in mirror mode or normal mode. As a result, the size of the memory device of the present invention can be reduced as compared with the conventional memory devices described above.
Da
das Speicherbauelement 800 im Spiegelmodus betreibbar ist,
kann ein DIMM, wie das in 6 dargestellte
DIMM, welches eine Anzahl von Speicherbauelementen 800 umfasst,
ohne Reflektionen und Signalbeeinträchtigungen durch kurze Stichleitungen
betrieben werden.As the memory device 800 is operable in mirror mode, a DIMM, such as the one in 6 illustrated DIMM, which includes a number of memory devices 800 includes, without reflections and signal impairments are operated by short stubs.
8 zeigt
ein schematisches Diagramm einer Spiegelmodussteuerschaltung 900 gemäß einiger
Ausführungsformen
der Erfindung. Die Spiegelmodussteuerschaltung 900 erzeugt
ein Spiegelsteuersignal con in Reaktion auf ein an einem Rücksetzanschluss
PRESET eingegebenes Rücksetzsignal
und in Reaktion auf ein Chipauswahlsignal CSB, welches an einem
Chipauswahlanschluss PCSB eingegeben wird. Das Chipauswahlsignal
CSB ist ein Beispiel eines in 7 dargestellten
nicht geteilten Befehlssignals NCOM. Das Chipauswahlsignal CSB wird
in einen Chipauswahlpuffer 910 eingegeben, welcher ein internes
Chipauswahlsignal für
ein Flip-Flop 930 erzeugt. Das Rücksetzsignal RESET wird in
einen Rücksetzpuffer 920 eingegeben,
welcher ein internes Rücksetzsignal
für das
Flip-Flop 930 erzeugt. Das Flip-Flop 930 puffert das
interne Chipauswahlsignal vom Chipauswahlpuffer 910 und
erzeugt das Modussteuersignal con in Reaktion auf das vom Rücksetzpuffer 920 erzeugte
interne Rücksetzsignal. 8th shows a schematic diagram of a mirror mode control circuit 900 according to some embodiments of the invention. The mirror mode control circuit 900 generates a mirror control signal con in response to a reset signal input to a reset terminal PRESET and in response to a chip select signal CSB input to a chip select terminal PCSB. The chip select signal CSB is an example of an in 7 illustrated non-divided command signal NCOM. The chip select signal CSB is put into a chip select buffer 910 which inputs an internal chip select signal for a flip-flop 930 generated. The reset signal RESET is put into a reset buffer 920 which provides an internal reset signal for the flip-flop 930 generated. The flip-flop 930 buffers the internal chip select signal from the chip select buffer 910 and generates the mode control signal con in response to the reset buffer 920 generated internal reset signal.
9 zeigt
ein schematisches Diagramm einer Spiegelmodussteuerschaltung 1000 gemäß anderer
Ausführungsformen
der Erfindung. Die Spiegelmodussteuerschaltung 1000 erzeugt
ein Spiegelsteuersignal con in Reaktion auf ein an einem Rücksetzanschluss
PRESET eingegebenes Rücksetzsignal
und in Reaktion auf ein Chipauswahlsignal CSB, welches an einem
Chipauswahlanschluss PCSB eingegeben wird. Das Chipauswahlsignal
CSB ist ein Beispiel eines in 7 dargestellten,
nicht geteilten Befehlssignals NCOM. Das Chipauswahlsignal CSB wird
in einen Chipauswahlpuffer 1010 eingegeben, welcher ein
internes Chipauswahlsignal für
ein Flip-Flop 1040 erzeugt. Das Rücksetzsignal RESET wird in
einen Rücksetzpuffer 1020 eingegeben,
welcher ein internes Rücksetzsignal
für das
Flip-Flop 1040 erzeugt. Das Flip-Flop 1040 puffert
das interne Chipauswahlsignal vom Chipauswahlpuffer 1010 und erzeugt
das Modussteuersignal con in Reaktion auf das vom Rücksetzpuffer 1020 erzeugte
interne Rücksetzsignal. 9 shows a schematic diagram of a mirror mode control circuit 1000 according to other embodiments of the invention. The mirror mode control circuit 1000 generates a mirror control signal con in response to a reset signal input to a reset terminal PRESET and in response to a chip select signal CSB input to a chip select terminal PCSB. The chip select signal CSB is an example of an in 7 illustrated, non-shared command signal NCOM. The chip select signal CSB is put into a chip select buffer 1010 which inputs an internal chip select signal for a flip-flop 1040 generated. The reset signal RESET is put into a reset buffer 1020 which provides an internal reset signal for the flip-flop 1040 generated. The flip-flop 1040 buffers the internal chip select signal from the chip select buffer 1010 and generates the mode control signal con in response to the reset buffer 1020 generated internal reset signal.
Zusätzlich umfasst
die Spiegelsteuerschaltung 1000 ein Verzögerungselement 1030,
welches konfiguriert ist, um einen Strom zu reduzieren, welcher
durch den Chipauswahlpuffer 1010 fließt. Das bedeutet, dass der
Chipauswahlpuffer 1010 in Reaktion auf ein internes Rücksetzsignal
freigegeben wird, welches vom Verzögerungselement 1030 verzögert wird,
und das interne Chipauswahlsignal für das Flip-Flop 1040 erzeugt.In addition, the mirror control circuit includes 1000 a delay element 1030 , which is configured to reduce a current passing through the chip select buffer 1010 flows. This means that the chip select buffer 1010 in response to an internal reset signal being released from the delay element 1030 is delayed, and the internal chip select signal for the flip-flop 1040 generated.
10 zeigt
ein schematisches Diagramm einer Spiegelmodussteuerschaltung 1100 gemäß noch weiterer
Ausführungsformen
der Erfindung. Die Spiegelmodussteuerschaltung 1100 erzeugt
ein Spiegelsteuersignal con in Reaktion auf ein an einem Rücksetzanschluss
PRESET eingegebenes Rücksetzsignal
und in Reaktion auf ein Taktfreigabesignal CKE, welches an einem
Taktfreigabeanschluss PCKE eingegeben wird. Das Taktfreigabesignal
CKE ist ein Beispiel eines in 7 dargestellten,
nicht geteilten Befehlssignals NCOM. Das Taktfreigabesignal CKE
wird in einen Taktfreigabepuffer 1110 eingegeben, welcher
ein internes Taktfreigabesignal für ein Flip-Flop 1130 erzeugt.
Das Rücksetzsignal
RESET wird in einen Rücksetzpuffer 1120 eingegeben,
welcher ein internes Rücksetzsignal
für das
Flip-Flop 1130 erzeugt. Das Flip-Flop 1130 puffert
das interne Chipauswahlsignal vom Taktfreigabepuffer 1110 und erzeugt
das Modussteuersignal con in Reaktion auf das vom Rücksetzpuffer 1120 erzeugte
interne Rücksetzsignal. 10 shows a schematic diagram of a mirror mode control circuit 1100 according to still further embodiments of the invention. The mirror mode control circuit 1100 generates a mirror control signal con in response to a reset signal input to a reset terminal PRESET and in response to a clock enable signal CKE input to a clock enable terminal PCKE. The clock enable signal CKE is an example of an in 7 illustrated, non-shared command signal NCOM. The clock enable signal CKE is put into a clock enable buffer 1110 input, which is an internal clock enable signal for a flip-flop 1130 generated. The reset signal RESET is put into a reset buffer 1120 which provides an internal reset signal for the flip-flop 1130 generated. The flip-flop 1130 Buffers the internal chip select signal from the clock enable buffer 1110 and generates the mode control signal con in response to the reset buffer 1120 generated internal reset signal.
Obwohl
in 10 nicht dargestellt, kann die Spiegelmodussteuerschaltung 1100 in
alternativen Ausführungsformen
ebenfalls ein Verzögerungselement
umfassen. In diesem Fall kann das Verzögerungselement auf die gleiche
Weise wie das Verzögerungselement 1030 aus 9 mit
der Spiegelmodussteuerschaltung verbunden sein.Although in 10 not shown, the mirror mode control circuit 1100 in alternative embodiments also comprise a delay element. In this case, the delay element may be the same as the delay element 1030 out 9 be connected to the mirror mode control circuit.
11 zeigt
ein schematisches Diagramm einer Spiegelmodussteuerschaltung 1200 gemäß einigen
anderen Ausführungsformen
der Erfindung. Die Spiegelmodussteuerschaltung 1200 erzeugt
ein Spiegelsteuersignal con in Reaktion auf ein an einem Rücksetzanschluss
PRESET eingegebenes Rücksetzsignal
und in Reaktion auf ein Auf-Chip-Abschlusssignal
OTC, welches an einem Auf-Chipabschlusskontakt POTC eingegeben wird.
Das Auf-Chip-Abschlusssignal OTC ist ein Beispiel eines in 7 dargestellten,
nicht geteilten Befehlssignals NCOM. Das Auf-Chip-Abschlusssignal
OTC wird in einen Auf-Chip-Abschlusspuffer 1210 eingegeben, welcher
ein internes Auf-Chip-Abschlusssignal für ein Flip-Flop 1230 erzeugt.
Das Rücksetzsignal
RESET wird in einen Rücksetzpuffer 1220 eingegeben, welcher
ein internes Rücksetzsignal
für das
Flip-Flop 1230 erzeugt. Das Flip-Flop 1230 puffert
das interne Auf-Chip-Abschlusssignal vom Auf-Chipabschlusspuffer 1210 und
er zeugt das Spiegelsteuersignal con in Reaktion auf das vom Rücksetzpuffer 1220 erzeugte
interne Rücksetzsignal. 11 shows a schematic diagram of a mirror mode control circuit 1200 according to some other embodiments of the invention. The mirror mode control circuit 1200 generates a mirror control signal con in response to a reset signal input to a reset terminal PRESET and in response to an on-chip termination signal OTC input to an on-chip termination contact POTC. The on-chip termination signal OTC is an example of one in 7 illustrated, non-shared command signal NCOM. The on-chip termination signal OTC becomes an on-chip termination buffer 1210 which provides an internal on-chip termination signal for a flip-flop 1230 generated. The reset signal RESET is put into a reset buffer 1220 which provides an internal reset signal for the flip-flop 1230 generated. The flip-flop 1230 Buffers the internal on-chip termination signal from the on-chip termination buffer 1210 and it generates the mirror control signal con in response to the reset buffer 1220 generated internal reset signal.
Obwohl
in 11 nicht dargestellt, kann die Spiegelmodussteuerschaltung 1200 in
alternativen Ausführungsformen
ebenfalls ein Verzögerungselement
umfassen. In diesem Fall kann das Verzögerungselement auf die gleiche
Weise wie das Verzögerungselement 1030 aus 9 mit
der Spiegelmodussteuerschaltung verbunden sein.Although in 11 not shown, the mirror mode control circuit 1200 in alternative embodiments also comprise a delay element. In this case, the delay element may be the same as the delay element 1030 out 9 be connected to the mirror mode control circuit.
Entsprechend
den Ausführungsformen
der Erfindung gemäß den 8 bis 11,
erzeugt eine Spiegelsteuerschaltung ein Steuersignal in Reaktion auf
ein Rücksetzsignal
und ein nicht geteiltes Befehlssignal, welche von einer Speichersteuereinheit übertragen
werden. Wie oben ausgeführt,
kann der nicht geteilte Befehl ein Chipauswahlsignal CSB, ein Taktfreigabesignal
CKE oder ein Auf-Chip-Abschlusssignal OTC sein.According to the embodiments of the invention according to the 8th to 11 A mirror control circuit generates a control signal in response to a reset signal and a non-shared command signal transmitted from a memory controller. As stated above, the undivided command may be a chip select signal CSB, a clock enable signal CKE, or an on-chip termination signal OTC.
12 zeigt
ein Zeitablaufdiagramm der Signalpegel, welche einen Spiegelmodusbetrieb
in Verbindung mit den Ausführungsformen
gemäß den 8 und 9 triggern
können.
Weist das Spiegelsteuersignal con einen „hohen" Pegel auf, dann arbeitet das Speicherbauelement
in einem Spiegelmodus. Das Spiegelsteuersignal con wechselt in Reaktion
auf das gepufferte Chipauswahlsignal SCSB mit einem „hohen" Pegel und einer
abfallenden Flanke des gepufferten Rücksetzsignals SRESET auf einen „hohen" Pegel. Die Ausführungsformen
gemäß den 10 und 11 können ähnliche
Zeitablaufdiagramme aufweisen, außer der Tatsache, dass das gepufferte
Chipauswahlsignal SCSB durch ein anderes, nicht geteiltes Befehlssignal
ersetzt wird, d.h. durch ein gepuffertes Taktfreigabesignal SCKE
oder ein gepuffertes Auf-Chip-Abschlusssignal SOTC. 12 FIG. 12 is a timing diagram of signal levels indicative of mirror mode operation associated with the embodiments of FIGS 8th and 9 can trigger. When the mirror control signal con is at a "high" level, the memory device operates in a mirror mode, and the mirror control signal con changes to a "high" level in response to the buffered chip select signal SCSB having a "high" level and a falling edge of the buffered reset signal SRESET The embodiments according to the 10 and 11 may have similar timing diagrams except for the fact that the buffered chip select signal SCSB is replaced by another non-shared command signal, ie a buffered clock enable signal SCKE or a buffered on-chip termination signal SOTC.
13 zeigt
ein Zeitablaufdiagramm der Signalpegel, welche einen normalen Modusbetrieb
in Verbindung mit den Ausführungsformen
ge mäß den 8 und 9 triggern
können.
Weist das Spiegelsteuersignal con einen „niedrigen" Pegel auf, dann arbeitet das Speicherbauelement
in einem normalen Modus. Das Spiegelsteuersignal con weist in Reaktion
auf das gepufferte Chipauswahlsignal SCSB mit einem „niedrigen" Pegel und in Reaktion
auf eine abfallende Flanke des gepufferten Rücksetzsignals SRESET einen „niedrigen" Pegel auf. Die Ausführungsformen
gemäß den 10 und 11 können ähnliche
Zeitablaufdiagramme aufweisen, außer der Tatsache, dass das
gepufferte Chipauswahlsignal SCSB durch ein anderes, nicht geteiltes
Befehlssignal ersetzt wird, d.h. durch ein gepuffertes Taktfreigabesignal
SCKE oder ein gepuffertes Auf-Chipabschlusssignal
SOTC. 13 FIG. 12 is a timing diagram of the signal levels indicating normal mode operation in connection with the embodiments of FIGS 8th and 9 can trigger. When the mirror control signal con is at a "low" level, the memory device operates in a normal mode, the mirror control signal con has a "low" level in response to the buffered chip select signal SCSB and a "low" level in response to a falling edge of the buffered reset signal SRESET. low levels. The embodiments according to FIGS 10 and 11 may have similar timing diagrams except that the buffered chip select signal SCSB is replaced by another non-shared command signal, ie, a buffered clock enable signal SCKE or a buffered on-chip termination signal SOTC.
14 zeigt
ein schematisches Diagramm einer Umschalt-Schaltung 1500 gemäß einigen
Ausführungsformen
der Erfindung. Die Umschalt-Schaltung 1500 ist
geeignet, um beispielsweise als Umschalt-Schaltung 810 aus 7 eingesetzt
zu werden. 14 shows a schematic diagram of a switching circuit 1500 according to some off embodiments of the invention. The switching circuit 1500 is suitable, for example, as a switching circuit 810 out 7 to be used.
Die
Umschalt-Schaltung 1500 umfasst eine erste Umschalt-Schaltungseinheit 1510 und
eine zweite Umschalt-Schaltungseinheit 1520. Alle externen
Signale RESET NCOM, COM, ADD, DATA aus 7 sind an
jeweils an die erste und zweite Umschalt-Schaltungseinheit 1510, 1520 angelegt.
Das Spiegelsteuersignal con von der Spiegelmodussteuerschaltung
(nicht gezeigt) wird ebenfalls an die erste und zweite Umschalt-Schaltungseinheit 1510, 1520 angelegt.The switching circuit 1500 includes a first switching circuit unit 1510 and a second switching circuit unit 1520 , All external signals RESET NCOM, COM, ADD, DATA off 7 are respectively connected to the first and second switching circuit unit 1510 . 1520 created. The mirror control signal con from the mirror mode control circuit (not shown) is also applied to the first and second switching circuit units 1510 . 1520 created.
In
Abhängigkeit
von dem logischen Zustand des Spiegelsteuersignals con arbeiten
die erste und zweite Auswahlschaltung 1510, 1520 im
Spiegelmodus oder im normalen Modus. Im Spiegelmodus werden die
externen Signale von den Anschlüssen
PRESET, PNCOM, PCOM und PADD an eine korrespondierende Anzahl von
internen Datensignalen idata angelegt. Analog werden die externen
Signale von den Anschlüs sen
PDATA an eine korrespondierende Anzahl von internen Befehls- und Adressensignalen ireset,
incom, icom, iadd angelegt.In response to the logic state of the mirror control signal con, the first and second selection circuits operate 1510 . 1520 in mirror mode or in normal mode. In mirror mode, the external signals from the PRESET, PNCOM, PCOM and PADD connections are applied to a corresponding number of internal data signals idata. Similarly, the external signals from the terminals PDATA are applied to a corresponding number of internal command and address signals ireset, incom, icom, iadd.
Bei
einem Betrieb im normalen Modus lässt das Speicherbauelement
die externen Signale direkt ohne Neuzuordnung zu den korrespondierenden
internen Schaltungen passieren. Die externen Signale von den Anschlüssen PDATA
werden beispielsweise einer korrespondierenden Anzahl von internen
Datensignalen idata zugeordnet. Analog werden die externen Adressen-
und Befehlssignale von den Anschlüssen PRESET, PNCOM, PCOM, PADD
und PDATA einer korrespondierenden Anzahl von internen Befehls-
und Adressensignalen ireset, income, icom, iadd zugeordnet.at
Normal mode operation leaves the memory device
the external signals directly without reassignment to the corresponding ones
internal circuits happen. The external signals from the terminals PDATA
For example, a corresponding number of internal
Data signals assigned to idata. Analogously, the external address
and command signals from the terminals PRESET, PNCOM, PCOM, PADD
and PDATA of a corresponding number of internal command
and address signals ireset, income, icom, iadd.