DE102004055061A1 - Method for arranging a flip-chip on a substrate - Google Patents
Method for arranging a flip-chip on a substrate Download PDFInfo
- Publication number
- DE102004055061A1 DE102004055061A1 DE102004055061A DE102004055061A DE102004055061A1 DE 102004055061 A1 DE102004055061 A1 DE 102004055061A1 DE 102004055061 A DE102004055061 A DE 102004055061A DE 102004055061 A DE102004055061 A DE 102004055061A DE 102004055061 A1 DE102004055061 A1 DE 102004055061A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- chip
- substrate
- signal transmission
- mechanical fixation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1712—Layout
- H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/17154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/17156—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Anordnung eines Flip-Chips (3) auf einem Substrat (2), bei dem eine relativ zu dem Flip-Chip (3) mittige mechanische Fixierung (6) des Flip-Chips (3) auf dem Substrat (2) unter gleichzeitiger Generierung eines die mechanische Fixierung (6) umgebenden Spalts (7) zwischen dem Flip-Chip (3) und dem Substrat (2) vorgenommen wird. Ferner betrifft die Erfindung eine entsprechende Anordnung, ein Computerprogramm und ein Computerprogrammprodukt.The present invention relates to a method for arranging a flip-chip (3) on a substrate (2), in which a relative to the flip-chip (3) central mechanical fixation (6) of the flip-chip (3) on the substrate (2) with simultaneous generation of a mechanical fixation (6) surrounding gap (7) between the flip-chip (3) and the substrate (2) is made. Furthermore, the invention relates to a corresponding arrangement, a computer program and a computer program product.
Description
Die Erfindung betrifft ein Verfahren zur Anordnung eines Flip-Chips auf einem Substrat, insbesondere einer Leiterplatte, eine entsprechende Anordnung und eine Verwendung der Anordnung. Ferner betrifft die Erfindung ein Computerprogramm und ein Computerprogrammprodukt.The The invention relates to a method for arranging a flip-chip on a substrate, in particular a printed circuit board, a corresponding Arrangement and use of the arrangement. Furthermore, the Invention a computer program and a computer program product.
Kleine und leichte Komponenten sind eine Voraussetzung für mobile Anwendungen und erfordern kompakte Aufbaukonzepte, die gleichzeitig hochleistungsfähig sind. Eine Schlüsseltechnologie, die diese Anforderungen erfüllen kann, wird durch monolithisch integrierte Schaltkreise für höchste Frequenzen, sogenannte monolithisch integrierte Mikrowellenschaltkreise MMICs (monolithic microwave integrated circuits) realisiert, bei denen alle Komponenten, das heißt aktive und passive Elemente gleichermaßen, auf einem Substratträger integriert und in einem gemeinsamen Prozess gefertigt werden. Sie erlauben eine kostengünstige Massenfertigung mit einer hohen Ausbeute bei gleichzeitiger Miniaturisierung entsprechender Systeme, da die Zahl der Verbindungen reduziert und beispielsweise Drähte, die sich bei Erschütterungen lösen können, vermieden werden.little one and lightweight components are a requirement for mobile Applications and require compact design concepts that are simultaneously high performance. A key technology that meet these requirements can be achieved by monolithic integrated circuits for highest frequencies, so-called monolithically integrated microwave circuits MMICs (monolithic microwave integrated circuits) realized in which all components, that is active and passive elements alike, integrated on a substrate carrier and be manufactured in a joint process. They allow one inexpensive Mass production with a high yield and simultaneous miniaturization corresponding systems, as the number of connections reduced and for example, wires that with shaking can solve, avoided become.
Neben dem Mobilfunk im Bereich von 1 und 2 GHz werden aber auch zunehmend Millimeterwellenfrequenzen von kommerziellen Anwendungen beansprucht. Zu nennen sind in diesem Zusammenhang der terrestrische Kurzstreckenrichtfunk (3,5 GHz, 26 GHz, 38 GHz) und die Satellitenkommunikation (4/6 GHz, 11/14 GHz, 20/30 GHz, 40/50 GHz), die Breitband-Multimedia-Anwendungen abdecken, und die Industrie- und Automobilelektronik, die mit KFz-Komfortmerkmalen, wie beispielsweise einem Abstandswarnradar bei etwa 77 GHz – 110 GHz aufwartet. Um bei diesen hohen Frequenzen MMIC-Chips so in einer Multichip-Modul-Umgebung montieren zu können, dass neben wirtschaftlichen Aspekten, d.h. insbesondere Kosten und Volumen, auch elektrische Kriterien, wie geringe Reflexion und geringe Einfügungsdämpfung, erfüllt werden können, wurden spezielle Modulkonzepte entwickelt, von denen die sogenannte Flip-Chip-Verbindungstechnik die vielversprechendste ist.Next However, the mobile radio in the range of 1 and 2 GHz are also becoming increasingly Millimeterwellenfrequenzen claimed by commercial applications. To name in this context, the terrestrial short-range radio (3.5 GHz, 26 GHz, 38 GHz) and satellite communications (4/6 GHz, 11/14 GHz, 20/30 GHz, 40/50 GHz) covering broadband multimedia applications, and industrial and automotive electronics, which are equipped with automotive comfort features, such as a distance warning radar at about 77 GHz - 110 GHz comes up. To mount MMIC chips in a multichip module environment at these high frequencies to be able to that in addition to economic aspects, i. especially costs and Volume, even electrical criteria, such as low reflection and low Insertion loss, Fulfills could be developed special module concepts, of which the so-called flip-chip connection technology the most promising.
Die Verwendung von sogenannten Flip-Chips in der Aufbau- und Verbindungstechnik ist eine der modernsten Montagetechniken in der Mikroelektronik. Durch Einsatz von Flip-Chips ist eine Realisierung von kompakten Mikroschaltungen möglich. Die Verwendung von Flip-Chips geht einher mit einer drahtlosen Verbindung, einer lötfähigen Direktverbindung auf ein Substrat, wie beispielsweise auf eine Leiterplatte und einer sogenannten Face-Down-Verbindung. Mit Hilfe von Flip-Chips ist eine extreme Miniaturisierung bzw. eine hohe Montagedichte verbunden mit relativ geringen Kosten möglich. Flip-Chip-Aufbauten werden unter anderem in der Funktechnik, in Geschwindigkeits- und Positionsmessungen, in Abstandsradar- und Einparkdistanzsteuerungen für Automobile, bei Flüssigkeitspegelmessungen für industrielle Prozesssteuerungen, bei Bestimmung und Objekterkennung für intelligente Haussysteme, bei Fahrzeugerkennung und Verkehrsleitsystemen, bei einer Online-Diagnose von Turbinen, in der Energieerzeugung sowie bei MCM-Schaltungen verwendet.The Use of so-called flip chips in the construction and connection technology is one of the most modern assembly techniques in microelectronics. By using flip chips is a realization of compact Microcircuits possible. The Using flip chips goes hand in hand with a wireless connection, a solderable direct connection on a substrate, such as a circuit board and a so-called face-down connection. With the help of flip chips is one extreme miniaturization or a high mounting density connected possible at a relatively low cost. Be flip-chip assemblies among others in radio technology, in speed and position measurements, in distance radar and Parking distance control for Automobiles, for liquid level measurements for industrial Process control, in determination and object recognition for intelligent home systems, in vehicle recognition and traffic guidance systems, in online diagnostics turbines, power generation and MCM circuits used.
Bei Flip-Chip-Aufbauten kommen Lötverbindungen, sogenannte Löt-Bumps, zum Einsatz, um den Flip-Chip mit einem Substrat, wie beispielsweise einer Leiterplatte zu kontaktieren. Bei einer Flip-Chip-Montage wird ein ungehäuster Chip derart auf ein Substrat bzw. ein Schaltungsträger, z.B. eine Leiterplatte, montiert, dass die strukturierte bzw. aktive Seite des Flip-Chips dem Substrat zugewandt ist (face down). Diese Montageart eines Chips auf ein Substrat wird als "flipped" bezeichnet. Die genannten Lötverbindungen sind im allgemeinen kürzer als sogenannte Bonddrähte und haben einen größeren Durchmesser.at Flip-chip assemblies come solder joints, so-called solder bumps, used to attach the flip chip to a substrate, such as a Contact PCB. In a flip-chip mounting is a unpackaged Chip such on a substrate or a circuit carrier, e.g. a printed circuit board that mounts the structured or active Side of the flip-chip facing the substrate (face down). These Mounting method of a chip on a substrate is called "flipped". The mentioned solder joints are generally shorter as so-called bonding wires and have a larger diameter.
Geringe induktive und kapazitive Beiträge der sogenannten Bump-Verbindungen sind Voraussetzung für eine Anwendbarkeit von Flip-Chip-Verbindungen im Millimeterwellengebiet. Die Flip-Chip-Technologie bietet nicht nur den Vorteil von kurzen Bump-Verbindungen, sondern sie ermöglicht auch eine direkte Platzierung eines Flip-Chips in einer entsprechend elektrischen Umgebung, was eine Einsparung an Zuleitungslänge bedeutet und eine parasitäre Wirkung weiter verringert. Geringere parasitäre Beiträge bedeuten wiederum eine Erhöhung der Grenzfrequenz eines Gesamtsystems, die heute nicht mehr allein durch die Leistungsfähigkeit eines Flip-Chips begrenzt ist, sondern durch die Chipmontagetechnik dominiert wird.low inductive and capacitive contributions of so-called bump connections are a prerequisite for applicability flip-chip connections in the millimeter wave range. The flip-chip technology not only offers the advantage of short bump connections, but it also allows a direct placement of a flip chip in one accordingly electrical environment, which means a saving in supply line length and a parasitic Effect further reduced. Lower parasitic contributions in turn mean an increase in Cutoff frequency of an overall system that is no longer alone through the efficiency a flip-chip is limited, but by the chip mounting technology is dominated.
Die Montage der Flip-Chips erfolgt meist entweder unter Anwendung von Druck und Temperatur beim sogenannten Thermokompressionsbonden oder durch Umschmelzen einer Bump-Legierung beim sogenannten Reflowlöten. Ferner kann die Montage dabei manuell, halbautomatisch oder vollautomatisch vorgenommen werden.The Assembly of the flip chips is usually done either using Pressure and temperature during so-called thermocompression bonding or by remelting a bump alloy at Reflow soldering. Furthermore, the assembly can be manual, semi-automatic or fully automatic be made.
Beim Thermokompressionsbonden werden im allgemeinen reine Gold-Bumps verwendet, die entweder galvanisch in einem gemeinsamen Prozess aufgewachsen werden können oder nacheinander mechanisch unter Einsatz von Temperatur und Ultraschall mit einem Bonddraht aufgebracht werden. Das Thermokompressionsverfahren erfordert eine hohe Positionsgenauigkeit bei der Montage und ist damit als Einzelprozess sehr zeitaufwendig. Nach der Flip-Chip-Montage liegt die untere Grenze für den Bonddurchmesser bei etwa 25 μm bis 35 μm, bei den lithographisch strukturierten und galvanisch aufgewachsenen Bonds bei etwa 70 μm bis 80 μm.In thermocompression bonding, pure gold bumps are generally used, which can either be grown galvanically in a common process or be applied successively mechanically using temperature and ultrasound with a bonding wire. The thermocompression method requires a high positional accuracy during assembly and is so that as a single process very time consuming. After the flip-chip mounting, the lower limit for the bond diameter is about 25 μm to 35 μm, and for the lithographically structured and galvanically grown bonds about 70 μm to 80 μm.
Beim Reflowlöten werden Bumps beispielsweise aus einer Zinn-Legierung verwendet. Sie haben zwar eine schlechtere thermische Leitfähigkeit, durch die Oberflächenspannung des aufgeschmolzenen Lots kommt es jedoch zu einer Selbstjustage des Flip-Chips, so dass eine geringere Positionsgenauigkeit erforderlich ist und die Montagezeit entsprechend verkürzt werden kann.At the reflow soldering For example, bumps made of a tin alloy are used. Although they have a lower thermal conductivity, by the surface tension However, the melted solder leads to a self-adjustment of the flip chip, so a lower positional accuracy required is and the assembly time can be shortened accordingly.
Für manche Anwendungen ist es nötig das Löten von Flip Chips zu vermeiden, da die entsprechenden Schaltungen beispielsweise nicht den zum Löten nötigen Temperaturen ausgesetzt werden dürfen. So bietet sich als weitere Verbindungstechnik eine Verwendung von leitfähigem Kleber oder Film an. Dabei wird ein leitfähiger isotroper oder anisotroper (elektrisch leitfähig in eine Richtung) Kleber verwendet. Bei einem Kleber mit anisotropen Eigenschaften stellen leitfähige Partikel im Kleber eine elektrische Verbindung in Richtung Flip-Chip – Substrat her.For some Applications it is necessary the soldering of flip chips, as the corresponding circuits for example not for soldering force Temperatures may be exposed. Thus, as a further connection technology, a use of conductive Glue or film on. It becomes a conductive isotropic or anisotropic (electrically conductive in one direction) used glue. For an adhesive with anisotropic Properties make conductive Particles in the adhesive make an electrical connection towards the flip-chip substrate ago.
Wird ein Flip-Chip beispielsweise auf einem organischen Substrat aufgebaut, wie z.B. auf FR4, einem Standardbasismaterial aus Glasfaser und Epoxidharz, so werden die Lötverbindungen, d.h. die bereits genannten Löt-Bumps, bei Temperaturwechsel mechanischen Belastungen ausgesetzt. Dabei handelt es sich vorwiegend um Scherkräfte. Eine derartige mechanische Belastung ist am stärksten an den Kanten bzw. Ecken eines Flip-Chips und führt bei einer gewissen Anzahl von derartigen Temperaturwechseln zu einem Bruch der Lötstellen. Um die Lötverbindungen mechanisch zu entlasten und die Scherkräfte aufzunehmen, wird häufig ein sogenannter "Underfill" eingesetzt. Ein „Underfiller" dient zum Schutz vor thermomechanischer Beanspruchung. Er verbindet den Flip-Chip fest mit dem Substrat.Becomes for example, a flip-chip is built on an organic substrate, such as. on FR4, a standard fiberglass base material Epoxy resin, so are the solder joints, i.e. the already mentioned solder bumps, at temperature change mechanical Exposed to stress. These are mainly shear forces. A Such mechanical stress is strongest at the edges or corners of a flip chip and leads at a certain number of such temperature changes to one Breakage of the solder joints. To the solder joints mechanically relieve and absorb the shear forces is often a so-called "underfill" used. An underfiller serves as protection before thermomechanical stress. He firmly connects the flip chip to the Substrate.
Dabei handelt es sich im allgemeinen um einen Kunststoff, der zwischen den Flip-Chip und das Substrat, wie beispielsweise eine Leiterplatte appliziert wird und nach seiner Aushärtung mechanische Spannungen aufnehmen kann. Der "Underfill" kann sich jedoch aufgrund seiner elektrischen Eigenschaften, nämlich beispielsweise durch seinen spezifischen elektrischen Widerstand, negativ auf eine Signalübertragung von dem Flip-Chip zu dem Substrat bzw. der Leiterplatte auswirken. Zudem ist das Vorsehen eines sogenannten "Underfills" ein Prozessschritt, bei dem Material- und Verarbeitungskosten anfallen, was im Bereich der Flip-Chip-Technik, die meist verbunden ist mit Massenproduktion, unerwünscht ist.there It is generally a plastic between the flip-chip and the substrate, such as a printed circuit board is applied and after its curing mechanical stresses can record. The "underfill" can, however due to its electrical properties, namely, for example its specific electrical resistance, negative for a signal transmission from the flip chip to the substrate or the printed circuit board. In addition, the provision of an "underfill" is a process step in which material and processing costs, which is in the field of flip-chip technology, which is usually associated with mass production, is undesirable.
Bei Flip-Chip-Anordnungen, bei denen die genannten Lötverbindungen, die sogenannten Löt-Bumps, neben einer mechanischen Fixierung des Flip-Chips auf einem Substrat, wie beispielsweise einer Leiterplatte, auch dazu dienen, eine Signalübertragung zwischen Flip-Chip und Substrat bzw. Leiterplatte zu gewährleisten, ist der Abstand der Lötverbindungen mit unter auch maßgeblich für das Signalübertragungsverhalten. Dabei kann es bei hohen Frequenzen notwendig sein, kleine Bump-Abstände zu realisieren. Einer derartigen Miniaturisierung sind jedoch durch die Löttechnik Grenzen gesetzt.at Flip-chip arrangements in which the said solder joints, the so-called solder bumps, besides a mechanical fixation of the flip-chip on a substrate, such as a circuit board, also serve to signal transmission between flip-chip and substrate or circuit board to ensure is the distance of the solder joints with also decisive for the Signal transmission behavior. It may be necessary at high frequencies to realize small bump intervals. Such miniaturization, however, is by the soldering technique Set limits.
Vor diesem Hintergrund wird ein Verfahren mit den Merkmalen des Patentanspruchs 1, eine Anordnung mit den Merkmalen des Patentanspruchs 7, eine Verwendung der Anordnung nach Patentanspruch 10, ein Computerprogramm nach Patentanspruch 11 sowie ein Computerprogrammprodukt mit den Merkmalen von Patentanspruch 12 vorgestellt.In front This background is a method with the features of the claim 1, an arrangement with the features of claim 7, a Use of the arrangement according to claim 10, a computer program according to claim 11 and a computer program product with the Characteristics of claim 12 presented.
Vorteile der ErfindungAdvantages of invention
Gemäß Anspruch 1 wird ein Verfahren zur Anordnung eines Flip-Chips auf einem Substrat bereitgestellt, bei dem eine relativ zu dem Flip-Chip mittige mechanische Fixierung des Flip-Chips auf dem Substrat unter gleichzeitiger Generierung eines die mechanische Fixierung umgebenen Spalts zwischen dem Flip-Chip und dem Substrat vorgenommen wird. Bei dem Substrat kann es sich dabei beispielweise um eine Leiterplatte handeln. Der generierte Spalt kann ein Luftspalt oder ein mit einem anderen Material gefüllter Spalt sein.According to claim 1 will be a method of disposing a flip-chip on a substrate provided in which a relative to the flip-chip central mechanical Fixation of the flip-chip on the substrate with simultaneous generation a gap surrounding the mechanical fixation between the flip-chip and the substrate is made. The substrate may be this example, act to a circuit board. The generated Gap may be an air gap or a gap filled with another material be.
In einer möglichen Ausführungsform des erfindungsgemäßen Verfahrens wird dabei die mechanische Fixierung durch eine oder mehrere Lötverbindungen, wie beispielsweise durch die bereits genannten sogenannten Löt-Bumps, realisiert. Die Lötverbindungen können dabei aus einem reinen Metall oder aus einer Metalllegierung bestehen. Dabei kann es sich beispielsweise um Gold oder um Zinn-Legierungen handeln.In a possible embodiment the method according to the invention is the mechanical fixation by one or more solder joints, such as the so-called solder bumps already mentioned, realized. The solder joints can consist of a pure metal or a metal alloy. These may be, for example, gold or tin alloys act.
Neben Lötverbindungen sind auch Klebverbindungen denkbar. Als Kleber kann dabei ein elektrisch leitfähiger isotroper oder anisotroper Kleber verwendet werden. Klebeverbindungen sind beispielsweise dann denkbar, wenn die zum Löten nötigen Temperaturen nicht eingesetzt werden können.Next solder connections are also adhesive connections conceivable. As an adhesive can be an electric conductive Isotropic or anisotropic adhesive can be used. adhesive bonds For example, are conceivable when the temperatures required for soldering not used can be.
Ferner kann die mechanische Fixierung durch das eingangs bereits erwähnte Thermokompressionsbonden realisiert werden.Further can the mechanical fixation by the above-mentioned thermocompression bonding will be realized.
In einer weiteren möglichen Ausführungsform des erfindungsgemäßen Verfahrens werden auf dem Flip-Chip mindestens eine erste Signalübertragungseinheit und auf dem Substrat, wie beispielsweise einer Leiterplatte, mindestens eine mit der ersten Signalübertragungseinheit auf dem Flip-Chip über ein Kopplungsmechanismus zusammenwirkende zweite Signalübertragungseinheit zur Übertragung von Signalen, insbesondere von HF-Signalen, über den Spalt zwischen dem Flip-Chip und dem Substrat bzw. der Leiterplatte vorgesehen.In a further possible embodiment of the method according to the invention, at least one first signal transmission unit and on the substrate, as beispielswei. On the flip-chip se a circuit board, at least one cooperating with the first signal transmission unit on the flip-chip via a coupling mechanism second signal transmission unit for transmitting signals, in particular of RF signals, provided via the gap between the flip-chip and the substrate or the circuit board.
Gemäß dem erfindungsgemäßen Verfahren wird durch die relativ zu dem Flip-Chip mittige mechanische Fixierung die Lebensdauer der Fixierung selbst verlängert, da sie aufgrund ihrer mittigen Position bei möglichen Temperaturwechseln nicht einer derart hohen mechanischen Belastung in Form von auf sie wirkenden Scherkräften, ausgesetzt ist.According to the inventive method is by the relative to the flip-chip central mechanical fixation The life of the fixation itself is extended as it is due to their central position at possible Temperature changes not such a high mechanical load in the form of shear forces acting on it.
Darüber hinaus kann auf das eingangs erwähnte "Underfill" verzichtet werden, da die auf die mechanische Fixierung wirkenden Scherkräfte durch die mittige Anordnung der mechanischen Fixierung relativ zum Flip-Chip reduziert werden. Somit kann ein Signalübertragungsverhalten eines Flip-Chip-Aufbaus verbessert werden. Durch einen möglichen Verzicht auf einen sogenannten "Underfill" können ferner die Herstellungskosten gesenkt werden.Furthermore can be waived on the aforementioned "underfill", since the shear forces acting on the mechanical fixation by the central arrangement of the mechanical fixation relative to the flip-chip be reduced. Thus, a signal transmission behavior of a flip-chip structure be improved. By a possible Abandonment of a so-called "underfill" can further the production costs are lowered.
Durch die erfindungsgemäß vorgesehene Signalübertragung über den zwischen dem Flip-Chip und dem Substrat bzw. der Leiterplatte vorgesehenen Spalt, wie beispielsweise einen Luftspalt, sind nunmehr die Fixierverbindungen, wie beispielsweise Löt- oder Klebverbindungen, selbst nicht mehr für das Signalübertragungsverhalten maßgeblich, was bedeutet, dass auch der Abstand zwischen den Fixierverbindungen, das heißt beispielsweise den Löt- oder Klebverbindungen, nicht weiter hinsichtlich einer Signalübertragung berücksichtigt werden muss. Der Abstand zwischen Signalübertragungseinheiten auf dem Flip-Chip bzw. in äquivalenter Weise auf dem Substrat bzw. der Leiterplatte ist nicht mehr durch die Fixiertechnik, wie beispielsweise der Löt- oder Klebetechnik begrenzt. Annähernd beliebig kleine Abstände zwischen Signalübertragungseinheiten sowohl auf dem Flip-Chip wie entsprechend auf dem Substrat sind nunmehr realisierbar.By the invention provided Signal transmission via the provided between the flip-chip and the substrate or the printed circuit board Gap, such as an air gap, are now the fixing connections, such as soldering or adhesive bonds, even no longer for the signal transmission behavior significantly, which means that the distance between the fixing connections, this means for example, the solder or Adhesive bonds, not further in terms of signal transmission considered must become. The distance between signal transmission units on the Flip-chip or in equivalent Way on the substrate or the circuit board is not through the fixation technique, such as the soldering or gluing limited. Nearly arbitrarily small distances between signal transmission units both on the flip chip as appropriate on the substrate are now realizable.
In einer möglichen Ausführungsform des erfindungsgemäßen Verfahrens wird für die erste und zweite Signalübertragungseinheit als zusammenwirkendes Paar ein Paar aus einer Sende- und einer damit zusammenwirkenden Empfängereinheit gewählt. Dabei können auf dem Chip eine Mehrzahl derartiger Signalübertragungseinheiten vorgesehen werden, die mit entsprechend vorgesehenen Signalübertragungseinheiten auf dem Substrat zusammenwirken. Wie bereits erwähnt ist dabei der Abstand zwischen Signalübertragungseinheiten auf dem Flip-Chip bzw. entsprechend auf dem Substrat nahezu beliebig klein wählbar.In a possible embodiment the method according to the invention is for the first and second signal transmission units as a cooperating pair, a pair of a send and a send cooperating receiver unit selected. there can provided on the chip a plurality of such signal transmission units be provided with appropriately provided signal transmission units on the Substrate interact. As already mentioned, the distance between signal transmission units on the flip chip or correspondingly on the substrate almost arbitrarily small selectable.
In einer weiteren denkbaren Ausführungsform des erfindungsgemäßen Verfahrens wird der Kopplungsmechanismus zwischen Flip-Chip und Substrat in Bezug auf eine Signalübertragung mit einer spezifischen Übertragungsfrequenz durch eine entsprechend spezifische Auslegung von Metallisierung der zusammenwirkenden Signalübertragungseinheiten angepasst.In another conceivable embodiment the method according to the invention the coupling mechanism between flip-chip and substrate in Reference to a signal transmission with a specific transmission frequency by a correspondingly specific interpretation of metallization the cooperating signal transmission units customized.
Ferner ist es denkbar, den Spalt in Bezug auf seine Höhe flexibel und einer spezifischen Übertragungsfrequenz bei Übertragung eines Signals zwischen dem Flip-Chip und dem Substrat anzupassen. Das bedeutet, dass durch eine flexible Variation der sogenannten Bump-Höhe der Abstand zwischen Substrat und Flip-Chip speziell für eine Übertragungsfrequenz angepasst werden kann. Es wird somit eine gezieltere Optimierung von Signalübertragungen insbesondere auf HF-Verhalten hin möglich.Further It is conceivable, the gap in terms of its height flexible and a specific transmission frequency during transmission to match a signal between the flip chip and the substrate. The means that by a flexible variation of the so-called bump height of the distance between substrate and flip-chip specially adapted for a transmission frequency can be. It thus becomes a more targeted optimization of signal transmissions especially possible on HF behavior.
Ferner betrifft die vorliegende Erfindung eine Anordnung mit mindestens einem Substrat, insbesondere einer Leiterplatte und mindestens einem darauf angeordneten Flip- Chip, wobei die Anordnung eine relativ zu dem Flip-Chip mittige mechanische Fixierung des Flip-Chips auf dem Substrat bzw. der Leiterplatte und einen die mechanische Fixierung umgebenden Spalt zwischen dem Flip-Chip und dem Substrat bzw. der Leiterplatte aufweist. Bei dem Spalt kann es sich dabei beispielsweise um einen mit Luft gefüllten Spalt handeln. Aber auch andere den Spalt füllende Materialien sind denkbar.Further The present invention relates to an arrangement with at least a substrate, in particular a printed circuit board and at least one on it arranged flip chip, wherein the arrangement has a mechanical center relative to the flip-chip Fixation of the flip-chip on the substrate or the printed circuit board and a gap surrounding the mechanical fixation between the Has flip-chip and the substrate or the circuit board. In which This gap can be, for example, a gap filled with air act. But other gap filling materials are conceivable.
Es ist dabei denkbar, dass die mechanische Fixierung durch mindestens eine Löt- oder Klebverbindung, einen sogenannten Bump, realisiert ist. Ferner ist es denkbar, dass die mechanische Fixierung durch das bereits genannte Thermokompressionsbonden geschaffen wurde.It is conceivable that the mechanical fixation by at least a soldering or adhesive bond, a so-called bump realized. Further It is conceivable that the mechanical fixation by the already called thermocompression bonding was created.
In einer möglichen Ausführungsform der erfindungsgemäßen Anordnung sind auf dem Flip-Chip mindestens eine erste Signalübertragungseinheit und auf dem Substrat mindestens eine mit der ersten Signalübertragungseinheit auf dem Flip-Chip über ein Kopplungsmechanismus zusammenwirkende zweite Signalübertragungseinheit zur Übertragung von Signalen über den Spalt zwischen dem Flip-Chip und dem Substrat vorgesehen. Bei den Signalen handelt es sich beispielsweise um HF-Signale.In a possible embodiment the inventive arrangement are on the flip-chip at least a first signal transmission unit and on the substrate at least one with the first signal transmission unit on the flip chip over one Coupling mechanism cooperating second signal transmission unit for the transmission of Signals over provided the gap between the flip-chip and the substrate. at the signals are, for example, RF signals.
Ferner umfasst die vorliegende Erfindung die Verwendung der erfindungsgemäßen Anordnung in einem HF-Modul.Further For example, the present invention encompasses the use of the inventive arrangement in an RF module.
Darüber hinaus betrifft die Erfindung ein Computerprogramm mit Programmcodemitteln, um alle Schritte eines erfindungsgemäßen Verfahrens durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinrichtung durchgeführt wird.Moreover, the invention relates to a computer program with program code means to perform all the steps of a method according to the invention, when the computer program on a computer or a corresponding rake establishment is carried out.
Weiter umfasst die Erfindung ein Computerprogrammprodukt mit Programmcodemitteln, die auf einem computerlesbaren Datenträger gespeichert sind, um ein erfindungsgemäßes Verfahren durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit ausgeführt wird.Further the invention comprises a computer program product with program code means, which are stored on a computer-readable medium to a inventive method perform, if the computer program is on a computer or equivalent Arithmetic unit executed becomes.
Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.Further Advantages and embodiments of the invention will become apparent from the Description and attached drawing.
Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendet sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It it is understood that the above and the following yet to be explained features not only in the specified combination, but also in other combinations or used alone, without to leave the scope of the present invention.
Zeichnungdrawing
Die Erfindung ist anhand eines Ausführungsbeispiels in der Zeichnung schematisch dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.The Invention is based on an embodiment schematically shown in the drawing and is below under Referring to the drawings described in detail.
Ferner können die Verbindungen mittels des sogenannten Thermokompressionsbonden hergestellt werden.Further can the compounds by means of the so-called thermocompression bonding getting produced.
Die
mechanische Fixierung
Die
Signalübertragungseinheiten
Mindestabstände der
Signalübertragungseinheiten
Claims (12)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004055061A DE102004055061A1 (en) | 2004-11-15 | 2004-11-15 | Method for arranging a flip-chip on a substrate |
PCT/EP2005/055194 WO2006051029A1 (en) | 2004-11-15 | 2005-10-12 | Method for arranging a flip chip on a substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004055061A DE102004055061A1 (en) | 2004-11-15 | 2004-11-15 | Method for arranging a flip-chip on a substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004055061A1 true DE102004055061A1 (en) | 2006-05-18 |
Family
ID=35474651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004055061A Withdrawn DE102004055061A1 (en) | 2004-11-15 | 2004-11-15 | Method for arranging a flip-chip on a substrate |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102004055061A1 (en) |
WO (1) | WO2006051029A1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19535282A1 (en) * | 1994-09-23 | 1996-03-28 | Fraunhofer Ges Forschung | Connecting electronic component to substrate with several contact faces |
US6054337A (en) * | 1996-12-13 | 2000-04-25 | Tessera, Inc. | Method of making a compliant multichip package |
US6100597A (en) * | 1996-11-15 | 2000-08-08 | Nec Corporation | Semiconductor device and method for manufacturing the same |
US20020068417A1 (en) * | 2000-06-08 | 2002-06-06 | Farnworth Warren M. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
DE10117929A1 (en) * | 2001-01-24 | 2002-08-14 | Fraunhofer Ges Forschung | Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834841A (en) * | 1990-09-28 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor device enabling temperature control in the chip thereof |
US5138436A (en) * | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
JP3413839B2 (en) * | 1991-09-06 | 2003-06-09 | ソニー株式会社 | Optoelectronic integrated circuit device |
JP3728147B2 (en) * | 1999-07-16 | 2005-12-21 | キヤノン株式会社 | Opto-electric hybrid wiring board |
US6831301B2 (en) * | 2001-10-15 | 2004-12-14 | Micron Technology, Inc. | Method and system for electrically coupling a chip to chip package |
US6885090B2 (en) * | 2001-11-28 | 2005-04-26 | North Carolina State University | Inductively coupled electrical connectors |
-
2004
- 2004-11-15 DE DE102004055061A patent/DE102004055061A1/en not_active Withdrawn
-
2005
- 2005-10-12 WO PCT/EP2005/055194 patent/WO2006051029A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19535282A1 (en) * | 1994-09-23 | 1996-03-28 | Fraunhofer Ges Forschung | Connecting electronic component to substrate with several contact faces |
US6100597A (en) * | 1996-11-15 | 2000-08-08 | Nec Corporation | Semiconductor device and method for manufacturing the same |
US6054337A (en) * | 1996-12-13 | 2000-04-25 | Tessera, Inc. | Method of making a compliant multichip package |
US20020068417A1 (en) * | 2000-06-08 | 2002-06-06 | Farnworth Warren M. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
DE10117929A1 (en) * | 2001-01-24 | 2002-08-14 | Fraunhofer Ges Forschung | Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate |
Non-Patent Citations (2)
Title |
---|
MILLER,L.:Controlled Collapse Reflow Chip Joining.In:IBM J. Res. Develop.,Vol.44,No.1/2,2000,S.93-104, ISSN 0018-8646 * |
MILLER,L.:Controlled Collapse Reflow Chip Joining.In:IBM J. Res. Develop.,Vol.44,No.1/2,2000,S.93-104;ISSN 0018-8646 |
Also Published As
Publication number | Publication date |
---|---|
WO2006051029A1 (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005002707B4 (en) | Method for producing electrical connections in a semiconductor device by means of coaxial microconnection elements | |
DE69935628T2 (en) | hybrid module | |
DE102008040900B4 (en) | Stacked IC structure and method of forming a stacked IC structure | |
DE10033977B4 (en) | Interconnect structure for using semiconductor chips on substrates | |
DE102006007381A1 (en) | Ultra-wide-band semiconductor component for ultra-wide-band standard in communication, comprises semiconductor component, ultra-wide-band semiconductor chip and multilevel circuit substrate with lower and upper metal layer | |
DE102010001407A1 (en) | Integrated antennas at wafer level | |
DE112006003181T5 (en) | Method for bonding between electrical components using ultrasonic vibration | |
EP1192841B1 (en) | Intelligent power module | |
DE10142119B4 (en) | Electronic component and method for its production | |
DE102013111569B4 (en) | Semiconductor packages with integrated antennas and processes for their production | |
DE10238781A1 (en) | Semiconductor device | |
EP3346494A1 (en) | Wafer level package with at least one integrated antenna element | |
WO2004064140A1 (en) | Module with encapsulation | |
DE10300956B3 (en) | Device with high frequency connections in a substrate | |
DE10142117A1 (en) | Electronic component with at least two stacked semiconductor chips and method for its production | |
DE102004055061A1 (en) | Method for arranging a flip-chip on a substrate | |
EP1771881A1 (en) | Electronic module arrangement and corresponding production method | |
WO1998033211A1 (en) | Method for casing integrated circuits | |
DE102007002807B4 (en) | chip system | |
DE102006044836B4 (en) | Modules with a shielding and / or heat dissipation element and method for their preparation | |
DE10343257B4 (en) | Process for the production of interconnects in chip sandwich assemblies | |
WO2002001631A2 (en) | High-frequency component | |
WO1996009647A1 (en) | Process for contacting an electronic component on a substrate | |
DE10133959B4 (en) | Electronic component with semiconductor chip | |
DE10345395B4 (en) | Semiconductor module and method for producing a semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |