DE10117929A1 - Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate - Google Patents

Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate

Info

Publication number
DE10117929A1
DE10117929A1 DE10117929A DE10117929A DE10117929A1 DE 10117929 A1 DE10117929 A1 DE 10117929A1 DE 10117929 A DE10117929 A DE 10117929A DE 10117929 A DE10117929 A DE 10117929A DE 10117929 A1 DE10117929 A1 DE 10117929A1
Authority
DE
Germany
Prior art keywords
chip
adhesive
substrate
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10117929A
Other languages
German (de)
Inventor
Michael Feil
Karl Haberger
Martin Koenig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE10117929A priority Critical patent/DE10117929A1/en
Priority to PCT/EP2002/000187 priority patent/WO2002061831A1/en
Publication of DE10117929A1 publication Critical patent/DE10117929A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

The invention relates to a method and a system whereby a chip (1) is coupled to a substrate (4), said chip having at least two bond pads (2) arranged on the same side at a distance from each other, and said substrate having at least two contact bond pads (5) arranged on the same side. An isotropic adhesive is applied to the side of the chips (1) where the bond pads (2) are arranged, or to the side of the substrate (4) where the contact bond pads (5) are arranged. The chip (1) and the substrate (4) are aligned in relation to each other so that the bond pads (2) of the chip (1) and the contact bond pads (5) of the substrates (4) are opposite each other. After the coupling, which occurs by bringing together the chip (1) and the substrate (2), a totally flat isotropic coupling layer (3) of adhesive is formed.

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet eines Chipverbindens und spezieller auf ein Verbinden eines Chips mit einem Substrat mittels eines isotropen Haftmittels.The present invention relates to the field of Chip bonding, and more specifically, connecting a chip with a substrate using an isotropic adhesive.

Elektronische Bauelemente finden in zunehmendem Maße eine Verwendung sowohl in alltäglichen als auch in speziellen Anwendungen. Bei einer Herstellung müssen dabei die elek­ tronischen Bauelemente bzw. Halbleiterbauelemente, die üb­ licherweise als Chips bezeichnet werden, mit einem Substrat verbunden werden.Electronic components are increasingly finding one Use in both everyday and special Applications. When manufacturing, the elec tronic components or semiconductor components, the usual Lichlich referred to as chips, with a substrate get connected.

Herkömmlicherweise werden zur Verbindung von Chips ver­ schiedene Verfahren verwendet. Bei dem Verdrahtungsverfah­ ren wird der Chip mittels eines Haftmittels auf einem Sub­ strat befestigt, wobei die elektrischen Kontakte durch ein Anbringen dünner Metalldrähte an den Anschlußbereichen des Chips und den zugeordneten Kontaktanschlußbereichen des Substrats erfolgt. Ein Nachteil dieses Verfahrens stellt die Trennung der mechanischen und elektrischen Verbindung dar, die es erforderlich macht, daß getrennte Schritte zum Verbinden bzw. Kontaktieren erforderlich sind. Ferner stel­ len die zur elektrischen Verbindung benötigten dünnen Me­ talldrähte eine zusätzliche induktive Komponente dar, die sich auf das Verhalten des Mikrochips, insbesondere auf die Schaltgeschwindigkeiten desselben, negativ auswirkt.Conventionally, for connecting chips different procedures used. In the wiring process Ren is the chip by means of an adhesive on a sub strat attached, the electrical contacts through a Attaching thin metal wires to the connection areas of the Chips and the associated contact connection areas of the Substrate. A disadvantage of this method is the separation of the mechanical and electrical connection represents, which requires that separate steps to Connect or contact are required. Furthermore stel len the thin Me required for electrical connection tall wires represent an additional inductive component that the behavior of the microchip, especially the Switching speeds of the same, has a negative impact.

Ein weiteres Verfahren, das in jüngerer Zeit verstärkt zur Anwendung kommt, stellt die sogenannte Flip-Chip-Technik dar. Bei diesem Verfahren wird der Chip mit seiner aktiven Seite und folglich mit seinen Anschlußflächen nach unten auf die entsprechenden Anschlußflächen des Substrats gelö­ tet oder geklebt. Herkömmlicherweise müssen die Anschluß­ flächen auf einer oder beiden Seiten mit sogenannten Höc­ kern bzw. Bumps versehen sein, um einen sicheren Kontakt zu gewährleisten. Höcker sind kleine Erhebungen, die typi­ scherweise eine metallische Zusammensetzung aufweisen. Folglich begrenzt die Verwendung von Höckern eine Dicke der Verbindung, so daß eine derartige Verbindung deutlich über 30 µm, in der Regel sogar über 50 µm liegt. Der Vorteil des Verfahrens gegenüber dem Anbringen von Drähten besteht un­ ter anderem darin, daß eine mechanische und elektrische Verbindung in einem Verfahrensschritt erreicht wird.Another method that has been increasing recently The so-called flip-chip technology is used In this method, the chip with its active Side and consequently with its connection surfaces facing downwards loosened on the corresponding pads of the substrate  tet or glued. Conventionally, the connection surfaces on one or both sides with so-called Höc core or bumps to ensure safe contact guarantee. Humps are small bumps that are typical usually have a metallic composition. Consequently, the use of bumps limits a thickness of the Connection, so that such a connection clearly over 30 µm, usually even over 50 µm. The advantage of There is a procedure for attaching wires ter other in that a mechanical and electrical Connection is achieved in one process step.

Bezüglich der Haftmittel, die zum Verbinden verwendet wer­ den, sind drei verschiedene Möglichkeiten bekannt.Regarding the adhesives used for bonding three different options are known.

Die erste Möglichkeit umfaßt die Verwendung eines isotropen leitfähigen Haftmittels, bei dem auf jeden einzelnen An­ schlußbereich des Chips und/oder des Substrats ein kleines Tröpfchen eines Haftmittels, das beispielsweise ein silber­ gefüllter Leitkleber sein kann, aufgebracht wird. Das Ver­ fahren weist somit eine Ähnlichkeit zu einem Löten auf, wo­ bei anstatt des Lötmittels ein leitendes Haftmittel verwen­ det wird. Um eine zuverlässige Verbindung zu erreichen, ist meist ein sogenannter Underfill-Prozeß, d. h. ein Auffüllen des sich ergebenden Zwischenraums mit einem Füllmaterial, angeschlossen.The first option involves the use of an isotropic conductive adhesive, which on each individual type closing area of the chip and / or the substrate a small Droplet of an adhesive, such as a silver filled conductive adhesive can be applied. The Ver So driving is similar to soldering where use a conductive adhesive instead of the solder det. To achieve a reliable connection is mostly a so-called underfill process, d. H. a replenishment the resulting space with a filler, connected.

Die zweite der erwähnten Möglichkeiten umfaßt die Verwen­ dung eines anisotrop leitenden Haftmittels (ACA; ACA = an­ isotrop conductive adhesive). Dabei wird ein anisotrop lei­ tendes Haftmittel ganzflächig unter dem Chip verteilt, wo­ bei der Chip und das Substrat nach einem gegenseitigen Po­ sitionieren in eine Verbindung gebracht werden. Unter An­ wendung einer Temperatur und eines gleichzeitigen Anlegens eines Drucks wird das Haftmittel daraufhin ausgehärtet. Das anisotrop leitende Haftmittel weist leitfähige Kügelchen auf, die in einer nicht leitenden Harzmatrix eingebettet sind. Durch das Anlegen eines Drucks werden die Kügelchen in den Kontaktbereichen leicht verformt und treffen aufein­ ander, so daß sich in diesen Bereichen ein elektrischer Kontakt ergibt, während in den übrigen Bereichen das Haft­ mittel seine isolierende Wirkung beibehält. Die derzeit er­ reichten kürzesten Aushärtezeiten für ein anisotrop leiten­ des Haftmittel betragen etwa 10 Sekunden.The second of the options mentioned includes use anisotropically conductive adhesive (ACA; ACA = an isotropic conductive adhesive). Anisotropic lei adhesive spread all over the chip where at the chip and the substrate after a mutual butt sition be connected. Under An temperature and simultaneous application the adhesive is then cured by pressure. The anisotropically conductive adhesive has conductive beads on that is embedded in a non-conductive resin matrix are. By applying pressure, the beads become  slightly deformed in the contact areas and meet other, so that an electrical Contact results in detention in the remaining areas medium maintains its insulating effect. The currently he Shortest curing times were enough for an anisotropic lead of the adhesive is about 10 seconds.

Eine dritte Möglichkeit besteht darin, daß ein isolierendes Haftmittel verwendet wird, das nach dem Verbindungsprozeß ganzflächig auf dem Chip verteilt ist. Bei diesem Verfahren wird eine elektrische Verbindung zwischen den Anschlußflä­ chen des Chips und den Kontaktanschlußflächen des Substrats dadurch erreicht, daß der Kleber in den Anschlußflächenbe­ reichen durch die Höcker verdrängt wird, wodurch sich die Kontaktmetallisierungen des Chips und des Substrats direkt berühren. Um dies zu erreichen, muß gleichartig zu dem an­ isotropen Verbinden ein Druck zwischen dem Chip und dem Substrat angelegt werden. Dieser Druck muß unter gleichzei­ tiger Anwendung einer Temperatur während des Aushärtens aufrecht erhalten werden.A third possibility is that an isolating Adhesive is used after the joining process is distributed over the entire surface of the chip. With this procedure an electrical connection between the connecting surfaces Chen of the chip and the contact pads of the substrate thereby achieved that the adhesive in the contact surfaces is displaced by the cusps, causing the Contact metallizations of the chip and the substrate directly touch. To achieve this, it must be similar to that isotropic connecting a pressure between the chip and the Substrate are created. This pressure must at the same time application of a temperature during curing be maintained.

Das Aushärten unter gleichzeitiger Anwendung eines Drucks und Temperatur, wie es bei dem Verbinden mittels eines ani­ sotrop leitenden Haftmittels und dem Verbinden mittels ei­ nes isolierendem Haftmittels erforderlich ist, ist ferti­ gungstechnisch gesehen aufwendig und wirkt sich bezüglich einer Herstellung in Massenstückzahlen, die eine Produkti­ onsrate von einigen Tausend Stück pro Stunde aufweisen kann, ungünstig aus.Curing with simultaneous pressure and temperature, as is the case when connecting by means of an ani sotropically conductive adhesive and bonding by means of an egg nes insulating adhesive is required is ferti from a technical point of view, it is complex and affects itself a mass production that a product onsrate of a few thousand pieces per hour can, unfavorably.

Viele Halbleiterbauelemente mit geringem Strombedarf weisen eine Zweipol-Anordnung auf. Neben Dioden umfassen typische Beispiele integrierte Schaltungen von kontaktlosen Chipkar­ ten oder spezifischer sogenannte Smart Label, d. h. Bauele­ mente, die auf eine kontaktlose Weise ausgelesen werden bzw. mit Informationen beschrieben werden können. Dieselben können extrem dünn sein, so daß dieselben in entsprechende Trägersubstrate eingebettet werden können, die an Waren, Paketen usw. befestigt werden. Diese integrierte Schaltun­ gen bilden zusammen mit einer Antenne einen Stromkreis, so daß eine Energieaufnahme und Datenübertragung über diese Antenne erfolgen kann, wobei diese Systeme auf eine mög­ lichst geringe Leistungsaufnahme optimiert sind. Die inte­ grierte Schaltung wird dabei in der Regel wechselstrommäßig betrieben, wobei der Wechselstrom intern gleichgerichtet wird, um eine Gleichspannung zur Energieversorgung zu lie­ fern.Many semiconductor devices with low power consumption exhibit a two-pole arrangement. In addition to diodes include typical Examples of integrated circuits from contactless Chipkar ten or more specific so-called smart label, d. H. Bauele elements that are read in a contactless manner or can be described with information. the same can be extremely thin, so that they are in corresponding Carrier substrates can be embedded that are attached to goods,  Packages, etc. are attached. This integrated circuit gen together with an antenna form a circuit, so that an energy intake and data transmission through this Antenna can take place, these systems on a poss lowest possible power consumption are optimized. The inte Grated circuit is usually AC operated, the alternating current internally rectified to supply a DC voltage for energy supply remote.

Solche Chips mit zwei Polen weisen beim Verbinden oftmals Anforderungen auf, die sich von Chips mit vielen Anschluß­ flächen unterscheiden. Um einige Beispiele zu nennen, er­ fordern Chips, die für Transponderanwendungen in Smart La­ bels vorgesehen sind, eine extrem dünne Verbindungsschicht, um eine Flexibilität und eine Integration beispielsweise in Papier zu ermöglichen. Im Gegensatz zu Chips mit vielen kleinflächigen Anschlußflächen ist jedoch für Chips mit we­ nigen großflächigen Anschlußflächen ein genaues Positionie­ ren nicht von entscheidender Bedeutung. Ferner ist für die Anwendungen, bei denen eine Wechselstromleistung eingekop­ pelt wird, keine galvanisch leitende Verbindung zwischen den Anschlussflächen des Chips und den Kontaktanschlussflä­ chen des Substrats erforderlich.Such chips with two poles often point out when connecting Requirements based on chips with lots of connection differentiate areas. To give a few examples, he require chips that are used for transponder applications in Smart La bels are provided, an extremely thin connection layer, for flexibility and integration, for example in Allow paper. In contrast to chips with many small-area pads is, however, for chips with white some large-area connection areas an exact positioning not critical. Furthermore, for the Applications where AC power is injected pelt, no galvanically conductive connection between the connection areas of the chip and the contact connection area Chen of the substrate required.

Die bekannten Verfahren, die hinsichtlich einer elektri­ schen Verbindung von Chips mit kleinflächigen Anschlußflä­ chen entwickelt wurden, stellen folglich hinsichtlich An­ forderungen eines Verbindens von Chips, die wenige An­ schlußflächen aufweisen oder eine Wechselstromleistung ein­ koppeln, keine optimale Lösung dar.The known methods with regard to an electri connection of chips with small-area pads that were developed with regard to requirements for connecting chips, the few requests end surfaces or an AC power pair, not an optimal solution.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Konzept zu schaffen, das es ermöglicht, ein Chipverbinden auf eine vorteilhafte und einfache Art und Weise durchzu­ führen. The object of the present invention is a To create a concept that makes it possible to connect a chip in an advantageous and simple manner to lead.  

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und ein System gemäß Anspruch 11 gelöst.This object is achieved by a method according to claim 1 and solved a system according to claim 11.

Die vorliegende Erfindung schafft ein Verfahren zum Verbin­ den eines Chips mit zumindest zwei voneinander beabstande­ ten Anschlußflächen auf einer Seite desselben mit einem Substrat mit zumindest zwei Kontaktanschlußflächen auf ei­ ner Seite desselben, mit folgenden Schritten:
Aufbringen einer isotropen Haftmittelschicht auf die Seite des Chips, auf der die Anschlußflächen angeordnet sind, oder auf die Seite des Substrats, auf der die Kontaktan­ schlußflächen angeordnet sind; und
Zusammenbringen des Chips mit dem Substrat, um aus der Haftmittelschicht eine isotrope Verbindungsschicht zwischen denselben zu erzeugen, wobei sich die Anschlußflächen des Chips und die Kontaktanschlußflächen auf dem Substrat ge­ genüberliegen.The present invention provides a method for connecting a chip with at least two spaced apart pads on one side thereof to a substrate with at least two contact pads on one side thereof, with the following steps:
Application of an isotropic adhesive layer on the side of the chip on which the connection pads are arranged or on the side of the substrate on which the contact connection pads are arranged; and
Bringing the chip together with the substrate to produce an isotropic bond layer therebetween from the adhesive layer, with the pads of the chip and the contact pads on the substrate facing each other.

Die vorliegende Erfindung basiert auf der Erkenntnis, daß ein Chip, beispielsweise ein Halbleiterchip mit integrier­ ten Schaltungen darauf, mit einem Substrat verbunden werden kann und eine elektrische Kopplung zwischen Anschlußflächen und Kontaktanschlußflächen des Substrats erreicht werden kann, indem eine isotrope Verbundschicht mit einem Haftmit­ tel ganzflächig zwischen der Chipfläche und dem Substrat angeordnet ist, wobei die galvanische oder wechselstrommä­ ßige Leitfähigkeit des Haftmittels der Verbindungsschicht so gewählt ist, daß aufgrund vorliegender geometrischer Verhältnisse der Anschlussflächen und einer geringen Dicke der Verbindungsfuge eine Leistungsübertragung zwischen kor­ respondierenden Anschlüssen des Chips und des Substrats er­ möglicht wird, während eine unerwünschte Leistungsübertra­ gung zwischen den Anschlußleitungen des Chips untereinander und den Anschlußleitungen des Substrats untereinander ver­ mieden wird. The present invention is based on the finding that a chip, for example a semiconductor chip with integrated circuits on it can be connected to a substrate can and an electrical coupling between pads and contact pads of the substrate can be achieved can by adding an isotropic composite layer with an adhesive tel all over between the chip area and the substrate is arranged, the galvanic or alternating current ßig conductivity of the adhesive of the connecting layer is chosen so that due to the existing geometric Ratios of the connection areas and a small thickness the joint a power transmission between kor responding connections of the chip and the substrate he is possible while an undesirable performance transfer supply between the connecting lines of the chip with each other and the leads of the substrate with each other ver is avoided.  

Ein Vorteil der vorliegenden Erfindung besteht darin, daß ein Verbinden eines Chips mit einem Substrat geschaffen ist, bei dem ein Druck lediglich zum Erzeugen einer dünnen Haftmittelschicht erforderlich ist, und nicht während eines Aushärtens des Haftmittels erforderlich ist, so daß selbst dünne Chips sicher verbunden werden können.An advantage of the present invention is that connecting a chip to a substrate in which pressure is only used to produce a thin one Adhesive layer is required, and not during one Curing of the adhesive is required so that even thin chips can be securely connected.

Ein weiterer Vorteil besteht darin, daß das Aufbringen des Haftmittels mit einem beliebigen Verfahren, wie beispiels­ weise einem Stempeln, Dispensen, Drucken usw., erfolgen kann, und folglich eine flexible Anwendbarkeit gewährlei­ stet ist.Another advantage is that the application of the Adhesive using any method, such as a stamping, dispensing, printing, etc., take place can, and thus guarantee flexible applicability is steady.

Ferner wird erfindungsgemäß kein Underfill-Prozeß benötigt.Furthermore, no underfill process is required according to the invention.

Ein noch weiterer Vorteil besteht darin, daß eine geringe Anforderung an die Justiergenauigkeit gestellt ist und folglich ein Justierprozeß vereinfacht werden kann.Yet another advantage is that it is low Adjustment accuracy is required and consequently, an adjustment process can be simplified.

Ein noch weiterer Vorteil besteht darin, daß durch das Ver­ fahren eine extrem geringe Dicke der Verbindungsschicht und folglich eine geringe Bauhöhe des Bauelements erreicht wird.Yet another advantage is that Ver drive an extremely small thickness of the connection layer and consequently a low overall height of the component is achieved becomes.

Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist ein Chip zwei großflächige Anschlußflächen auf, die einander auf einer Seite des Chips über einen Zwi­ schenraum gegenüberliegen. Zur Verbindung des Chips mit ei­ nem Substrat, das ebenfalls großflächige Kontaktanschluß­ flächen aufweist, die einander über einen Zwischenraum ge­ genüberliegen, wird auf der Seite des Chips, auf der sich die Anschlußflächen befinden, oder auf der Seite des Sub­ strats, auf der sich die Kontaktanschlußflächen befinden, ein isotropes Haftmittel aufgebracht, das eine schwache elektrische Leitfähigkeit aufweist. Anschließend werden der Chip und das Substrat derart justiert, daß sich die An­ schlußflächen und die Kontaktanschlußflächen gegenüberlie­ gen, wobei der Chip und das Substrat durch das Anlegen ei­ nes Drucks derart zusammengebracht werden, daß eine isotro­ pe Verbindungsschicht des Haftmittels mit einer geringen Dicke ganzflächig zwischen dem Chip und dem Substrat gebil­ det ist. Die anschließende Durchführung des Aushärtens er­ folgt ohne Druckbeaufschlagung.In a preferred embodiment of the present Invention, a chip has two large pads on each other on one side of the chip over a tw opposite. To connect the chip with egg Nem substrate, the large-area contact connection has surfaces that ge over one another will be on the side of the chip on which it is located the pads are located, or on the side of the sub strats on which the contact pads are located applied an isotropic adhesive that is a weak one has electrical conductivity. Then the Chip and the substrate adjusted so that the An end faces and the contact pads opposite gene, the chip and the substrate by the egg  pressure be brought together in such a way that an isotropic pe bonding layer of the adhesive with a low Thickness across the entire area between the chip and the substrate det. The subsequent implementation of curing follows without pressurization.

Bei einem alternativen Ausführungsbeispiel umfaßt die isotrope Verbindungsschicht ein Haftmittel, das eine hohe Dielektrizitätskonstante aufweist. Bei diesem Ausführungs­ beispiel dient die dünne Verbindungsschicht dazu, zwischen den Anschlußflächen und Kontaktanschlußflächen ohne eine galvanische Leitung eine elektrische Wechselleistung zu übertragen.In an alternative embodiment, the isotropic tie layer is an adhesive that has a high Has dielectric constant. In this execution For example, the thin connection layer serves to between the pads and contact pads without one galvanic line to an alternating electrical power transfer.

Weiterbildungen der vorliegenden Erfindung sind in den ab­ hängigen Ansprüchen dargelegt.Further developments of the present invention are in the dependent claims.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen näher erläutert. Es zeigen:Preferred embodiments of the present invention are referred to below with reference to the attached drawing nations explained in more detail. Show it:

Fig. 1 eine Seitenansicht eines Chip-Substrat-Verbunds gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und Fig. 1 is a side view of a chip-substrate composite according to a preferred embodiment of the present invention; and

Fig. 2 eine Draufsicht eines Chips mit Anschlußflächen, der bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird. Fig. 2 is a top view of a die with a pad used in a preferred embodiment of the present invention.

Fig. 1 zeigt einen Chip 1 nach einem Verbinden mit einem Substrat bzw. Schaltungsträger 4 gemäß einem bevorzugten Ausführungsbeispiel. Der Chip 1 kann beispielsweise einen Transponderchip bzw. RFID-Chip (RFID = radio frequency identification), der in ein "Smart label" eingebettet wer­ den kann, oder eine Diode umfassen. Fig. 1 shows a chip 1 for a connection to a substrate or circuit board 4 according to a preferred embodiment. The chip 1 can, for example, comprise a transponder chip or RFID chip (RFID = radio frequency identification), which can be embedded in a "smart label", or comprise a diode.

Bei einem bevorzugten Ausführungsbeispiel ist der Chip 1 über eine dünne Verbindungsschicht 3 eines isotropen Haft­ mittels, das eine geringe elektrische Leitfähigkeit auf­ weist, mit dem Substrat 4 so verbunden, daß die Anschluß­ flächen 2 des Chips 1 Kontaktanschlußflächen 5 des Sub­ strats 4 gegenüberliegen. Die Anschlußflächen 2 bzw. Kon­ taktanschlußflächen 5 bestehen typischerweise aus Metall oder Metallverbindungen und können mittels bekannter Pro­ zeßtechniken, wie beispielsweise einem Aufdampfen, Sputtern usw., aufgebracht werden.In a preferred embodiment, the chip 1 is connected via a thin connection layer 3 of an isotropic adhesive, which has a low electrical conductivity, to the substrate 4 so that the connection surfaces 2 of the chip 1 are contact pads 5 of the substrate 4 opposite. The contact pads 2 or contact pads 5 are typically made of metal or metal compounds and can be applied using known processing techniques, such as evaporation, sputtering, etc.

Das Verbinden des Chips mit dem Substrat 4 wird erreicht, indem zuerst das Haftmittel auf der aktiven Seite des Chips 1, d. h. auf der Seite, auf der sich die Anschlußflächen 2 befinden, aufgebracht wird. Alternativ kann das Haftmittel ferner auf dem Substrat 4 auf der Seite aufgebracht werden, die die Kontaktanschlussflächen 5 aufweist, oder sowohl auf dem Substrat 4 als auch auf dem Chip 1 aufgebracht werden. Das Aufbringen des Haftmittels kann mit einem beliebigen bekannten Verfahren, wie beispielsweise einem Stempeln, Dispensen oder Drucken, erfolgen.The chip is connected to the substrate 4 by first applying the adhesive on the active side of the chip 1 , ie on the side on which the connection pads 2 are located. Alternatively, the adhesive can also be applied to the substrate 4 on the side that has the contact pads 5 , or can be applied both to the substrate 4 and to the chip 1 . The adhesive can be applied using any known method, such as stamping, dispensing or printing.

Das isotrope Haftmittel mit einer geringen elektrischen Leitfähigkeit bewirkt einerseits die mechanische Verbindung zwischen dem Chip und dem Substrat 4 und stellt anderer­ seits durch eine geeignete Wahl der elektrischen Leitfähig­ keit des Haftmittels die elektrische Anschlussverbindung zwischen dem Chip 1 und dem Substrat 4 sicher, wie es nach­ folgend detaillierter erklärt wird.The isotropic adhesive with a low electrical conductivity on the one hand causes the mechanical connection between the chip and the substrate 4 and on the other hand ensures the electrical connection connection between the chip 1 and the substrate 4 by a suitable choice of the electrical conductivity of the adhesive, as is the case with is explained in more detail below.

Nach dem Auftragen des Haftmittels werden der Chip 1 und das Substrat 4 ausgerichtet, so daß die Anschlußflächen 2 des Chips 1 und die Kontaktanschlußflächen 5 des Substrats 4 einander gegenüberliegen. Aufgrund der großen Flächen der Anschlussflächen 2 und der Kontaktanschlussflächen 5 wird dabei eine genaue Justierung, wie sie beispielsweise für ein Verbinden von Chips mit vielen kleinflächigen An­ schlussflächen erforderlich ist, nicht benötigt, was für einen entsprechenden Prozeßschritt bei einer Massenproduk­ tion günstig ist.After the adhesive has been applied, the chip 1 and the substrate 4 are aligned, so that the connection areas 2 of the chip 1 and the contact connection areas 5 of the substrate 4 lie opposite one another. Because of the large areas of the connection areas 2 and the contact connection areas 5 , an exact adjustment, as is required, for example, for connecting chips with many small-area connection areas, is not required, which is favorable for a corresponding process step in mass production.

Anschließend werden der Chip 1 und das Substrat 4 bei­ spielsweise durch Anlegen eines geringen Drucks zusammenge­ bracht, so daß sich eine dünne isotrope Verbindungsschicht 3 des Haftmittels ganzflächig zwischen dem Chip 1 und dem Substrat 4 ergibt.Then the chip 1 and the substrate 4 are brought together, for example, by applying a low pressure, so that there is a thin isotropic connection layer 3 of the adhesive over the entire area between the chip 1 and the substrate 4 .

Eine anschließende Aushärtung des Verbundsystems kann mit oder ohne Temperaturanwendung erfolgen. Im Gegensatz zu den bekannten Verfahren, die einen anisotropen leitenden Kleb­ stoff oder einen isolierenden Klebstoff verwenden, ist bei dem Aushärten gemäß der vorliegenden Erfindung jedoch kein Druckbeaufschlagen notwendig. Dadurch eignet sich das Ver­ fahren insbesondere für sehr dünne Bauelemente, die bei ei­ ner übermäßigen Druckanwendung während eines Aushärtens brechen können. Zusätzlich wird dadurch eine sehr gute Au­ tomatisierbarkeit des Verfahrens erreicht, wodurch eine Massenfertigung ohne weiteres möglich ist.Subsequent curing of the composite system can be carried out with or without temperature application. In contrast to the known methods using an anisotropic conductive adhesive Use fabric or an insulating adhesive is included however, curing according to the present invention is none Pressurization necessary. This makes Ver drive especially for very thin components, which at ei excessive application of pressure during curing can break. In addition, this makes a very good Au automatability of the method achieved, whereby a Mass production is easily possible.

Das sich ergebende Verbundsystem weist ferner durch die sehr dünne Haftmittelschicht, die im Bereich unter 10 µm liegt, eine geringe Gesamthöhe auf, was speziell für Flach­ bau-Anwendungen, wie beispielsweise für eine Smart-Label- Anwendung, bei der ein Chip in Papier eingebettet ist (Chip-In-Papier-Anwendung), vorteilhaft ist.The resulting composite system also points through the very thin layer of adhesive in the area below 10 µm is a low overall height, which is especially for flat construction applications, such as for a smart label Application in which a chip is embedded in paper (Chip-in-paper application), is advantageous.

Wie es vorhergehend erwähnt wurde, wird die elektrische Verbindung der Anschlussflächen des Chips mit den zugeord­ neten Kontaktanschlußflächen 5 des Substrats 4 über die dünne Schicht 3 geliefert, während dennoch eine ausreichen­ de Isolierung zwischen jeweiligen Anschlußflächen des Chips 1 erreicht wird. Um dies zu verdeutlichen sei eine mögliche Anordnung der Anschlussflächen gemäß Fig. 2 betrachtet.As mentioned above, the electrical connection of the pads of the chip with the assigned contact pads 5 of the substrate 4 is supplied via the thin layer 3 , while sufficient de insulation between respective pads of the chip 1 is achieved. To clarify this, consider a possible arrangement of the connection areas according to FIG. 2.

Fig. 2 zeigt eine Draufsicht einer Seite eines exemplari­ schen Chips 1 mit Anschlußflächen 2. Die Draufsicht des Chips 1 weist eine quadratische Form mit einer Kantenlänge a auf, wobei sich die Anschlußflächen 2 in einer ersten Richtung streifenförmig jeweils entlang gegenüberliegenden Kanten des Chips über die gesamte Kantenlänge a erstrecken. Die Breite der Anschlussflächen 2 in einer zweiten Richtung beträgt a/3, so daß sich zwischen den zwei Anschlussflächen ein Abstand von a/3 ergibt. Fig. 2 shows a plan view of one side of an exemplary chip 1 with pads 2 . The top view of the chip 1 has a square shape with an edge length a, the connection surfaces 2 extending in a first direction in strips in a manner along opposite edges of the chip over the entire edge length a. The width of the connection areas 2 in a second direction is a / 3, so that there is a distance of a / 3 between the two connection areas.

Ein elektrischer Widerstand zwischen zwei Abgriffpunkten eines elektrischen Leiters ergibt sich gemäß der bekannten Formel
R = ρ.l/A
wobei
ρ der spezifische Widerstand des Leiters ist;
l die Länge des Leiters zwischen zwei elektrischen Abgriffspunkten ist;
A der Querschnitt des Leiters senkrecht zu der Ver­ bindungslinie der zwei Abgriffe ist.An electrical resistance between two tapping points of an electrical conductor results according to the known formula
R = ρ.l / A
in which
ρ is the specific resistance of the conductor;
l is the length of the conductor between two electrical tapping points;
A is the cross section of the conductor perpendicular to the connecting line of the two taps.

Mit der in Fig. 2 gezeigten Geometrie ergibt sich folglich für den Kontaktwiderstand zwischen einer Anschlußfläche 2 des Chips 1 und einer Kontaktanschlußfläche 5 des Substrats 4 ein elektrischer Widerstand von
RKontakt = ρKleber.3d/a2
und für den Isolierwiderstand zwischen den beiden Anschluß­ flächen 2
RIsolation = ρKleber/3d
wobei
a die Kantenlänge des quadratischen Chips 1 ist; und
d die Dicke der Haftmittelschicht zwischen dem Chip 1 und dem Substrat 4 ist.With the geometry shown in FIG. 2, an electrical resistance of consequently results for the contact resistance between a connection area 2 of the chip 1 and a contact connection area 5 of the substrate 4
R contact = ρ adhesive .3d / a 2
and for the insulation resistance between the two connection surfaces 2
R insulation = ρ adhesive / 3d
in which
a is the edge length of the square chip 1 ; and
d is the thickness of the adhesive layer between the chip 1 and the substrate 4 .

Nimmt man das Verhältnis des Isolierwiderstands zu dem Kon­ taktwiderstand so ergibt sich
RIsolation/RKontakt = a2/9d2.If one takes the ratio of the insulation resistance to the contact resistance, the result is
R insulation / R contact = a 2 / 9d 2 .

Es zeigt sich folglich, daß aufgrund der quadratischen Ab­ hängigkeit bei einer sehr geringen Dicke d der Schicht 3 des Haftmittels und einer entsprechend großen Kantenlänge a des quadratischen Chips 1 das Verhältnis des Isolierwider­ stands zu dem Kontaktwiderstand sehr groß eingestellt wer­ den kann. Ferner kann durch die Wahl des spezifischen Wi­ derstands des Haftmittels ein absoluter gewünschter Kon­ taktwiderstand oder Isolierwiderstand eingestellt werden.It therefore shows that due to the square dependency from a very small thickness d of the layer 3 of the adhesive and a correspondingly large edge length a of the square chip 1, the ratio of the insulating resistance to the contact resistance is very large who can. Furthermore, an absolute desired contact resistance or insulation resistance can be set by the choice of the specific resistance of the adhesive.

Um ein für die Praxis relevantes Beispiel zu geben, ergibt sich für eine Kantenlänge a = 1,5 mm und eine Dicke d = 10 µm ein Verhältnis des Isolierwiderstands zu dem Kontaktwi­ derstand von 2.500. Um beispielsweise einen gewünschten Kontaktwiderstand von 1 Ω zu erreichen, muß das Haftmittel einen spezifischen Widerstand von 7,5 Ωcm aufweisen, und um einen gewünschten Kontaktwiderstand von 0,1 Ω zu erreichen muß der elektrische spezifische Widerstand entsprechend 0,75 Ωcm aufweisen. Haftmittel, insbesondere Leitkleber auf organischer Basis, wie etwa Poly-Aromate (Polyanilin usw.) oder schwach mit Metallpartikeln gefüllte Kleber, weisen spezifische Widerstände auf, die typischerweise in diesem Bereich liegen. Folglich kann mittels des obig beschriebe­ nen Verfahrens durch das Aufbringen eines Haftmittels mit dem erforderlichen spezifischen Widerstand ein Kontaktwi­ derstand erreicht werden, der für typische Anwendungen, insbesondere für Anwendungen die auf eine geringe Lei­ stungsaufnahme optimiert sind, wie beispielsweise eine Transponderanwendung, geeignet ist. To give an example relevant to practice, results for an edge length a = 1.5 mm and a thickness d = 10 µm is a ratio of the insulation resistance to the contact wi the result of 2,500. For example, a desired one To achieve contact resistance of 1 Ω, the adhesive must have a resistivity of 7.5 Ωcm, and um to achieve a desired contact resistance of 0.1 Ω the electrical resistivity must be corresponding 0.75 Ωcm. Adhesive, especially conductive adhesive organic based, such as poly-aromatics (polyaniline, etc.) or glue weakly filled with metal particles specific resistances typically found in this Range. Consequently, by means of the above NEN procedure by applying an adhesive a contact wi the required resistivity the level that can be achieved for typical applications, especially for applications with a low lei power consumption are optimized, such as a Transponder application is suitable.  

Ferner liegt der Isolierwiderstand über die dünne Schicht 3 des Haftmittels zwischen den Anschlußflächen 2 untereinan­ der bzw. den Kontaktanschlußflächen 5 untereinander um meh­ rere Größenordnungen über dem Kontaktwiderstand, so daß ei­ ne ausreichende isolierende Wirkung vorliegt. Insbesondere liegt der dadurch gelieferte elektrische Widerstand in ei­ nem Bereich, der die Ableitung von Überspannungen (elek­ trostatischen Aufladungen, Überspannungen, ESD-Schutz) auf eine vorteilhafte Weise gewährleistet.Furthermore, the insulation resistance lies over the thin layer 3 of the adhesive between the connection pads 2 and the contact connection surfaces 5 with one another by several orders of magnitude above the contact resistance, so that there is a sufficient insulating effect. In particular, the electrical resistance provided in this way is in an area which advantageously ensures the discharge of overvoltages (electrostatic charges, overvoltages, ESD protection).

Während des oben beschriebenen Verbindungsverfahrens kann ein Haftmittel, das ganzflächig aufgebracht ist, an den Stirnseiten des Chips 1 hervorquellen und aufsteigen. Dies kann eine geringe Kontaktverbindung zu dem Halbleitermate­ rial verursachen, da an diesen Stirnseiten typischerweise das Silizium ohne eine isolierende, schützende Oberflächen­ schicht (Passivierungsschicht) vorliegt. Aus diesem Grund sollte die Leitfähigkeit des Klebers nicht zu hoch gewählt sein, wobei dieselbe zur Vermeidung dieses negativen Ef­ fekts günstigerweise eine Leitfähigkeit aufweist, die gleich oder geringer als diejenige des Volumenhalbleiterma­ terials ist.During the connection process described above, an adhesive that is applied over the entire surface can swell and rise on the end faces of the chip 1 . This can cause a slight contact connection to the semiconductor material, since the silicon is typically present on these end faces without an insulating, protective surface layer (passivation layer). For this reason, the conductivity of the adhesive should not be chosen too high, and in order to avoid this negative effect, the adhesive advantageously has a conductivity that is equal to or less than that of the volume semiconductor material.

Bei einem alternativen Ausführungsbeispiel, das für Anwen­ dungen, die eine Wechselstromankopplung umfassen, verwendet werden kann, ist ferner eine Gleichstromleitfähigkeit zwi­ schen den Anschlußflächen 2 des Chips 1 und den Kontaktan­ schlußflächen 5 des Substrats 4 nicht unbedingt erforder­ lich. Solche Anwendungen umfassen beispielsweise Wechsel­ stromankopplungen für Antennen, Flachspulen, Dipole, wie sie beispielsweise bei einem Chip für eine Transponderan­ wendung vorliegen.In an alternative embodiment, which can be used for applications that include an AC coupling, DC conductivity between the pads 2 of the chip 1 and the contact pads 5 of the substrate 4 is not absolutely necessary. Such applications include, for example, alternating current couplings for antennas, flat coils, dipoles, such as are present in a chip for a transponder application.

Bei diesem Ausführungsbeispiel wird das isotrope, schlecht leitende Haftmittel durch ein isotropes, dielektrisches Haftmittel ersetzt, das eine geringe galvanische Leitfähig­ keit aufweisen kann oder galvanisch isolierend sein kann. In this embodiment, the isotropic becomes bad conductive adhesive through an isotropic, dielectric Adhesive replaced, which has a low galvanic conductivity may have speed or may be galvanically insulating.  

Das Haftmittel kann beispielsweise ein pulverförmiges Mate­ rial mit einer möglichst hohen Dielektrizitätszahl aufwei­ sen. Derartige Materialien stehen beispielsweise in Form von Titanaten, Niobaten usw. zur Verfügung, wobei dieselben eine hohe relative Dielektrizitätszahl aufweisen, die typi­ scherweise über 100 oder 1.000 liegt, so daß eine Anwendung bei den entsprechend in Frage kommenden Frequenzen, die in Bereichen über 100 kHz, in einem Bereich von 13-40 MHz und in dem Bereich bis zu GHz-Frequenzen liegen, möglich ist. Dabei lassen sich Wechselstromkontaktwiderstände von typischerweise bis zu 0,1 Ω/cm2 bei 13 MHz realisieren. Ferner kann das Haftmittel Partikel aufweisen, die aus ei­ nem anderen Material mit einer hohen Dielektrizitätszahl bestehen. Das Haftmittel kann ferner metallische Partikel oder andere leitfähigen Partikel aufweisen, die isoliert voneinander in eine Matrix des Haftmittels eingebettet sind, so daß eine Verbindungsschicht 3, die dieses Haftmit­ tel aufweist, ebenfalls eine gute Wechselstrom-Kopplung zwischen den Anschlußflächen 2 des Chips 1 und den Kontak­ tanschlußflächen 5 des Substrats 4 liefert.The adhesive can, for example, have a powdery material with the highest possible dielectric constant. Such materials are available, for example, in the form of titanates, niobates, etc., the same having a high relative permittivity, which is typically above 100 or 1,000, so that an application at the corresponding frequencies in question, in ranges above 100 kHz , in a range of 13-40 MHz and in the range up to GHz frequencies, is possible. AC contact resistances of typically up to 0.1 Ω / cm 2 at 13 MHz can be realized. Furthermore, the adhesive can have particles which are made of another material with a high dielectric constant. The adhesive may also have metallic particles or other conductive particles, which are embedded in isolation from each other in a matrix of the adhesive, so that a connecting layer 3 , which has this Haftmit tel, also a good AC coupling between the pads 2 of the chip 1 and the Contact pads 5 of the substrate 4 provides.

Claims (20)

1. Verfahren zum Verbinden eines Chips (1) mit zumindest zwei voneinander beabstandeten Anschlußflächen (2) auf einer Seite desselben mit einem Substrat (4) mit zu­ mindest zwei Kontaktanschlußflächen (5) auf einer Sei­ te desselben, mit folgenden Schritten:
Aufbringen einer isotropen Haftmittelschicht auf die Seite des Chips (1), auf der die Anschlußflächen (2) angeordnet sind, oder auf die Seite des Substrats (4), auf der die Kontaktanschlußflächen (5) angeordnet sind; und
Zusammenbringen des Chips (1) mit dem Substrat (4), um aus der Haftmittelschicht eine isotrope Verbindungs­ schicht (3) zwischen denselben zu erzeugen, wobei sich die Anschlußflächen des Chips und die Kontakt­ anschlußflächen auf dem Substrat gegenüberliegen.1. A method for connecting a chip ( 1 ) with at least two spaced-apart connection areas ( 2 ) on one side thereof to a substrate ( 4 ) with at least two contact connection areas ( 5 ) on one side thereof, with the following steps:
Applying an isotropic adhesive layer on the side of the chip ( 1 ) on which the connection pads ( 2 ) are arranged or on the side of the substrate ( 4 ) on which the contact connection surfaces ( 5 ) are arranged; and
Bringing together the chip ( 1 ) with the substrate ( 4 ) in order to produce an isotropic connection layer ( 3 ) between the same from the adhesive layer, the contact surfaces of the chip and the contact connection surfaces on the substrate being opposite one another. 2. Verfahren gemäß Anspruch 1, bei dem ein Abstand zwi­ schen den Anschlußflächen (2) untereinander und ein Abstand zwischen den Kontaktanschlußflächen (5) unter­ einander größer als ein Abstand zwischen den Anschluß­ flächen (2) und den Kontaktanschlußflächen (5) über die Verbindungsschicht (3) sind.2. The method according to claim 1, in which a distance between the contact surfaces ( 2 ) with each other and a distance between the contact connection surfaces ( 5 ) with each other greater than a distance between the connection surfaces ( 2 ) and the contact connection surfaces ( 5 ) over the connecting layer ( 3 ) are. 3. Verfahren gemäß Anspruch 1 oder 2, bei dem die Verbin­ dungsschicht (3) eine geringe elektrische Leitfähig­ keit aufweist.3. The method according to claim 1 or 2, wherein the connec tion layer ( 3 ) has a low electrical conductivity. 4. Verfahren gemäß Anspruch 3, bei dem das Haftmittel ein organischer Klebstoff ist.4. The method according to claim 3, wherein the adhesive is organic glue. 5. Verfahren gemäß Anspruch 1 oder 2, bei dem die Verbin­ dungsschicht (3) ein dielektrisches Haftmittel auf­ weist, das eine hohe relative Dielektrizitätskonstante aufweist. 5. The method according to claim 1 or 2, wherein the connec tion layer ( 3 ) has a dielectric adhesive which has a high relative dielectric constant. 6. Verfahren gemäß Anspruch 1 oder 2, bei dem die Verbin­ dungsschicht (3) ein Haftmittel, in dem Partikel mit hoher Dielektrizitätskonstante angeordnet sind, auf­ weist.6. The method according to claim 1 or 2, wherein the connec tion layer ( 3 ) has an adhesive in which particles having a high dielectric constant are arranged. 7. Verfahren gemäß Anspruch 1 oder 2, bei dem die Verbin­ dungsschicht (3) ein Haftmittel aufweist, das elek­ trisch leitfähige Partikel einer solchen Größe und Verteilung aufweist, daß keine galvanische Leitung zwischen den Anschlussflächen und den Kontaktan­ schlussflächen erzeugt wird.7. The method according to claim 1 or 2, wherein the connec tion layer ( 3 ) comprises an adhesive which has electrically conductive particles of such a size and distribution that no galvanic conduction between the connection surfaces and the contact connection surfaces is generated. 8. Verfahren gemäß Anspruch 6 oder 7, bei dem die Verbin­ dungsschicht (3) sowohl Partikel mit hoher Dielektri­ zitätskonstante als auch Partikel mit elektrischer Leitfähigkeit aufweist.8. The method according to claim 6 or 7, wherein the connec tion layer ( 3 ) has both particles with high dielectric constant and particles with electrical conductivity. 9. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die spezifische Leitfähigkeit der Verbindungsschicht (3) in der Größenordnung des Halbleitermaterials des Chips (1) liegt.9. The method according to any one of claims 1 to 4, wherein the specific conductivity of the connection layer ( 3 ) is in the order of magnitude of the semiconductor material of the chip ( 1 ). 10. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem die Verbindungsschicht (3) ferner einen lichtabsorbie­ renden Stoff aufweist.10. The method according to any one of claims 1 to 9, wherein the connecting layer ( 3 ) further comprises a light-absorbing substance. 11. Verbundsystem zwischen einem Chip (1) und einem Sub­ strat (4), mit folgenden Merkmalen:
einem Chip (1), der auf einer Seite zumindest zwei voneinander beabstandete Anschlußflächen (2) aufweist;
einem Substrat (4), das auf einer Seite zumindest zwei Kontaktanschlußflächen (5) aufweist;
wobei der Chip (1) und das Substrat (4) über eine ganzflächige isotrope Verbindungsschicht (3) verbunden sind, wobei sich die Anschlußflächen (2) und die Kon­ taktanschlußflächen (5) gegenüberliegen.11. Interconnection system between a chip ( 1 ) and a sub strat ( 4 ), with the following features:
a chip ( 1 ) which has at least two spaced apart connection surfaces ( 2 ) on one side;
a substrate ( 4 ) which has at least two contact pads ( 5 ) on one side;
wherein the chip ( 1 ) and the substrate ( 4 ) are connected via a full-surface isotropic connection layer ( 3 ), the connection surfaces ( 2 ) and the contact connection surfaces ( 5 ) being opposite one another. 12. Verbundsystem gemäß Anspruch 11, bei dem der Abstand zwischen den Anschlußflächen (2) untereinander und der Abstand zwischen den Kontaktanschlußflächen (5) unter­ einander größer als der Abstand zwischen den Anschluß­ flächen (2) und den Kontaktanschlußflächen (5) über die Verbindungsschicht (3) ist.12. The composite system according to claim 11, wherein the distance between the pads (2) with each other and the distance between the contact pads (5) to each other greater than the distance between the pads (2) and the contact pads (5) via the connecting layer ( 3 ) is. 13. Verbundsystem gemäß Anspruch 11 oder 12, bei dem bei dem die Verbindungsschicht (3) eine geringe elektri­ sche Leitfähigkeit aufweist.13. A composite system according to claim 11 or 12, wherein the connection layer ( 3 ) has a low electrical conductivity. 14. Verbundsystem gemäß Anspruch 13, bei dem das Haftmit­ tels ein organischer Klebstoff ist.14. The composite system according to claim 13, wherein the adhesive is an organic adhesive. 15. Verbundsystem gemäß Anspruch 11 oder 12, bei dem die Verbindungsschicht (3) ein dielektrisches Haftmittel aufweist, das eine hohe relative Dielektrizitätskon­ stante aufweist.15. The composite system according to claim 11 or 12, wherein the connecting layer ( 3 ) comprises a dielectric adhesive which has a high relative Dielectric constant. 16. Verbundsystem gemäß Anspruch 11, bei dem die Verbin­ dungsschicht (3) ein Haftmittel, in dem Partikel mit hoher Dielektrizitätskonstante angeordnet sind, auf­ weist.16. A composite system according to claim 11, wherein the connec tion layer ( 3 ) has an adhesive in which particles having a high dielectric constant are arranged. 17. Verbundsystem gemäß Anspruch 11 oder 12, bei dem die Verbindungsschicht (3) ein Haftmittel aufweist, das elektrisch leitfähige Partikel einer solchen Größe und Verteilung aufweist, daß keine galvanische Leitung zwischen den Anschlussflächen und den Kontaktan­ schlussflächen erzeugt wird.17. A composite system according to claim 11 or 12, wherein the connecting layer ( 3 ) has an adhesive which has electrically conductive particles of such a size and distribution that no galvanic conduction between the connection surfaces and the contact connection surfaces is generated. 18. Verbundsystem gemäß Anspruch 16 oder 17, bei dem die Verbindungsschicht (3) sowohl Partikel mit hoher Die­ lektrizitätskonstante als auch Partikel mit elektri­ scher Leitfähigkeit aufweist. 18. A composite system according to claim 16 or 17, wherein the connecting layer ( 3 ) has both particles with high dielectric constant and particles with electrical conductivity. 19. Verbundsystem gemäß einem der Ansprüche 11 bis 14, bei dem die spezifische Leitfähigkeit der Verbindungs­ schicht (3) in der Größenordnung des Halbleitermateri­ als des Chips (1) liegt.19. A composite system according to any one of claims 11 to 14, wherein the specific conductivity of the connecting layer ( 3 ) is in the order of the semiconductor material as the chip ( 1 ). 20. Verbundsystem gemäß einem der Ansprüche 11 bis 19, bei dem die Verbindungsschicht (3) ferner einen lichtab­ sorbierenden Stoff aufweist.20. Composite system according to one of claims 11 to 19, wherein the connecting layer ( 3 ) further comprises a light-absorbing material.
DE10117929A 2001-01-24 2001-04-10 Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate Withdrawn DE10117929A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10117929A DE10117929A1 (en) 2001-01-24 2001-04-10 Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate
PCT/EP2002/000187 WO2002061831A1 (en) 2001-01-24 2002-01-10 Method for coupling a chip to an isotropic coupling layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10103148 2001-01-24
DE10117929A DE10117929A1 (en) 2001-01-24 2001-04-10 Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate

Publications (1)

Publication Number Publication Date
DE10117929A1 true DE10117929A1 (en) 2002-08-14

Family

ID=7671607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10117929A Withdrawn DE10117929A1 (en) 2001-01-24 2001-04-10 Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate

Country Status (1)

Country Link
DE (1) DE10117929A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014214B3 (en) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gluing system for fastening transponder chip to substrate uses thick layer of electrically conducting glue with matrix loaded with conducting particles forming bridges between electrodes
DE102004055061A1 (en) * 2004-11-15 2006-05-18 Robert Bosch Gmbh Method for arranging a flip-chip on a substrate
WO2006099885A1 (en) * 2005-03-24 2006-09-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for linking a chip and a substrate
WO2011015732A1 (en) * 2009-08-06 2011-02-10 Rfideal Ohmic connection using widened connection zones in a portable electronic object
US9142485B2 (en) 2008-02-13 2015-09-22 Yannick Grasset Contactless object with integrated circuit connected to circuit terminals by capacitive coupling
CN105612817A (en) * 2013-09-18 2016-05-25 诺瓦利亚公司 Circuit board assembly

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014214B3 (en) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gluing system for fastening transponder chip to substrate uses thick layer of electrically conducting glue with matrix loaded with conducting particles forming bridges between electrodes
DE102004055061A1 (en) * 2004-11-15 2006-05-18 Robert Bosch Gmbh Method for arranging a flip-chip on a substrate
WO2006099885A1 (en) * 2005-03-24 2006-09-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for linking a chip and a substrate
US9142485B2 (en) 2008-02-13 2015-09-22 Yannick Grasset Contactless object with integrated circuit connected to circuit terminals by capacitive coupling
WO2011015732A1 (en) * 2009-08-06 2011-02-10 Rfideal Ohmic connection using widened connection zones in a portable electronic object
FR2949018A1 (en) * 2009-08-06 2011-02-11 Rfideal OHMIC CONNECTION USING ENLARGED CONNECTION ZONES IN A PORTABLE ELECTRONIC OBJECT
US20120193804A1 (en) * 2009-08-06 2012-08-02 Rfideal Ohmic connection using widened connection zones in a portable electronic object
CN105612817A (en) * 2013-09-18 2016-05-25 诺瓦利亚公司 Circuit board assembly

Similar Documents

Publication Publication Date Title
DE60034756T2 (en) Flip-chip mounting of an IC on a printed circuit board
DE69635724T2 (en) Contactless chip card and manufacturing process
DE10234951B4 (en) Process for the production of semiconductor circuit modules
DE102014112497B4 (en) Functionalized redistribution layers
DE102004002176A1 (en) Microminiature power converter
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
EP2338207A1 (en) Rfid transponder antenna
DE102004010633A1 (en) Electronic component for gluing a plurality of electrodes and method for mounting the same
EP1116181B1 (en) Transponder module and a method for producing the same
EP0992939A1 (en) Method for fabricating a microtransponder
DE19848821C1 (en) Transponder production e.g. for chip cards or electronic labels, involves producing carrier substrate with coil metallisation; mounting chip; laminating insulating foil onto surface; connecting respective connection ends
DE102008058003B4 (en) Method for producing a semiconductor module and semiconductor module
DE10117929A1 (en) Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate
WO2000014681A2 (en) Circuit chip comprising a specific connection area configuration
DE19845296A1 (en) Method for contacting a circuit chip
EP1116180B1 (en) Method for contacting a circuit chip
DE102017223689A1 (en) Semiconductor devices with radio frequency line elements and associated manufacturing methods
DE19630593C2 (en) Method of connecting an integrated substrate to a substrate and electronic circuit arrangement
DE102004014214B3 (en) Gluing system for fastening transponder chip to substrate uses thick layer of electrically conducting glue with matrix loaded with conducting particles forming bridges between electrodes
WO2002061831A1 (en) Method for coupling a chip to an isotropic coupling layer
EP1861872A1 (en) Method for linking a chip and a substrate
DE10210841B4 (en) Module and method for the production of electrical circuits and modules
EP1812894A1 (en) Method for connecting a bridge module to a substrate and multi-layer transponder
DE19543426C1 (en) Chip card for contactless signal transmission
DE102018215638B4 (en) Bonding foil, electronic component and method for producing an electronic component

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal