-
Die
vorliegende Erfindung betrifft eine Vorrichtung zum Schutz einer
Halbbrückenschaltungsanordnung
vor einem Kurzschluss über
einer Last, umfassend:
- – eine Halbbrücke mit
wenigstens einem ersten und einem zweiten Zweig,
- – einem
ersten Schalter im ersten Zweig und einem zweiten Schalter im zweiten
Zweig,
- – einer
ersten Detektoreinrichtung zum Messen einer Überlast im ersten Zweig,
- – einer
zweiten Detektoreinrichtung zum Messen einer Überlast im zweiten Zweig, und
- – einer
Steuerlogik zur Steuerung der beiden Schalter abhängig von
Ausgangssignalen von den beiden Detektoreinrichtungen derart, dass
bei Überschreiten
einer Überlastschwelle
im ersten oder im zweiten Zweig der entsprechende überlastete
Schalter für
eine bestimmte Zeitdauer abgeschaltet wird.
-
Halbbrücken liegen
gewöhnlich
zwischen einer hohen Spannung („High Side" bzw. HS) und einer niedrigen Spannung
(„Low
Side" bzw. LS) und
weisen in ihrer Mitte einen Ausgang („OUT") für
eine Last auf. Als High-Side-Spannung dient dabei die Betriebsspannung,
während
die Low-Side-Spannung durch Masse gegeben ist. Dies stellt jedoch
lediglich ein Beispiel dar. Auch andere Spannungsverhältnisse
sind möglich.
-
Bei
der eingangs beschriebenen Vorrichtung bildet beispielsweise der
erste Zweig einen HS-Zweig, während
der zweite Zweig dann den LS-Zweig darstellt.
-
Im
Falle eines Kurzschlusses des Ausganges einer solchen Halbbrückenschaltungsanordnung zur
Betriebsspannungsseite, also High Side, oder zur Masseseite, also
Low Side, fließen
sehr hohe Ströme,
welche eine Zerstörung
des in dem betreffenden Zweig gelegenen Schalters, also des ersten
oder des zweiten Schalters, zur Folge haben können, wenn dieser Schalter
nicht rechtzeitig abgeschaltet wird. Dies gilt auch für den Fall
eines Kurzschlusses über einer
zwischen den beiden Zweigen mittig in der Halbbrücke angeschlossenen Last, da
bei der Halbbrückenschaltungsanordnung
nur eine Seite der Last mit deren Ausgang verbunden ist, während die
andere Seite an einem anderen Ausgang direkt zur Masseseite oder
direkt zur Betriebsspannungsseite verschaltet sein kann.
-
Diese
Kurzschlussproblematik wurde bei der Vorrichtung der eingangs genannten
Art bisher dadurch gelöst,
dass in der Halbbrückenschaltungsanordnung
die Überstrom-Erkennungsschwellen
für den
ersten und den zweiten Schalter in den beiden Zweigen unterschiedlich
hoch derart eingestellt werden, dass sich die Detektierungsbereiche
dieser Schalter und ihrer jeweils zugeordneten Detektoreinrichtungen
niemals überlappen
können.
So wird beispielsweise bei Verwendung zweier selbständiger Halbbrücken in
einer H-Brücke
sichergestellt, dass entweder nur die Schutzmechanismen der Schalter zur
Betriebsspannungsseite, also der HS-Schalter, oder nur die Schutzmechanismen
der Schalter zur Masseseite, also der LS-Schalter, aktiv werden.
-
Trotz
dieser Schutzmechanismen können bei
der bestehenden Vorrichtung Kurzschlüsse auftreten, welche zu einer
Zerstörung
der beteiligten Halbbrücken
führen,
was im Folgenden an einem Beispiel näher erläutert werden soll.
-
Bei
diesem Beispiel soll davon ausgegangen werden, dass in einer H-Brücke die
LS-Schalter eine im Vergleich zu den HS-Schaltern niedrigere Überstrom-Erkennungsschwelle
haben. Im Falle eines Kurzschlusses über einer Last würde dann
nur die Halbbrücke
auf Überstrom
erkennen, in welcher der LS-Schalter eingeschaltet worden ist. Nach
Feststellung eines solchen Überstromes
würde dann
dieser LS-Schalter ausgeschaltet werden, wodurch sich der Strom
in den HS-Schaltern freilaufen und verringern wird. Zur Herabsetzung
der aufgenommenen Leistung kann zusätzlich der HS-Schalter der
betroffenen Halbbrücke
eingeschaltet werden. Dieser Zustand wird dann für eine kurze Zeit beibehalten,
damit der Strom ausreichend absinken kann und sich der überlastete
Schalter, also in diesem Beispiel der LS-Schalter, zu regenerieren
vermag.
-
Nun
liegt zwischen der Erkennung eines Überstromfalles und der Reaktion
zum Ausschalten des LS-Schalters zwangsläufig eine gewisse Zeitspanne.
Bei niedrigen Induktivitäten
im Kurzschlusszweig kann durch den nun schnell ansteigenden Strom
dann während
dieser Zeitspanne sowohl die Überstromschwelle
des einen, bereits genannten LS-Schalters als auch diejenige des
HS-Schalters der anderen Halbbrücke
ausgelöst
werden. Reagieren so beide Halbbrücken mit dem Ausschalten der überlasteten
Schalter und schalten sie gleichzeitig die jeweils komplementären Schalter
für die
genannte kurze Zeit an, so kann in dieser kurzen Zeit der Strom
erst auf Null absinken und dann sehr stark in die andere Richtung
anwachsen.
-
Ein
solcher Mechanismus hebelt aber das Prinzip mit unterschiedlich
hohen Überstrom-Erkennungsschwellen
aus, und der auftretende Kurzschluss über der Last kann zu einer
Zerstörung
der beteiligten Halbbrücken
führen.
-
Es
ist daher Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum
Schutz einer Halbbrückenschaltungsanordnung
vor einem Kurzschluss speziell über
einer Last zu schaffen, welche zuverlässig eine Zerstörung der
Halbbrückenschaltungsanordnung
in Kurzschlussfall zu verhindern vermag.
-
Diese
Aufgabe wird bei einer Vorrichtung der eingangs genannten Art erfindungsgemäß gelöst durch
eine Einrichtung, die die Steuerlogik bei Feststellung einer Überlast
während
der bestimmten Zeitdauer im anderen Zweig auch den anderen Schalter abschalten
lässt.
-
Bei
der Erfindung wird also zunächst
nach wie vor der Überstromzustand
eines Schalters in einem Zweig der Brücke festgestellt, und der entsprechende
Schalter wird ausgeschaltet. Während
des ausgeschalteten Zustandes dieses Schalters wird gleichzeitig
auch der Zustand des anderen Schalters der Halbbrücke überwacht.
Wird hier ein Überstromfall
festgestellt, so wird auch der andere Schalter der gleichen Halbbrücke ausgeschaltet,
so dass beide Schalter ausgeschaltet sind.
-
Ein
derartiges Vorgehen hat den Vorteil, dass im Kurzschlussfall weiterhin
der Freilauf bei eingeschaltetem anderem Schalter erfolgen kann,
um so den Energieeintrag in die Halbbrücke zu verringern. Gleichzeitig
wird aber der Schutz vor einem Kurzschluss über der Last bzw. einer Überlast
im anderen Schalter beibehalten.
-
Das
erfindungsgemäße Prinzip,
nämlich nach Überschreiten
einer Überstromschwelle
eines Schalters einer Halbbrücke
während
dessen Abschaltung auch das Erreichen eines zu hohen Stromes in
gleicher Richtung im anderen Schalter zu überprüfen, um bei Überstromerkennung
während der
Abschaltzeit des einen Schalters auch den anderen Schalter abzuschalten,
ist allgemein in Brückenkonfigurationen
unabhängig
davon abwendbar, in welcher Weise ein Überstrom festgestellt wird.
Dieses Feststellen einer Überlast
kann mittels eines Shunt-Widerstandes, Sensorzellen, eines Sensetransistors,
einer Temperaturerfassung usw. erfolgen. Die Halbbrücke selbst
kann aus beliebigen Leistungsschaltern, also beispielsweise P-Kanal-MOS-Transistoren,
N-Kanal-MOS-Transistoren usw. aufgebaut sein. Ebenso kann die Abschaltzeit des
einen Schalters in beliebiger Weise beispielsweise durch ein Verzögerungsglied,
ein Taktsignal usw. festgelegt werden.
-
Nachfolgend
wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 ein
erstes Ausführungsbeispiel
der erfindungsgemäßen Vorrichtung
mit einer Halbbrücke, bei
der eine Überlasterkennung
mittels Messung mit Shunt-Widerständen erfolgt,
-
2 ein
zweites Ausführungsbeispiel
der erfindungsgemäßen Vorrichtung,
bei welchem Überlastsignale
in einer Speicherlogik abgespeichert werden,
-
3 ein
drittes Ausführungsbeispiel
der erfindungsgemäßen Vorrichtung,
bei welchem eine Überlasterkennung
mittels einer Messung der Spannung über den Schaltern in den jeweiligen
Zweigen vorgenommen wird,
-
4 ein
viertes Ausführungsbeispiel
der erfindungsgemäßen Vorrichtung,
bei welchem eine Überlast
mittels Sensorzellen festgestellt wird, und
-
5 ein
fünftes
Ausführungsbeispiel
der Erfindung mit einem konkreten Schaltungsaufbau.
-
Bei
dem in 1 gezeigten Ausführungsbeispiel der erfindungsgemäßen Vorrichtung
liegen zwischen einer Betriebsspannung VS als
HS und Masse als LS in einem ersten Zweig ein erster Schalter M1 und
in Reihe hierzu ein erster Widerstand RS1 und
in einem zweiten Zweig ein zweiter Schalter M2 und ein zweiter Widerstand
RS2. Die beiden Zweige liegen in Reihe zueinander
und sind in ihrer Mitte mit einem Ausgang OUT verbunden, an welchem
eine Last (vergleiche hierzu 5) angeschlossen
sein kann. Der Schalter M1 ist ein P-Kanal-MOS-Transistor, während der Schalter M2 ein N-Kanal-MOS-Transistor
ist. Die beiden Schalter M1 und M2 werden jeweils über eine
Treiberstufe D1 bzw. D2 angesteuert.
-
Eine Überlasterkennung
in den beiden Zweigen der Halbbrücke
erfolgt über
die Widerstände
RS1 bzw. RS2. Hierzu
sind diese Widerstände
RS1 bzw. RS2 als
Shunt-Widerstände
ausgeführt
und jeweils beidseitig an einen Detektor X1 bzw. X2 angeschlossen. Dieser
Detektor X1 bzw. X2 wertet den über
den Widerstand RS1 bzw. RS2 gemessenen
Spannungsabfall aus, um so den in dem jeweiligen Widerstand fließenden Strom
IHS bzw. ILS zu
ermitteln.
-
Die
Detektoren X1, X2 und die Treiberstufen D1 und D2 sind mit einer
Steuerlogik L verbunden, die ihrerseits noch an eine Speicherlogik
SL zur Speicherung der jeweiligen Zustände der Schalter und Detektoren
angeschlossen sein kann. Die Speicherlogik SL kann gegebenenfalls
auch in der Steuerlogik L untergebracht sein. Die Steuerlogik L
selbst verfügt in
diesem Beispiel über
einen Steuereingang DIR und optional noch über einen Rücksetzeingang RESET.
-
Es
sei nun angenommen, dass in der Halbbrücke der Schalter M1 eingeschaltet
ist und leitet, während
der Schalter M2 ausgeschaltet ist und sperrt. Durch eine am Ausgang
OUT liegende Last fließt
dann ein Strom IOUT = IHS.
Tritt nun über
der Last ein Kurzschluss auf, so steigt der Strom IOUT =
IHS an, bis der Detektor X1 das Überschreiten
einer Abschaltschwelle an die Steuerlogik L meldet. Hierzu wertet
der Detektor X1 den Spannungsabfall über den Widerstand RS1 aus.
-
Dauert
dieser Zustand eines Überstromes eine
Mindestzeit an, so steuert die Steuerlogik L über die Treiberstufe D1 den
Schalter M1 an und schaltet diesen für eine bestimmte kurze Zeit
bzw. Mindestzeit aus. Gleichzeitig mit dem Ausschalten des Schalters M1
wird von der Steuerlogik L über
die Treiberstufe D2 das Einschalten des Schalters M2 veranlasst.
Damit kann der Leistungseintrag in die Halbbrücke verringert werden. Mit
dem Ausschalten des Schalters M1 wird IHS =
0, und mit dem Einschalten des Schalters M2 steigt der Ausgangsstrom
IOUT = –ILS in negativer Richtung an, bis der Ausgangsstrom
einen so großen
negativen Wert erreicht hat, dass dieser Strom –ILS die
Abschaltschwelle des Schalters M2 erreicht. Wird dieser Wert innerhalb
der genannten Mindestzeit erreicht, dann schaltet die Steuerlogik
L über
die Treiberstufe D2 auch den zweiten Schalter M2 aus. Mit anderen
Worten, sind beide Detektoren X1 und X2 während der erwähnten Mindestzeit
der Abschaltdauer für
den Schalter M1 aktiviert, so werden beide Schalter M1 und M2 ausgeschaltet.
Dieser Zustand kann in der Speicherlogik SL abgespeichert und gegebenenfalls
durch ein Rücksetzsignal
am Eingang RESET der Steuerlogik L beendet werden. Ob diese Beendigung
des ausgeschalteten Zustandes beider Schalter M1 und M2 nach Ablauf
der jeweiligen Mindestzeit für
den Abschaltzustand des jeweiligen Schalters M1 bzw. M2 oder, wie
im vorliegenden Beispiel, über
den Rücksetzanschluss
RESET vom Anwender erfolgt, hängt
von den je weiligen Umständen
ab. Wesentlich ist aber die Abschaltung beider Schalter M1 und M2
im Falle eines Kurzschlusses über
der Last.
-
Der
Betrieb der Schaltung von 1 wurde oben
anhand eines Überstromes
im Schalter M1 erläutert.
Im Falle eines Überstromes
im Schalter M2 wird in entsprechender Weise vorgegangen.
-
2 zeigt
ein weiteres Ausführungsbeispiel der
erfindungsgemäßen Vorrichtung.
Auch bei diesem Ausführungsbeispiel
erfolgt die Überlasterkennung
mittels der Detektoren X1, X2 und der Shunt-Widerstände RS1 bzw. RS2. Bei
diesem Ausführungsbeispiel
werden die Überlastsignale
direkt einer Speicherlogik SL zugeführt, welche die jeweiligen Zustände abspeichert
und an die Steuerlogik L meldet, die ihrerseits die Treiberstufen
D1 bzw. D2 für
die Schalter M1 bzw. M2 ansteuert.
-
Der
Speicherlogik SL können
noch ein Taktsignal CLK und ein Signal INH zugeführt sein. Diese Signale CLK
bzw. INH dienen dazu, im Falle des Signals CLK mit diesem als Takt
eventuell die bestimmten Zeiten und Filter zu definieren und im
Falle des Signals INH eventuell einen von außen bestimmten Zustand zuzulassen,
in welchem beide Zweige abgeschaltet sind, ohne vorher einen Fehler
aufzuweisen, also beispielsweise eine Speicherzeit oder Mindestzeit
festzulegen sowie einen möglichen
Ruhezustand herbeizuführen.
-
Das
Ausführungsbeispiel
von 3 unterscheidet sich vom Ausführungsbeispiel von 2 zunächst dadurch,
dass hier beide Schalter M1 und M2 aus N-Kanal-MOS-Transistoren
bestehen. Außerdem
wird bei diesem Ausführungsbeispiel
zur Messung einer möglichen Überlast
der Spannungsabfall über
den Widerständen
RS1 und dem Schalter M1 bzw. über dem
Widerstand RS2 und dem Schalter M2 durch
die Detektoren X1 bzw. X2 erfasst. RS1 und RS2 stellen hier nur interne Anschlusswiderstände insbesondere
der Schalter dar. Bei diesem Ausführungsbeispiel werden die Überlastsignale
der Speicherlogik SL wie beim Ausführungsbeispiel von 2 zugeführt. Diese
Speicherlogik SL meldet die jeweiligen Zustände wie beim Ausführungsbeispiel von 2 an
die Steuerlogik L, die ihrerseits in Abhängigkeit von den in der Speicherlogik
SL gespeicherten Zuständen über die
Treiberstufen D1 bzw. D2 die Schalter M1 bzw. M2 ansteuert. Eingänge CLK
für Taktsignale
bzw. INH für
INH-Signale können, müssen aber
nicht vorhanden sein.
-
4 zeigt
ein weiteres Ausführungsbeispiel der
erfindungsgemäßen Vorrichtung
(speziell für Halbleiterbrücke), bei
welchem der Schalter M1 aus einem P-Kanal-MOS-Transistor besteht,
während
für den
Schalter M2 ein N-Kanal-MOS-Transistor,
also Transistoren wie in den Ausführungsbeispielen der 1 und 2 verwendet
werden. Die Strommessung erfolgt hier aber mit Hilfe von Sensorzellen
SZ, welche eine Überlast
erkennen und an eine Speicherlogik SL melden, wo sie mittels eines
Taktes CLK oder unter Verwendung einer Verzögerung (Delay) abgespeichert
werden. Dies hat den Vorteil, dass Verweilzeiten in einzelnen Zuständen oder
deren Speicherungsdauer definiert werden können.
-
Die
Sensorzellen SZ können
auch Temperatursensoren sein.
-
Ein
letztes Schaltungsbeispiel für
die konkrete Ausführung
der erfindungsgemäßen Vorrichtung ist
im Ausführungsbeispiel
von 5 gegeben. Dieses Ausführungsbeispiel gibt Einzelheiten
speziell für das
Beispiel von 1 an. Daher ist dieses Ausführungsbeispiel
im engen Zusammenhang mit den Erläuterungen zu der 1 zu
verstehen.
-
Im
Ausführungsbeispiel
von 5 ist zunächst
konkret eine Last aus einem Widerstand RSC und
einer Induktivität
LSC gezeigt. Zwischen dieser Last und Masse
liegt noch eine Spannungsquelle +V3.
-
Wie
im Ausführungsbeispiel
von 1 wird auch im Ausführungsbeispiel von 5 der
Strom IHS bzw. der Strom ILS über den
Spannungsabfall an dem Widerstand RS1 bzw.
RS2 mittels des Detektors X1 bzw. X2 gemessen.
Hier können
jeweils noch Spannungsquellen +V1 bzw. +V2 zwischen dem Widerstand und dem positiven
bzw. negativen Eingang des Detektors X1 bzw. X2 vorgesehen sein.
-
Ist
beispielsweise – wie
im Ausführungsbeispiel
von 1 – der
Schalter M1 eingeschaltet, so steigt der Strom IOUT =
IHS an, bis von dem Detektor X1 die Abschaltschwelle
gemessen wird. Dauert dann dieser Zustand mindestens eine vorgegebene Zeitdauer,
eine so genannte Mindestzeit, an, welche durch ein Filter F1 vorgegeben
ist, dann wird ein Flip-Flop FF1 gesetzt. Dieses Flip-Flop FF1 ist über ein
NOR-Gatter NOR1 mit dem Filter F1 an seinem Setz-Eingang verbunden.
Außerdem
liegt das Filter F1 über
ein zweites NOR-Gatter NOR2 und ein drittes NOR-Gatter NOR3 am Rücksetz-Eingang
des Flip-Flops FF1.
-
Dauert
also das Überschreiten
der Abschaltschwelle durch einen Überstrom die durch das Filter F1
vorgegebene Zeit an, so wird das Flip-Flop FF1 gesetzt und signalisiert
an seinem Ausgang mit einem Signal eine Überlast, welche der Steuerlogik
L gemeldet wird.
-
Damit
wird in der Steuerlogik L, welche über den Treiber D1 bzw. den
Treiber D2 den Schalter M1 bzw. den Schalter M2 ansteuert, das Ausschalten des überlasteten
Schalters M1 ausge löst.
Gleichzeitig wird der Ablauf einer in einem Filter F3 vorgegebenen
Mindestdauer begonnen, für
welche der Schalter M1 ausgeschaltet bleiben soll. Das Filter F3 ist
mit dem Ausgang Q des Flip-Flops F1 verbunden und liegt über einem
Inverter I1 am zweiten Eingang des NOR-Gatters NOR2.
-
Nach
Ablauf dieser Mindestzeit, die im Filter F3 eingestellt ist, ist
ein erneutes Einschalten des Schalters M1 durch die Steuerlogik
L über
die Treiberstufe D1 vorgesehen, falls kein Fehler mehr vorliegt.
-
Im
vorliegenden Ausführungsbeispiel
wird gleichzeitig mit dem Ausschalten des Schalters M1 über die
Treiberstufe D1 das Einschalten des Schalters M2 über die
Treiberstufe D2 von der Steuerlogik L befohlen. Damit soll der Leistungseintrag
in die Halbbrücke
verringert werden.
-
Wie
bereits oben anhand von 1 erläutert wurde, wird beim Ausschalten
des Schalters M1 der Strom IHS = 0, und
der Strom IOUT = –ILS steigt
in negative Richtung an, bis dieser Ausgangsstrom IOUT gegebenenfalls
einen so großen
negativen Wert erreicht hat, dass der Strom ILS größer ist
als eine durch den Detektor X2 vorgegebene Abschaltschwelle.
-
Ohne
die erfindungsgemäße Vorrichtung könnte der
Strom nun auch die gesamte, durch das Filter F3 vorgegebene Mindestzeit
in negativer Richtung weiter ansteigen, so dass Werte erreicht werden könnten, die
eine Zerstörung
bei oder vor der Abschaltung hervorrufen könnten. Deshalb wird erfindungsgemäß zusätzlich geprüft, ob während der
ablaufenden, durch das Filter F3 vorgegebenen Mindestzeit der Abschaltdauer
für den
Schalter M1 auch ein zu großer
positiver Strom ILS im Schalter M2 erreicht
wird. Ist dies der Fall und liegen beiden Überstromsignale an der Logik
L innerhalb der ablaufenden Min destzeitdauer an, so wird zusätzlich zum Schalter
M1 auch der Schalter M2 ausgeschaltet. Dieser Zustand wird in einem
zusätzlichen
Flip-Flop FF3 gespeichert, dessen Setz-Eingang über ein UND-Gatter AND mit
dem Eingang des Filters F3 verbunden ist und an dessen Rücksetz-Eingang
R das Rücksetzsignal
RESET liegt. Dieser Zustand, in welchem beide Schalter M1 und M2
ausgeschaltet sind, kann nur mit einem gesonderten Rücksetz-Signal RESET
beendet werden. Ob dieses nach Ablauf von beiden Mindestzeitdauern
entsprechend den Filtern F1 und F3, nach Ablauf einer zusätzlichen
Zeit oder nur auf einen Befehl eines Anwenders hin erfolgt, ist abhängig von
den Umständen,
unter welchen die Vorrichtung eingesetzt werden soll.
-
5 zeigt
zusätzlich
auch eine Überstromabschaltung
für den
Schalter M2 mit einem Flip-Flop FF2, Filtern F2 und F4, NOR-Gattern
NOR4 bis NOR6 und einem Inverter I2. Diese Überstromabschaltung ist in
gleicher Weise wie die Überstromabschaltung
für den
Schalter M1 aufgebaut.
-
Bei
der Überstromabschaltung
für den Schalter
M2 wird im Detektor X2 die Spannung am Widerstand RS2 auf
das Überschreiten
einer Schwelle überprüft, und
gegebenenfalls wird nach einer im Filter F2 vorgegebenen Filterzeit
das Flip-Flop FF2 gesetzt. Auch dieser Zustand kann nach einer minimalen
Regenerationszeit, die im Filter F4 vorgegeben ist, zurückgesetzt
werden. Die Reaktion bei einem möglichen
Kurzschluss über
der Last nach der Betriebsspannung VS wäre analog ein Ausschalten des Schalters
M2 und zur Verringerung des Leistungseintrags in die Halbbrücke ein
Einschalten des Schalters M1. Auch hier wird während dieser minimalen Ausschaltzeit,
die im Filter F4 vorgegeben ist, geprüft, ob der dann eingeschaltete
Schalter M1 in positiver Stromrichtung überlastet ist. Ist dies der
Fall, dann wird zusätzlich
zum Schalter M2 auch der Schalter M1 ausgeschaltet. Es erfolgt dann
ebenfalls somit ein Ausschalten beider Schalter M1 und M2, wenn
während
der minimalen Ausschaltzeit eines Schalters, die durch eine Überlast
hervorgerufen ist, auch der andere Schalter in der gleichen Richtung überlastet wird.
-
Tritt
bei der erfindungsgemäßen Vorrichtung ein
Lastkurzschluss auf, so schaltet nach einer Überstromerkennung in einem
Zweig der Halbbrücke
der entsprechende Schalter dieses Zweiges ab. Der Strom fließt bedingt
durch die Induktivität
LSC weiter in die gleiche Richtung, was
für den
zuvor ausgeschalteten Schalter einen negativen Strom bedeutet. Das heißt, er fließt dann
rückwärts, also
in entgegengesetzter Richtung zu dem zuvor durch den abgeschalteten
Zweig fließenden
Strom, durch den anderen Zweig mit dem anderen Schalter. Wird dieser
andere Schalter zusammen mit dem Abschalten des einen Schalters
im einen Zweig eingeschaltet, so kann über diesen anderen Zweig das
Auftreten einer Spannung erwartet werden, die im HS-Zweig um einen
Differenzbetrag oberhalb von der Betriebsspannung VS und im LS-Zweig
um den gleichen Differenzbetrag unterhalb von Masse liegt. Der Differenzbetrag
ist dabei im Wesentlichen aus dem Produkt des Widerstandswertes
zwischen Drain und Source des entsprechenden Schalters und dem über Last
fließenden
Strom gegeben. Der Differenzbetrag sinkt mit abnehmender Höhe des Ausgangsstromes
auf Null und wächst
dann in die andere Richtung in entsprechender Weise an. Die Ausgangsspannung
der Halbbrücke
liegt dann zwischen der Betriebsspannung VS und Masse. Der nunmehr
vorwärts
betriebene andere Schalter schaltet dann bei einer bestimmten Stromstärke ebenfalls
ab. Geschieht dies innerhalb einer vorbestimmten Zeit, die kürzer als
die Minimalzeit zur Regeneration des einen Schalters im einen Zweig
ist, so kann davon ausgegangen werden, dass die erfindungsgemäße Vorrichtung
ihre Schutzfunktion ausgeübt
hat.
-
- M1,
M2
- Schalter
- D1,
D2
- Treiberstufe
- L
- Steuerlogik
- X1,
X2
- Detektor
- RS1, RS2
- Shunt-Widerstand
- HS
- High
Side
- LS
- Low
Side
- IHS
- High-Side-Strom
- ILS
- Low-Side-Strom
- VS
- Versorgungsspannung
- +V1, +V2
- Spannungsquelle
- IOUT
- Ausgangsstrom
- LSC
- Lastinduktivität
- RSC
- Lastwiderstand
- +V3
- Spannungsquelle
- SL
- Speicherlogik
- CLK
- Takt
- RESET
- Rücksetz-Eingang
- DIR
- Steuereingang
- NOR1
bis NOR6
- NOR-Gatter
- FF1
bis FF3
- Flip-Flops
- F1
bis F4
- Filter
- I1,
I2
- Inverter
- AND
- UND-Gatter
- INH
- Eingangssignal
- OUT
- Ausgangsanschluss
- SZ
- Sensorzellen