DE102004005384A1

DE102004005384A1 - Bidirektionales, MOS-gesteuertes Halbleiterbauelement, Verfahren zu seinem Betreiben, Verfahren zu seiner Herstellung und seine Verwendung

Info

Publication number: DE102004005384A1
Application number: DE102004005384A
Authority: DE
Inventors: Rik W. de Dr. Doncker; Dirk-Oliver Detjen; Stefan Schröder
Original assignee: Rheinisch Westlische Technische Hochschuke RWTH
Current assignee: De Doncker Rik W Prof Dr Ir Leuven Be
Priority date: 2004-02-03
Filing date: 2004-02-03
Publication date: 2005-08-25
Anticipated expiration: 2024-02-04
Also published as: DE102004005384B4

Abstract

Die Erfindung betrifft ein bidirektionales, MOS-gesteuertes Halbleiterbauelement mit: DOLLAR A - einer ersten Basisschicht (31) eines ersten Leitfähigkeitstyps mit zwei im Wesentlichen gegenüberliegenden Hauptflächen (32a, 32b), DOLLAR A - an die jeweils eine Halbleiterschicht (33a, 33b) eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps angrenzt, DOLLAR A - welche in einem Oberflächenbereich an wenigstens eine isolierte Gate-Elektrode (G1, G2) angrenzt DOLLAR A - und in einem weiteren Oberflächenbereich mit einer sowohl an die isolierte Gate-Elektrode (G1, G2) als auch an eine weitere, nicht-isolierte Elektrode (E1, E2) angrenzenden Halbleiterschicht (34a, 34b) des ersten Leitfähigkeitstyps verbunden ist, DOLLAR A - in welche mindestens eine Oberflächenschicht (35a, 35b) des ersten Leitfähigkeitstyps eingelassen ist, die ebenfalls sowohl an die nicht-isolierte Elektrode (E1, E2) als auch an die Gate-Elektrode (G1, G2) angrenzt. DOLLAR A Die Erfindung betrifft ferner ein Verfahren zur Herstellung dieses Bauelements, ein Verfahren zum Betreiben des Bauelements und eine Verwendung des Bauelements.

Description

Technisches Gebiet der Erfindung
Die Erfindung betrifft ein bidirektionales, MOS- gesteuertes Halbleiterbauelement, ein Verfahren zu seinem Betreiben, ein Verfahren zu seiner Herstellung und seine Verwendung.
Das Halbleiterbauelement kann dabei insbesondere als bidirektionaler Leistungsschalter betrieben werden.

Hintergrund der Erfindung

In der Leistungselektronik werden neben bipolaren Transistoren und Metall-Oxid-Halbleiter-Feldeffekt-Transistoren (MOSFETs) vor allem Thyristoren als Schalter eingesetzt.

Thyristoren sind bipolare Halbleiterbauelemente, die typischerweise in Leistungsschaltkreisen mit sehr hohen Spannungen und Stromstärken Verwendung finden und sich durch geringe Durchlassverluste auszeichnen.

Sie sind gewöhnlich als Bauelemente mit drei Elektroden und einer vier Halbleiterschichten alternierenden p- und n-Leitfähigkeitstyps aufweisenden Hauptstruktur ausgeführt. Zwei der drei Elektroden, welche als Anode und Kathode bezeichnet werden, sind mit dieser Hauptstruktur in einer Reihenschaltung verbunden und führen den Hauptstrom des Bauteils, während die als Gate-Elektrode bezeichnete dritte Elektrode üblicherweise mit einer integrierten Steuerstruktur des Bauteils verbunden ist.

Die Betriebsmodi eines Thyristors können durch vier Arbeitsbereiche beschrieben werden, die als positive und negative Sperr- und Durchlassbereiche bezeichnet werden. Dabei wird der Betrieb im negativen Sperr- und Durchlassbereich realisiert, wenn der Thyristor in Rückwärtsrichtung, also mit zwei in Sperrrichtung gepolten pn-Übergängen innerhalb der Hauptstruktur geschaltet ist. Entsprechend ist der Thyristor im positiven Sperr- und Durchlassbereich in Vorwärtsrichtung geschaltet, die dadurch charakterisiert ist, dass nur einer der drei pn-Übergänge innerhalb der Hauptstruktur in Sperrrichtung gepolt ist.

Die vierschichtige Hauptstruktur des Thyristors beinhaltet typischerweise zwei äußere, relativ hoch dotierte Emitterschichten entgegengesetzten Leitfähigkeitstyps, die mit der Anode bzw. der Kathode verbunden sind und zwei zwischen den Emitterschichten angeordnete, niedriger dotierte Basisschichten.

Die Begriffe „Anode" und „Kathode" beziehen sich üblicherweise auf den Betrieb in Vorwärtsrichtung, so dass der anodenseitige Emitter als p-leitendes Gebiet und der kathodenseitigen Emitter als n-leitendes Gebiet ausgeführt ist.

Ein im positiven Sperrbereich betriebener und damit ausgeschalteter Thyristor wird eingeschaltet, indem zwischen einer ersten Emitterschicht und einer ersten Basisschicht eine Spannung angelegt wird, die einer Durchlassspannung des entsprechenden pn-Übergangs entspricht. Dies führt dazu, dass Ladungsträger aus der ersten Emitterschicht in die erste Basisschicht injiziert werden und teilweise in die angrenzende zweite Basisschicht diffundieren, was wiederum bedingt, dass Ladungsträger aus einer an diese zweite Basisschicht angrenzenden zweiten Emitterschicht in die zweite Basisschicht injiziert werden und in die erste Basisschicht diffundieren.

Damit ergibt sich ein rückgekoppelter Kreisprozess, bei dem die Anzahl der Ladungsträger in den Basisschichten erhöht wird, bis der in Sperrrichtung gepolte mittlere pn-Übergang der Hauptstruktur des Thyristors in einen leitenden Zustand übergeht. Man spricht dabei vom „Zünden" oder „latch up" des Thyristors.

Im eingeschalteten und damit leitenden Zustand läuft der beschriebene regenerative Prozess ebenfalls ab. Die Höhe der Konzentration an Überschussladungsträgern richtet sich dabei nach der das Bauteil durchfließenden Stromstärke.

Die den beschriebenen Prozess anstoßende Injektion von Ladungsträgern in eine der Basisschichten erfolgt in der einfachsten Ausführungsform eines einschaltbaren Thyristors durch einen Gate-Strom, der nach dem Zünden des Thyristors abgeschaltet werden kann.

Ein derart gesteuerter Thyristor wird als SCR (Silicon Controlled Rectifier) bezeichnet und hat insbesondere den Nachteil, dass er nicht mit Hilfe des Gates ausgeschaltet werden kann.

Neben den bekannten GTOs (Gate Turn-Off Thyristors) wurden weitere Thyristoren entwickelt, die diesen Nachteil des SCR überwinden. Dabei sind hier insbesondere MOS-gesteuerte Thyristoren (MCTs) und Emitter-geschaltete Thyristoren (ESTs) zu nennen, da sie die große Relevanz in Bezug auf die vorliegende Erfindung besitzen.

Die 1a und 1b zeigen einen Schnitt durch eine MCT-Struktur, wobei der in 1a dargestellte MCT über eine so genannte DMOS-Struktur mit planarem Gate G verfügt und der MCT in 1b eine so genannte Trench-Struktur mit einem als Grabenelektrode ausgeführten Gate G aufweist. Beide MCTs sind dabei als n-Typ ausgebildet.

Ein im positiven Sperrbereich betriebener MCT des n-Typs wird eingeschaltet, indem eine positive Gate-Kathoden-Spannung zwischen Gate-Elektrode und Kathode angelegt wird. Es bildet sich dann eine Inversionsschicht in einem unterhalb des Gates G liegenden Oberflächenbereich des p-leitenden Basisgebiets 14, durch die Elektronen aus der dem n-leitenden Gebiet 13 und dem mit der Kathode K verbundenen Emittergebiet 11 in die n-leitende Basisschicht 15 gelangen. Dadurch wird der oben beschriebene Prozess, der zum Zünden des Thyristors führt, angestoßen.

Der MCT wird dadurch ausgeschaltet, dass eine negative Spannung Gate-Kathoden-Spannung zwischen Gate G und Kathode K angelegt wird, die eine Inversionsschicht in einem unterhalb des Gates G liegenden Oberflächenbereich des n-leitenden Halbleitergebiets 13 erzeugt. Durch diesen p-Kanal werden Löcher aus dem p-leitenden Basisgebiet 14 und dem n-leitenden Basisgebiet 15 in das an die Kathode K angrenzende Halbleitergebiet 12 und damit zur Kathode K abgeführt. Dadurch werden Ladungsträger aus dem Gebiet 14 ausgeräumt, was dazu führt, dass weniger Ladungsträger aus dem n-leitenden Emitter 11 und mithin auch weniger Löcher aus dem an die Anode A angrenzenden Emitter 16 injiziert werden.

In der Folge nimmt die Konzentration der Majoritätsladungsträger in beiden Basisschichten 14 und 15 ab und der in Sperrrichtung gepolte pn-Übergang zwischen den beiden Basisschichten 14 und 15 geht in einen nicht-leitenden Zustand über, so dass der Thyristor in den positiven Sperrbereich überführt wird.

Die beschriebenen beim Ein- und Ausschalten stattfindenden Prozesse laufen bei den beiden in den 1a und 1b dargestellten MCT-Strukturen analog ab. Die in 1a gezeigte Ausführungsform mit planarem Gate G weist jedoch den Nachteil auf, dass der Widerstand im leitenden Zustand für solche Zellen sehr hoch ist, bei denen die unterhalb der Kathode K liegenden p-leitenden Wannen 12 einen großen Abstand voneinander haben.

Eine Verringerung diese Abstandes in einer schmaleren Zelle führt jedoch dazu, dass zwischen den Verarmungszonen, welche die gesperrten pn-Übergänge zwischen der kathodenseitigen, n-leitenden Emitterschicht 11 und den mit der Kathode K verbundenen p-leitenden Wannen 12 umgeben, nur ein sehr schmaler Leitfähigkeitskanal für den Thyristorstrom existiert. Mit schmalerer Zellenbreite wächst damit der sogenannte parasitäre JFET-Widerstand.

Der in 1b gezeigte, eine Trench-Struktur aufweisende MCT überwindet dieses Problem.

2 zeigt eine Weiterentwicklung des anhand der 1a und 1b beschriebenen MCTs. Sie enthält einen Schnitt durch einen Emitter-geschalteteten Thyristor, der unter der Abkürzung EST (Emitter Switched Thyristor) bekannt ist.

Der EST unterscheidet sich von dem MCT dadurch, dass er einen floatenden Emitterbereich 21 beinhaltet, der über eine laterale MOSFET-Struktur mit der Kathode K verbunden ist. Der Einschaltvorgang wird dadurch angestoßen, dass Elektronen aus dem unterhalb der Kathode K befindlichen n-leitenden Gebiet 23 und aus dem floatenden, n-leitenden Emitterbereich 21 durch Inversionskanäle in unterhalb der Gate-Elektrode G liegenden Oberflächenschichten der p-leitenden Basisschicht 22 in die n-leitende Basisschicht 25 injiziert werden.

Der gesamte Thyristorstrom fließt im eingeschalteten EST durch den n-Kanal zwischen dem floatenden Emitter 21 und der unterhalb der Kathode K liegenden n-leitenden Schicht 23, so dass er mit Hilfe der in 2 rechts dargestellten MOSFET-Struktur gesteuert werden kann.

Die Kontrolle geht jedoch verloren, wenn der parasitäre, die Schichten 23, 24, 25 und 26 beinhaltenden Thyristor zündet.

Die bislang beschriebenen integrierten Bauelemente können nicht zerstörungsfrei bidirektional betrieben werden. Die beschriebenen Thyristorstrukturen sind zwar in der Lage, Sperrspannung sowohl in Vorwärts- als auch in Rückwärtsrichtung aufzunehmen, mit der Vorwärtsrichtung existiert jedoch eine Vorzugsrichtung für den Stromfluss.

Zudem führt das Einfügen so genannter Bufferschichten zwar zu einer Verringerung der Abschaltverluste und damit der Schaltzeiten, es schränkt jedoch auch die Fähigkeit des Bauteils ein, in beide Richtungen Sperrspannung aufnehmen zu können, da die Bufferschichten ein Bauteil unsymmetrisch machen.

Einige Anwendungen in der Leistungselektronik, wie etwa Wechselstrom-Umrichter, benötigen jedoch bidirektionale Ventile. Diese Ventile werden beim gegenwärtigen Stand der Technik insbesondere für die Schaltung hoher Leistungen meist durch eine antiparallele Verschaltung unidirektionaler Bauelemente realisiert.

Mit dem so genannten Triac (Triode Alternating Current Switch) ist zwar ein integrierter Zweirichtungsthyristor bekannt, dieser lässt jedoch nur sehr begrenzte Strom- und Spannungssteilheiten zu und kann ausschließlich in Schaltungen mit niedrigen oder mittleren Leistungen eingesetzt werden.

Da für verschiedene Anwendungen, wie etwa Direktumrichter und Matrixumrichter, bidirektionale Bauteile mit geringen Durchlassverlusten, hohen Sperrspannungen und vor allem kleinen Schaltzeiten benötigt werden, ist die Schaffung solcher Bauteile gegenwärtig ein Gegenstand der Forschung, der wachsende Bedeutung erhält.

In jüngster Zeit wurden dabei verschiedentlich Möglichkeiten untersucht, neue Bauelemente mit Hilfe des Verfahrens des Silizium-Silizium-Bondings (Si-Si-Bondings) zu realisieren. Dieses Verfahren ermöglicht es, integrierte Bauteile herzustellen, deren Fertigung bislang nicht möglich war.

Insbesondere um sehr hohe Sperrspannungen über 10 kV erreichen zu können, erscheinen Strukturen mit doppeltem Gate sehr vorteilhaft, da sie es ermöglichen, Überschussladungen sehr viel schneller aus dem Basisbereich auszuräumen als Strukturen mit nur einer Gate-Elektrode.

Derartige Bauteile können mit der herkömmlichen zur Herstellung von Halbleiterbauelementen verwendeten Prozessführung mit den bekannten Implantations- und Diffusionstechniken nicht hergestellt werden, da insbesondere wegen der verschiedenen bei den einzelnen Prozessschritten benötigten Temperaturen eine bislang nicht durchführbare beidseitige Prozessierung von Silizium-Wafern notwendig wäre.

Das Verfahren des Si-Si-Bondings ermöglicht es jedoch, mehrere einseitig prozessierte Bauelemente miteinander zu verbinden und so neue Bauelemente zu realisieren.

Bei diesem Verfahren werden Silizium-Oberflächen derartig chemisch vorbehandelt, dass sie sich direkt ohne ein zusätzliches Fremdmedium miteinander verbinden lassen, wobei sich nahezu rein kovalente Si-Si-Bindungen erzeugen lassen. Eine Erläuterung des Bond-Verfahrens und eine Untersuchung der Eigenschaften gebondeter Halbleiterstrukturen ist beispielsweise A. Reznicek, „Elektrische und strukturelle Eigenschaften gebondeter Halbleiterstrukturen", Dissertation am Lehrstuhl für Prozesswissenschaften, TU Berlin zu entnehmen.

Man unterscheidet beim Bonding hydrophiles, hydrophobes und Ultrahochvakuum (UHV)-Bonding.

Beim hydrophilen Verbinden von Si-Oberflächen wird die natürliche Siliziumdioxidschicht der Oberflächen zunächst mit einer stark oxidierenden basischen Lösung abgeätzt, wodurch sich an der Oberfläche ein nicht-stöchiometrisches Oxid bildet, das kovalent gebundenen Wasserstoff enthält. Dieses Oxid reagiert sofort mit Wasser und bildet Silanol-Gruppen, welche die Oberfläche hydrophil machen. Die derart behandelte Oberfläche ist somit immer mit einigen Monolagen Wasser benetzt. Bringt man zwei solcher Oberflächen in sehr engen Kontakt, so haften diese aufgrund von sich an der Grenzschicht ausbildenden Wasserstoffbrückenbindungen aneinander.

Beim hydrophoben Bonding wird die natürliche Oxidschicht auf den zu verbindenden Oberflächen vollständig, üblicherweise mit Hilfe von Flusssäure, abgeätzt, so dass die Oberfläche mit kovalent gebundenem Wasserstoff bedeckt ist. Die Oberfläche ist dann hydrophob. Bringt man zwei derartige Oberflächen in Kontakt, so bilden sich HF-Brückenbindungen zwischen den Grenzflächen aus.

Bei den beiden bislang dargestellten Bond-Verfahren kommt es somit nicht sofort zur Ausbildung von kovalenten Si-Si-Bindungen. Die Oberflächen werden lediglich durch wesentlich schwächere Wasserstoffbrückenbindungen oder Van-der-Waals-Bindungen zusammengehalten. Kovalente Bindungen bilden sich erst während einer nachfolgenden Temperaturbehandlung bei Temperaturen von typischerweise über 700°C bis 800°C aus.

Das dritte bekannte Verfahren zum Verbinden von Si-Oberflächen ist das Verfahren des UHV-Bondings. Als Ausgangsmaterial für dieses Verfahren dienen hydrophile Si-Wafer. Die Verunreinigung der Oberflächen mit Wasserstoff wird im UHV bei ca. 450°C thermisch desorbiert, wodurch Oberflächen mit nicht-abgesättigten Si-Bindungen entstehen. Bringt man diese Oberflächen miteinander in Kontakt, so bilden sich direkt kovalente Bindungen zwischen Si-Atomen aus.

Das UHV-Bonding hat jedoch den Nachteil, dass es sehr aufwendig und damit teuer ist und zur Zeit nur in wenigen Laboratorien durchgeführt werden kann.

Ein Beispiel für ein auf der Basis des Si-Si-Bondings hergestelltes Halbleiterbauelement ist in dem Artikel D. Detjen, T. Plum, R. W. De Doncker, "Characterization and Modeling of Bonded Hydrophobic Interfaces for High-Power BIMOS-Devices", IAS 2003 Annual Meeting, Salt Lake City, USA, 2003, dargestellt.

Es handelt sich dabei um einen MOS-abschaltbaren Thyristor (MTO) mit zwei Gates, der hergestellt werden kann, indem mehrere Leistungs-MOSFETs auf einen Si-Wafer aufgebondet werden.

In dem genannten Artikel werden dabei vor allem die Eigenschaften der Bond-Grenzfläche in Bezug auf einen Stromtransport untersucht.

Dabei ergab die Untersuchung das zunächst überraschende Ergebnis, dass der mit der Grenzfläche verknüpfte und insbesondere durch Störstellen hervorgerufene Widerstand im Falle eines bipolaren Ladungstransports wesentlich geringer ist als im Falle eines unipolaren Ladungstransports. Es zeigt sich sogar, dass der Einfluss der an der Grenzfläche befindlichen Störstellen bei bipolarem Ladungstransport vernachlässigbar gering ist.

Ausgehend von dem dargestellten Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, einen integrierten elektronischen Leistungsschalter zu schaffen, der in zwei Richtungen Strom führen und in zwei Richtungen Sperrspannung aufnehmen kann. Der Schalter soll sich ferner durch möglichst geringe Durchlassverluste und möglichst kleine Schaltzeiten auszeichnen.

Darstellung der Erfindung

Gemäß der Erfindung wird diese Aufgabe durch ein bidirektionales MOS- gesteuertes Halbleiterbauelement gelöst, das eine erste Basisschicht eines ersten Leitfähigkeitstyps mit zwei im Wesentlichen gegenüberliegenden Hauptflächen umfasst, an die jeweils eine Halbleiterschicht eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps angrenzt, welche in einem Oberflächenbereich an wenigstens eine isolierte Gate-Elektrode angrenzt und in einem weiteren Oberflächenbereich mit einer sowohl an die isolierte Gate-Elektrode als auch an eine weitere, nicht-isolierte Elektrode angrenzenden Halbleiterschicht des ersten Leitfähigkeitstyps verbunden ist, in welche mindestens eine Oberflächenschicht des zweiten Leitfähigkeitstyps eingelassen ist, die ebenfalls sowohl an die nicht-isolierte Elektrode als auch an die Gate-Elektrode angrenzt.

Mit diesem neuartigen Bauelement wird eine durch mindestens zwei Gate-Elektroden schaltbare, bidirektionale Halbleiterstruktur geschaffen, welche im bekannten Stand der Technik bei diesen Bauelementen auftretende Nachteile hoher Durchlassverluste und großer Schaltzeiten überwindet und die vorstehend genannte Aufgabe löst.

Das erfindungsgemäße Bauteil zeichnet sich dadurch aus, dass die beiden in dem Bauteil enthaltenen nicht-isolierten Elektroden jeweils mit Halbleitergebieten des ersten und des zweiten Leitfähigkeitstyps verbunden sind, so dass das Bauteil bidirektional betrieben werden kann.

Es kann dabei insbesondere in beide Richtungen Sperrspannung aufnehmen, wobei der größte Teil der Sperrspannung über der ersten, mittleren Basisschicht und einem der beiden angrenzenden pn-Übergänge abfällt.

Zudem ist das erfindungsgemäße Bauteil in der Lage, in beide Richtungen Strom zu führen, da jedes der an die nicht-isolierten Elektroden angrenzenden Halbleitergebiete als Emitter für Ladungsträger des entsprechenden Leitfähigkeitstyps geschaltet werden kann, indem die an den als Emitter geschalteten Halbleiterbereich angrenzende Halbleiterschicht des dem Leitfähigkeitstyp des Emitters entgegengesetzten Leitfähigkeitstyps bei entsprechender Polung der zugehörigen anoden- und kathodenseitigen Gate-Elektrode durch einen Inversionskanal überbrückt werden kann.

Es handelt sich bei dem erfindungsgemäßen Bauteil somit um ein bipolares Bauelement, welches durch die entsprechende Schaltung der MOS-Gates ein- und ausgeschaltet wird. Das Einschalten des Bauteils führt dabei zum Zünden einer Thyristorstruktur, mit den für Thyristoren typischen geringen Durchlassverlusten, die insbesondere aus einer Ladungsmodulation in der Basisschicht resultieren.

Ein Umpolen der beiden Gates führt zum Abschalten des erfindungsgemäßen Bauelements, wobei beide Ladungsträgersorten zu den Elektroden abgeführt werden.

Damit werden wesentlich kleinere Schaltzeiten erreicht als mit bipolaren Bauteilen, die durch ein Gate gesteuert werden. Bei diesen Bauteilen werden, wie bereits erwähnt, nur Ladungsträger eines Leitfähigkeitstyps zu einer der Elektroden abgeführt, während Ladungsträger des anderen Leitfähigkeitstyps durch Rekombination ausgeräumt werden. Dies führt zu wesentlich größeren von der Lebensdauer dieser Ladungsträger abhängenden Schaltzeiten.

In einer besonders bevorzugten Ausführungsform ist das erfindungsgemäße Bauelement spiegelsymmetrisch bezüglich eine die erste Basisschicht in gleiche Teile teilende und im Wesentlichen parallel zu den beiden gegenüberliegenden Hauptflächen der ersten Basisschicht verlaufende Ebene ausgeführt. Vollständige Parallelität ist unter Umständen nicht gegeben, wenn die an die erste Basisschicht angrenzenden Halbleiterschichten als Wannen in die Basisschicht eingebracht sind.

Damit wird ein völlig symmetrisches Bauelement geschaffen, das sich durch gleiche Eigenschaften bezügliche zweier Schaltungsrichtungen auszeichnet. Insbesondere kann in beide Richtungen eine dem Betrage nach gleiche Sperrspannung aufgenommen werden, und es kann im eingeschalteten Zustand in beide Richtungen und bei gleichen Durchlassverlusten ein Strom mit einer dem Betrage nach gleichen Stromstärke durch das Bauteil fließen.

Zur weiteren Verringerung der Durchlassverluste ist es besonders vorteilhaft, auf jeder der im Wesentlichen gegenüberliegenden Hauptflächen der ersten Basisschicht eine als Grabenelektrode ausgeführte Gate-Elektrode vorzusehen.

Die Grabenelektroden verlaufen vorzugsweise innerhalb der ersten Basisschicht, durch die angrenzenden Halbleiterschichten des zweiten und ersten Leitfähigkeitstyps und durch die in die mit einer nicht-isolierten Elektrode verbundenen Halbleiterschichten des ersten Leitfähigkeitstyps eingelassenen Halbleiterbereiche des zweiten Leitfähigkeitstyps.

Die in dieser bevorzugten Ausführungsform geschaffene Trench-Struktur eliminiert möglicherweise in anderen Ausführungsformen auftretende parasitäre JFET- Widerstände und gewährleistet somit noch geringere Durchlassverluste.

Es wurde bereits erläutert, dass die an die Elektroden angrenzenden Halbleiterschichten als Emitterschichten geschaltet werden können. Für eine besonders effektive Injektion von Ladungsträgern in den Basisbereich ist es daher besonders vorteilhaft, dass unterhalb der nicht-isolierten Elektroden befindliche Oberflächenschichten der an diese Elektroden angrenzenden Halbleiterschichten stärker dotiert sind als die übrigen Halbleitergebiete des Halbleiterbauelements.

Ein weiterer Gegenstand der vorliegenden Erfindung ist ein besonders vorteilhaftes Verfahren zum Betreiben des erfindungsgemäßen Halbleiterbauelements.

Das Verfahren zeichnet sich zunächst dadurch aus, dass eine der beiden nicht-isolierten Elektroden des Halbleiterbauelements als Anode und die andere nicht-isolierte Elektrode als Kathode geschaltet wird.

Die Bezeichnungen Anode und Kathode werden dabei in dem allgemein gebräuchlichen Sinne benutzt, dass das Anodenpotential höher liegt als das Kathodenpotential.

Jede der beiden nicht-isolierten Elektroden kann sowohl als Anode als auch als Kathode geschaltet werden, da es sich bei dem erfindungsgemäßen Bauelement um eine bidirektionale Struktur handelt.

Es ist darüber hinaus ebenfalls sehr bevorzugt, dass zum Einschalten des erfindungsgemäßen Bauelements eine positive (negative) Gate-Kathoden-Spannung zwischen dem kathodenseitigen Gate und der Kathode und eine negative (positive) Gate-Anoden-Spannung zwischen dem anodenseitigen Gate und Anode angelegt wird, falls es sich bei dem ersten Leitfähigkeitstyp um einen n(p)-Leitfähigkeitstyp handelt.

Damit entsteht in einem Oberflächenbereich der kathodenseitig an die Gate-Elektrode angrenzenden Halbleiterschichten des zweiten Leitfähigkeitstyps ein Inversionskanal, durch den Ladungsträger des ersten Leitfähigkeitstyps in die Basisschicht injiziert werden können, während in einem Oberflächenbereich der anodenseitig an die Gate-Elektrode angrenzenden Halbleiterschicht ein Inversionskanal geschaffen wird, durch den Ladungsträger des zweiten Leitfähigkeitstyps in die an die erste Basisschicht angrenzende Halbleiterschicht des zweiten Leitfähigkeitstyps injiziert werden und in die erste Basisschicht diffundieren.

Dies führt zum Zünden einer Thyristorstruktur, wie anhand einer speziellen Ausführungsform des erfindungsgemäßen Bauelements noch genauer beschrieben wird.

Beim Ausschalten des erfindungsgemäßen Bauelements werden die Gates vorzugsweise umgepolt, um Ladungsträger beider Leitfähigkeitstypen aus dem Basisbereich auszuräumen.

Der Vorgang des Ausschaltens ist somit dadurch gekennzeichnet, dass eine negative (positive) Gate-Kathoden-Spannung zwischen dem kathodenseitigen Gate und der Kathode und eine positive (negative) Gate-Anoden-Spannung zwischen dem anodenseitigen Gate und der Anode angelegt wird, falls es sich bei dem ersten Leitfähigkeitstyp um einen n (p)-Leitfähigkeitstyp handelt.

Es ist dabei sehr vorteilhaft, die beiden Gate-Elektroden beim Ausschalten zeitversetzt auf ein jeweiliges Potential zu schalten. Dies führt zu einer weiteren Reduktion der Abschaltverluste.

Aufgrund der gegenüber der Beweglichkeit von Elektronen geringeren Beweglichkeit von Löchern ist es dabei besonders vorteilhaft, das einen p-Kanal erzeugende anodenseitige Gate vor dem einen n-Kanal erzeugenden kathodenseitigen Gate auf das jeweilige Potential gegenüber der jeweiligen Elektrode zu bringen.

Im Rahmen der vorliegenden Erfindung wird ebenfalls ein Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelements geschaffen.

Das Herstellungsverfahren zeichnet sich dadurch aus, dass zwei Bestandteile des Halbleiterbauelements, die jeweils eine erste aus Silizium bestehende Halbleiterschicht eines ersten Leitfähigkeitstyps mit im Wesentlichen gegenüberliegenden ersten und zweiten Hauptflächen aufweisen, an ihren ersten Hauptflächen durch Si-Si-Bonding miteinander verbunden werden, wobei die zweiten Hauptflächen jeweils an eine Halbleiterschicht eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps angrenzen, welche mit einem Oberflächenbereich an wenigstens eine isolierte Gate-Elektrode angrenzt und in einem weiteren Oberflächenbereich mit einer sowohl an die isolierte Gate-Elektrode als auch an eine weitere, nicht-isolierte Elektrode angrenzenden Halbleiterschicht des ersten Leitfähigkeitstyps verbunden ist, in welche mindestens eine Oberflächenschicht des zweiten Leitfähigkeitstyps eingelassen ist, die ebenfalls sowohl an die nicht-isolierte Elektrode als auch an die Gate-Elektrode angrenzt.

Wie eingangs des vorliegenden Anmeldetextes bereits ausgeführt, unterscheidet man beim Si-Si-Bonding zwischen hydrophilem, hydrophobem und UHV-Bonding.

Dabei gestattet ausschließlich das UHV-Bonding eine Verbindung mit hohen Bindungsenergien und wenigen Störstellen im Bereich der Grenzfläche, ohne zusätzliches thermisches Ausheilen der Verbindung herzustellen.

Das UHV-Bonding ist jedoch sehr aufwendig und kann nur in wenigen Laboratorien durchgeführt werden.

In dem zitierten Artikel von D. Detjen et al. wird jedoch dargelegt, dass der Einfluss von Störstellen an der Grenzfläche und insbesondere die durch sie bedingten Durchlassverluste bei bipolarem Ladungstransport vernachlässigbar klein sind.

Daher ist die Qualität der Grenzfläche zwischen den verbundenen Si-Schichten für das erfindungsgemäße Halbleiterbauelement nicht von vorrangiger Bedeutung.

Es ist also möglich, ein einfaches und kostengünstiges Bonding-Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelements zu verwenden.

Als besonders zweckmäßig hat es sich dabei erwiesen, die beiden Bestandteile des Halbleiterbauelements durch hydrophobes Bonding miteinander zu verbinden.

Die vorliegende Erfindung stellt einen bidirektionalen Schalter zur Verfügung, der sich durch geringe Durchlassverluste und vor allem durch sehr kleine Schaltzeiten auszeichnet.

Das erfindungsgemäße Halbleiterbauelement eignet sich daher besonders für eine Verwendung in einem Direktumrichter.

Mit besonderem Vorteil eignet sich das erfindungsgemäße Bauteil dabei für eine Verwendung in einem Matrixumrichter, bei dem alle Eingangsphasen über eine Schaltermatrix mit allen Ausgangsphasen verbunden sind.

In einer ebenfalls bevorzugten Anwendung kann das Bauteil gleichfalls vorteilhaft in einem Stromzwischenkreisumrichter betrieben werden.

Weitere vorteilhafte Ausgestaltungen der Erfindung und mögliche Weiterentwicklungen ergeben sich aus den Unteransprüchen und der folgenden ausführlichen Beschreibung bevorzugter Ausführungsformen.

Kurze Beschreibung der Figuren
Von den Figuren zeigt
1a einen Schnitt durch eine aus dem Stand der Technik bekannte als DMOS-Struktur ausgeführte MCT- Struktur,
1b einen Schnitt durch einen aus dem Stand der Technik bekannten mit einer Trench-Struktur ausgeführten MCT,
2 einen Schnitt durch einen aus dem Stand der Technik bekannten EST,
3a einen Schnitt durch ein mit einer DMOS-Struktur ausgeführtes erfindungsgemäßes Halbleiterbauelement,
3b einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement mit Grabenelektroden,
3c einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement mit DMOS-Struktur, in dem der Ladungstransport beim Einschalten skizziert ist,
3d einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement mit Trench-Struktur, in dem der Ladungstransport beim Einschalten skizziert ist,
3e einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement mit DMOS-Struktur, in dem der Ladungstransport beim Abschalten skizziert ist,
3f einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement mit Trench-Struktur, in dem der Ladungstransport beim Abschalten skizziert ist,
4 ein Diagramm in dem der zeitliche Spannungs- und Stromstärkeverlauf beim Abschalten eines erfindungsgemäßen Halbleiterbauelements dargestellt ist,
5 einen bidirektionalen EST.
Ausführliche Beschreibung bevorzugter Ausführungen der Erfindung
Die 3a und 3b zeigen jeweils einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement, dem insbesondere die vorteilhafte Schichtstruktur des Bauelements zu entnehmen ist. Das in 3a gezeigte Bauteil verfügt dabei über eine DMOS (Double Diffused MOS)-Struktur mit planaren Gate-Elektroden G1 und G2, während 3b einen Schnitt durch ein Bauteil mit der vorteilhaften Trench (Graben)-Struktur darstellt.
Es sind in den 3a und 3b Ausführungsformen gezeigt, die eine Spiegelsymmetrie bezüglich einer Ebene besitzen, welche die aus den Schichten 31a und 31b bestehende erste Basisschicht 31 in gleiche Teile teilt und im Wesentlichen parallel zu den beiden gegenüberliegenden Hauptflächen 32a und 32b der ersten Basisschicht 31 verläuft. Bei den dargestellten Ausführungsformen fällt diese Ebene im Bereich der ersten Basisschicht 31 mit der Bondgrenzfläche 30 zusammen.
In den dargestellten Ausgestaltungen kann das Bauteil mithin so hergestellt werden, dass zwei gleichartige Bestandteile durch Bonding miteinander verbunden werden.
Es ist jedoch gleichfalls möglich, dass zumindest die Basisschichten 31a und 31b der zu verbindenden Bestandteile verschiedene Dicken aufweisen. Die in den 3a und 3b gezeigte spiegelsymmetrische Ausführungsform ist jedoch bevorzugt, wenn das Bauteil als bidirektionales Ventil eingesetzt werden soll.
Das Bauelement wird nun im Folgenden unter der Voraussetzung erläutert, dass es sich bei der ersten Basisschicht 31 um eine n-leitende Halbleiterschicht handelt. Dies soll jedoch beispielhaft und nicht einschränkend verstanden werden. Es ist selbstverständlich gleichfalls möglich, die erste Basisschicht 31 als p-leitende Halbleiterschicht auszuführen. Die folgenden Aussagen gelten dann entsprechend, wobei der Begriff n-leitend überall durch den Begriff p-leitend zu ersetzen ist.
Gemäß dem erfindungsgemäßen Aufbau einer Einheitszelle des Bauelements grenzt die n-leitende erste Basisschicht 31 im Bereich ihrer ersten Hauptfläche 32a an eine Halbleiterschicht 33a des p-Leitfähigkeitstyps. Diese grenzt an eine weitere Halbleiterschicht 34a des n-Leitfähigkeitstyps an, in die, in einem Bereich ihrer Oberfläche, eine Oberflächenschicht 34a des p-Leitfähigkeitstyps eingelassen ist. In einem weiteren Oberflächenbereich grenzt die Halbleiterschicht 34a an eine nicht-isolierte Elektrode E1. Das Halbleitergebiet 35a ist in einem Bereich seiner nicht an die Halbleiterschicht 34a angrenzenden Oberfläche ebenfalls mit der Elektrode E1 verbunden.
Die Elektrode E1 kann wahlweise als Anode A oder Kathode K betrieben werden und ist daher nicht durch eine isolierende Schicht von den Halbleitergebieten 34a und 35a getrennt.
Die Halbleitergebiete 31a, 33a, 34a und 35a grenzen in einem Bereich ihrer Oberfläche ebenfalls an die Gate-Elektrode G1 an, die durch eine in den Figuren nur teilweise dargestellte, elektrisch isolierende Oxid-Schicht von den Halbleiterschichten 31a, 33a, 34a und 35a getrennt ist. Es ergibt sich damit die typische MOS-Struktur von MOS-Gates.
Bei der in der 3b dargestellten und als Trench-Struktur bezeichneten Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist die Gate-Elektrode G1 als Grabenelektrode ausgeführt, die innerhalb der Halbleiterschicht 31a verläuft und zudem durch die Halbleitergebiete 33a, 34a und 35a begrenzt wird.
Durch diese Grabenelektrode werden sowohl die Halbleitergebiete 33a, 34a und 35a als auch die Elektrode E1 in zwei isolierte Bereiche getrennt. Es ist dabei besonders vorteilhaft, wenn sie in gleiche Bereiche getrennt werden, so dass das erfindungsgemäße Bauelement eine zweite Symmetrieebene aufweist, welche durch die beiden Gate-Elektroden G1 und G2 verläuft.
Bei der in 3a gezeigten DMOS-Ausführung verläuft eine zweite vorteilhafte Symmetrieebene durch die beiden nicht-isolierten Elektroden E1 und E2, wobei hier die Gate-Elektrode G1 durch die Elektrode E1 in zwei laterale Bereiche geteilt wird.
Bislang wurde nur die an die erste Hauptfläche 32a angrenzende Struktur der in den 3a und 3b dargestellten Halbleiterbauelemente erläutert. Anhand der Figuren und der beschriebenen Symmetrie der Bauelemente wird ersichtlich, dass die aus den Halbleiterschichten 33b, 34b und 35b, der nicht-isolierten Elektrode E2 und der Gate-Elektrode G2 aufgebaute Struktur, die im Bereich der zweiten Hauptfläche 32b der ersten Basisschicht 31 an diese angrenzt, in gleicher Weise aufgebaut ist.
Es ist zu beachten, dass die Abfolge der Halbleiterschichten zwischen den Elektroden E1 und E2 bei beiden in den 3a und 3b veranschaulichten Ausführungsformen identisch ist und die Schichten in der gleichen Weise von den Gate-Elektroden G1 und G2 überdeckt werden.
Die in der 3b dargestellte Ausführungsform mit der Trench-Struktur weist gegenüber der DMOS-Struktur mit Planaren Gates den Vorteil geringerer Durchlassverluste auf.
Der Grund hierfür ist, dass sich um die beiden Bereiche des Halbleitergebietes 35a bzw. des Halbleitergebiets 35b ausbildende Verarmungszonen den leitfähigen Bereich innerhalb der Halbleiterschicht 34a bzw. 34b zu einem unter Umständen sehr schmalen Kanal verengen kann. Infolgedessen ist der Widerstand der Halbleiterschichten 34a bzw. 34b bei der DMOS-Struktur relativ hoch; man spricht hier von einem so genannten parasitären JFET- Widerstand, dessen Auftreten durch die Trench-Struktur vermieden wird.
Das erfindungsgemäße Bauelement besitzt die vorteilhafte Eigenschaft, in zwei Richtungen sowohl Sperrspannung aufnehmen als auch in beide Richtungen Strom führen zu können.
Daher ist es möglich die Elektrode E1 als Anode A und die Elektrode E2 als Kathode K zu schalten oder die Elektrode E1 als Kathode K und die Elektrode E2 als Anode A zu betreiben.
Dabei wird hier und im Folgenden von der üblichen Bedeutung der Begriffe Anode und Kathode ausgegangen. Es wird also diejenige Elektrode als Anode bezeichnet, die auf ein höheres elektrisches Potential geschaltet ist, als eine weitere Elektrode, die als Kathode bezeichnet wird. Zieht man das Kathodenpotential vom Anodenpotential ab, so erhält man daher die positive Spannung u_AK zwischen Anode A und Kathode K.
Unabhängig davon, welche Elektrode als Anode A und welche als Kathode K geschaltet ist, befinden sich immer zwei in Sperrrichtung geschaltete pn-Übergänge zwischen den beiden Elektroden E1 und E2. Einer dieser pn-Übergänge ist dabei ein Übergang zwischen der ersten Basisschicht 31 und einer der angrenzenden Halbleiterschichten 33a und 33b.
Da hier beispielhaft davon ausgegangen werden soll, dass die erste Basisschicht 31 vom Leitfähigkeitstyp n ist, ist der Übergang im Bereich der ersten Hauptfläche 32a der ersten Basisschicht in Sperrrichtung gepolt, falls die Elektrode E1 als Kathode K geschaltet ist. Wird die Elektrode E1 als Anode A betrieben, so ist der Übergang im Bereich der zweiten Hauptfläche 32b gesperrt.
Im ausgeschalteten Zustand, also im sperrenden Zustand des Bauelements, ist es dieser gesperrte pn-Übergang, welcher die Sperrspannung aufnimmt.
Es ist dabei wünschenswert, dass die Verarmungszone, über der die Spannung abfällt, zu einem möglichst großen Teil innerhalb der ersten Basisschicht 31 liegt, um durch eine entsprechende Dimensionierung dieser Schicht sehr hohe Sperrspannungen zu ermöglichen, ohne die Steuerstruktur des Bauelements vergrößern zu müssen.
Dies wird dadurch erreicht, dass die Basisschicht 31 schwächer dotiert (n^–) ist, als die sie umgebenden Schichten 33a und 33b.
Eine typische Dotierung der n-Basis entspricht etwa einer Konzentration von Fremdatomen wie z.B. Phosphor von ca. 0¹⁴ cm^–3, während die Konzentration von Fremdatomen in den angrenzenden p-leitenden Gebieten um mindestens eine Größenordnung über diesem Wert liegt.
Um sehr hohe Sperrspannungen bis zu 10 kV aufnehmen zu können, muss die Basisschicht 31 etwa 1 mm dick sein.
In den 3c und 3d ist der Ladungstransport beim Einschaltvorgang eines erfindungsgemäßen Halbleiterbauelements veranschaulicht. Es wird dabei vorausgesetzt, dass die in den Figuren obere Elektrode E1 als Anode A geschaltet ist und die untere Elektrode E2 als Kathode K.
Die 3c verdeutlicht den Einschaltvorgang für ein in DMOS-Struktur ausgeführtes erfindungsgemäßes Halbleiterbauelement, während in 3d der Ladungstransport beim Einschalten eines in Trench-Struktur ausgeführten erfindungsgemäßen Halbleiterbauelements dargestellt ist.
Der Ladungstransport ist für beide Strukturen jedoch wegen des gleichen Schichtaufbaus prinzipiell identisch.
Beim Einschalten wird das anodenseitige Gate G1 auf ein negatives Potential geschaltet, so dass sich in einer an das Gate G1 angrenzenden Oberflächenschicht des n-dotierten Halbleitergebiets 34a ein Inversionskanal bildet. Durch diesen p-Kanal wird der in Sperrrichtung gepolte pn-Übergang zwischen der n-leitenden Schicht 34a und der p-leitenden Schicht 33a überbrückt, und Löcher werden von der mit der Anode A verbundenen p-leitenden Wanne 35a in den p-leitenden Halbleiterbereich 33a injiziert.
Die Schichten 35a und 33a bilden in dieser Situation den anodenseitigen Emitter einer konventionellen Thyristorstruktur, die neben diesen Schichten aus der Basisschicht 31, der p-leitenden Halbleitschicht 33b und dem durch die Halbleiterschicht 34b gebildeten kathodenseitigen Emitter besteht.
In dieser Schaltung stellt die p-leitende Schicht 33a damit gewissermaßen einen so genannten „floatenden Emitter" dar.
Die Thyristorstruktur ist dabei offenbar in Vorrärtsrichtung geschaltet und enthält mit dem Übergang zwischen der Basisschicht 31 und Halbleiterschicht 33b genau einen in Sperrrichtung gepolten pn-Übergang.
Das Zünden dieser Thyristorstruktur erfolgt bei dem erfindungsgemäßen Bauelement im weiteren Verlauf des Einschaltvorgangs in der gleichen Weise wie bei einem herkömmlichen MCT. Es wird eine positive Gate-Kathoden-Spannung zwischen dem kathodenseitigen Gate G2 und der Kathode K angelegt, so dass sich ein Inversionskanal in einem an die Gate-Elektrode G2 angrenzenden Teil der p-leitenden Halbleiterschicht 33b ausbildet. Durch diesen Inversionskanal werden Elektronen aus dem Emitterbereich 34b in die Basisschicht 31 injiziert.
Die erhöhte Elektronenkonzentration in der Basisschicht 31 führt wiederum dazu, dass eine erhöhte Anzahl von Löchern aus dem p-leitenden Halbleitergebiet 33a und dem mit diesem Gebiet durch einen Inversionskanal verbundenen Halbleiterbereich 35a in die Basisschicht 31 diffundiert und von dort über den in Sperrrichtung gepolten pn-Übergang in die p-leitende Schicht 33b gelangt.
Dadurch werden Elektronen schließlich aus dem stark dotierten Emitterbereich der Halbleiterschicht 34b in die Schicht 33b und die Basisschicht 31b injiziert.
Es wird somit ein für Thyristoren typischer regenerativer Kreisprozess angestoßen. Ferner kommt es, wie bei Thyristoren üblich, zu einer Ladungsmodulation im Bereich der Basisschicht 31. Dies führt zu den für Thyristoren typischen geringen Durchlassverlusten bzw. zu einem geringen Vorwärtsspannungsabfall.
Das Gate-Signal des kathodenseitigen Gates G2 kann, wie bei einem gewöhnlichen MCT, nach dem Zünden des Thyristors ausgeschaltet werden.
Im Gegensatz zu einem MCT, wird die negative Gate-Anoden-Spannung zwischen dem anodenseitigen Gate G1 und der Anode im eingeschalteten Zustand des Thyristors aufrecht erhalten, um eine leitfähige Verbindung zwischen den beiden „Emitterbereichen" 35a und 33a zu gewährleisten.
Lediglich bei sehr schwacher Dotierung des mit der Anode verbundenen n-leitenden Gebiets 34a kann es zu einem Zusammenbruch des in Sperrrichtung gepolten pn-Übergangs zwischen den Schichten 34a und 33a kommen.
Da die in den Bereich 34a gelangenden Elektronen jedoch zur Anode A hin ausgeräumt werden, wird ein Zusammenbruch dieses Übergangs im Allgemeinen nicht stattfinden.
Die Sperrung des pn-Übergangs zwischen den Schichten 34a und 33a hat auch den besonderen Vorteil, dass der Löcherstrom des Thyristors durch den p-Kanal in der n-leitenden Schicht 34a fließen muss.
Daher ist die Stromstärke des gesamten Thyristorstroms durch die an dem anodenseitigen Gate G1 anliegende Spannung steuerbar.
Somit haben die beiden Gate-Elektroden G1 und G2 im eingeschalteten Zustand des erfindungsgemäßen Halbleiterbauelements verschiedene Funktionen:
Mit Hilfe des kathodenseitigen Gates G2 lässt sich, wie bei einem herkömmlichen MCT, der Thyristor zünden, und mit Hilfe des anodenseitigen Gates G1 wird eine Verbindung zwischen dem mit der Anode A verbundenen Emitter und der eigentlichen Thyristorstruktur geschaffen.
Aus der dargelegten Funktionsweise des erfindungsgemäßen Bauelements ergibt sich, dass die mit den Elektroden E1 und E2 verbundenen Halbleitergebiete 34a, 35a, 34b und 35b als Emitter dienen. Daher ist es besonders vorteilhaft, wenn diese Gebiete stark und insbesondere stärker als die übrigen Gebiete dotiert sind. Eine typische Konzentration von Dotieratomen beträgt hier beispielsweise 10²⁰–10²¹ cm^–3.
Die Gebiete 34a und 34b werden im eingeschalteten Zustand zudem durch Inversionskanäle überbrückt, wenn sie sich auf Anodenseite befinden. In einer sehr bevorzugten Ausführungsform weisen die Gebiete 34a und 34b daher in einer nahe den Gate-Elektroden G1 und G2 liegenden Oberflächenschicht eine niedrigere Dotierung auf als in einer nahe den Elektroden E1 und E2 liegenden Oberflächenschicht. Die Gebiete 34a und 34b sind daher in den Figuren in stark dotierte n⁺-Bereiche und schwächer dotierte n-Bereiche unterteilt.
Die Konzentration von Dotieratomen in den nahe den Gate-Elektroden G1 und G2 liegenden n-Bereichen liegt typischerweise 1-2 Größenordnungen unter der Konzentration von Dotieratomen in den Emitterschichten und 1-2 Größenordnungen über der Konzentration der Dotieratome in den an die Basisschicht 31 angrenzenden Halbleiterschichten 33a und 33b.
Der Ladungstransport beim Ausschalten eines erfindungsgemäßen Halbleiterbauelements ist in den 3e und 3f wiederum für beide bislang beschriebenen Ausführungsformen veranschaulicht.
Die Polung der beiden Elektroden E1 und E2 entspricht dabei der Polung in den 3c und 3d.
Zum Ausschalten wird das anodenseitige Gate G1 bei der dargestellten Polung der Elektroden E1 und E2 auf ein höheres Potential geschaltet als die Anode und das kathodenseitige Gate, in diesem Fall also das Gate G2, auf ein tieferes Potential geschaltet als die Kathode. Damit wird also eine positive Gate-Anoden-Spannung zwischen dem anodenseitigen Gate und der Anode und eine negative Gate-Kathoden-Spannung zwischen dem kathodenseitigen Gate und der Kathode angelegt. Damit bilden sich Inversionskanäle in den Halbleiterschichten 33a und 35b.
Durch den sich in der Halbleiterschicht 33a ausbildenden n-Kanal werden Elektronen aus der Basisschicht 31 in die Schicht 34a und damit zur Anode hin ausgeräumt, während Löcher durch den sich in der Schicht 34b bildenden p-Kanal in die Schicht 35b und damit zur Kathode abgeführt werden.
Die Ladungsträgerkonzentration in der Basisschicht 31 und in der angrenzenden p-leitenden Schicht 33b nimmt damit zunehmend ab, bis der in Sperrrichtung gepolte pn-Übergang zwischen diesen Schichten in einen nicht-leitenden Zustand übergeht und der Thyristor abschaltet.
Somit werden beim Abschalten des Bauelements beide Ladungsträgersorten „aktiv" aus der Struktur abgezogen. Dies führt dazu, dass sehr kleine Schaltzeiten und sehr geringe Abschaltverluste realisiert werden können.
Bei herkömmlichen Thyristoren wird nur eine Gate-Elektrode zum Ausschalten genutzt. Damit kann auch nur eine Ladungsträgersorte „aktiv" ausgeräumt werden. Die Ladungsträger der anderen Sorte verschwinden durch Rekombination, was zu erheblich größeren Schaltzeiten und zu höheren Ausschaltverlusten führt.
Eine weitere Reduktion der Ausschaltverluste bei dem erfindungsgemäßen Bauelement kann durch ein leicht zeitversetztes Schalten der beiden Gates G1 und G2 erzielt werden. Dabei ist es besonders vorteilhaft, wenn zunächst das kathodenseitige Gate G2 auf ein negatives Potential geschaltet und das anodenseitige Gate G1 mit einer kleinen Verzögerung typischerweise in der Größenordung von einer Mikrosekunde auf ein positives Potential geschaltet wird.
Ferner wurde vorangehend erläutert, dass das kathodenseitige Gate G2 nach dem Zünden der Thyristorstruktur abgeschaltet werden kann, während das anodenseitige Gate G1 im eingeschalteten Zustand des Bauelements eingeschaltet bleiben muss. Dies bedingt jedoch eine unabhängige Ansteuerung der Gate-Elektroden G1 und G2.
Einfacher ist es daher, beide Gates G1 und G2 im eingeschalteten Zustand des Bauteils eingeschaltet zu lassen, wobei die Gate-Elektroden-Spannungen zwischen dem Gate G1 und der Elektrode E1 einerseits und dem Gate G2 und der Elektrode E2 andererseits auf einem dem Betrage nach gleichen Wert gehalten werden können.
Zum Ausschalten des Bauelements können die beiden Gate-Elektroden-Spannungen dann in einfacher Weise umgepolt werden.
Die hier dargestellte Durchführungsform des erfindungsgemäßen Verfahrens zum Betreiben des erfindungsgemäßen Halbleiterbauelements zeichnet sich dadurch aus, dass die Elektrode E1 als Anode A geschaltet wird und die Elektrode E2 als Kathode K. Da es sich bei dem Bauelement jedoch um ein bidirektionales Bauteil handelt, lassen sich die Elektroden E1 und E2 auch in entgegengesetzter Polung betreiben. Die Steuerung des symmetrischen Bauteils und die Vorgänge innerhalb des Bauteils laufen dabei in der genau gleichen Weise ab wie bei der beschriebenen Polung. Es müssen lediglich die Zusätze „1" und „2" bei den Bezugszeichen für die Elektroden und die Zusätze „a" und „b" bei den Bezugszeichen für die Halbleiterschichten vertauscht werden.
4 zeigt ein Diagramm, in welchem der zeitliche Verlauf der Stromdichte (Current Density) und der zeitliche Verlauf der Spannung (Voltage) beim Ausschalten des erfindungsgemäßen Bauelements dargestellt sind.
Bei den Verläufen handelt es sich dabei um die Ergebnisse einer Computersimulation des Bauelements, die von einem Betrieb bei einer Stromdichte von 100 A/cm² und einer Spannung u_AK von 3 kV ausgeht.
Das Abschaltsignal, also das Umpolen der beiden Gates, wurde zur Zeit Time = 200 μs angewendet bzw. durchgeführt, wobei ein hartschaltender Vorgang betrachtet wurde.
Das Diagramm zeigt, dass die Stromdichte innerhalb des Bauelements etwa 2.5 μs nach dem Umpolen der Gate-Elektroden auf den Wert 0 gesunken ist und dass das erfindungsgemäße Bauteil somit ausgesprochen schnell auf das Abschaltsignal reagiert.
Dies bestätigt die vorangehenden Ausführungen bezüglich der Vorteile des erfindungsgemäßen Halbleiterbauelements.
Insbesondere weist der Stromstärkeverlauf keinen „Tailstrom" auf, der bei Bauteilen mit nur einem Gate durch die zeitlich verzögerte Rekombination von Ladungsträgern, die nicht durch den Inversionskanal abgeführt werden, der durch die Gate-Spannung influenziert wird.
Die Abschaltenergie für ein erfindungsgemäßes Halbleiterbauelement wurde bei dem gezeigten Abschaltvorgang zu ca. 370 mJ berechnet. Dieser Wert liegt deutlich unter den entsprechenden Werten gängiger abschaltbarer Thyristoren.
Anhand des Diagramms in 4 und diesem Wert können also die vorangehend dargestellten Behauptungen untermauert werden, dass sich das erfindungsgemäße Halbleiterbauelement durch sehr geringe Schaltzeiten und äußerst geringe Abschaltverluste auszeichnet.
Es sei auch die Möglichkeit erwähnt, das erfindungsgemäße Halbleiterbauelement anhand des Dotierungsprofils für verschiedene Einsatzzwecke zu optimieren.
So können durch ein Dotierungsprofil, das eine geringe Lebensdauer von Ladungsträgern bedingt, sehr gute Schalteigenschaften bei geringen Durchlassverlusten erzielt werden, während ein Dotierungsprofil, das zu einer großen Lebensdauer von Ladungsträgern führt, sehr geringe Durchlassverluste bei guten Schalteigenschaften realisiert.
Im Rahmen der vorliegenden Erfindung wird zudem ein Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelements angegeben.
Wie eingangs des Anmeldetextes bereits erwähnt, ist es nicht möglich, Silizium-Wafer beidseitig zu prozessieren. Bei einer beidseitigen Prozessführung müssten Ober- und Unterseite gleichzeitig behandelt werden, da es die verschiedenen Temperaturen, die bei den einzelnen Prozessschritten vorliegen müssen, unmöglich machen, einen bestimmten Prozessschritt erst für die Oberseite und dann für die Unterseite durchzuführen. Ein Verfahren mit beidseitiger Prozessführung ist jedoch nicht bekannt.
Die vorliegende Erfindung nutzt daher das Verfahren des Si-Si-Bondings zur Herstellung des erfindungsgemäßen Halbleiterbauelements, um zwei einseitig prozessierte Bestandteile des Bauelements miteinander zu verbinden.
Datei ist es besonders bevorzugt, zwei gleiche Bestandteile des Bauelements so zu verbinden, dass sich die Bondgrenzfläche 30 innerhalb der Basisschicht 31 des Bauteils befindet. Dies ist insbesondere bei der Herstellung des als Trench-Struktur ausgeführten Bauelements sehr vorteilhaft, da in diesem Fall die Basisschicht 31 die einzige zusammenhängende Halbleiterschicht ist.
Zudem ist es besonders vorteilhaft, dass die Bondgrenzfläche 30 im Bereich des Bauelements mit der im Wesentlichen parallel zu den beiden Hauptflächen 32a und 32b der Basisschicht 31 verlaufenden Symmetrieebene des Bauteils zusammenfällt.
Ausgangsprodukt für das Bond-Verfahren sind dann zwei völlig gleichartige Einzelteile, die in der gleichen Weise hergestellt werden können.
Die Einzelteile werden dabei durch die herkömmlich zur Herstellung von Halbleiterstrukturen verwendeten Prozesse gefertigt. Diese schließen verschiedene Diffusions-, Implantations-, und Ätzschritte ein und sind aus dem Stand der Technik hinlänglich bekannt.
Ein Vergleich der in den 1a und 1b dargestellten MCTs mit dem erfindungsgemäßen Bauelement zeigt, dass beipielsweise zwei MCTs als Ausgangprodukte bei der Herstellung des erfindungsgemäßen Bauelements dienen können.
Die MCTs können dabei an ihren schwach dotierten n^–-Basisschichten 15 miteinander verbunden werden. Die bei den MCTs als anodenseitiger Emitter dienende p⁺-Schicht 16 muss dabei vor dem Bonding entfernt oder beim Herstellungsprozess ausgespart werden.
Das bevorzugte Verfahren zum Verbinden der beiden Bestandteile ist das eingangs bereits erläuterte Verfahren des hydrophoben Bondens.
Gegenüber dem hydrophilen Bonden hat dieses Verfahren den Vorteil, dass die zu verbindenden Oberflächen nicht mit einer Oxidschicht bedeckt sind, welche die Leitfähigkeit der Grenzfläche massiv beinträchtigen würde, und gegenüber dem UHV-Bonden weist es den Vorteil auf, dass es einfacher und preisgünstiger durchgeführt werden kann.
Vor der chemischen Behandlung der Oberflächen werden diese vorzugsweise poliert. So lassen sich zunächst Oberflächen herstellen, deren Unebenheiten im Bereich einiger Angström liegen.
Nachfolgend werden die Oberflächen mit einer Wasserstoffperoxidlösung gereinigt. Das mehrstufige Reinigungsverfahren ist unter dem Namen RCA-Reinigung bekannt und dient dazu, Fremdpartikel, sowie organische und metallische Kontaminationen zu entfernen.
Die gereinigten Oberflächen werden dann mit HF-Lösung behandelt, so dass die natürliche Siliziumdioxidschicht abgelöst und die Oberfläche mit Wasserstoff passiviert wird. Es bilden sich bei diesem Prozessschritt, wie eingangs erläutert, kovalente Wasserstoffbindungen an den Oberflächen.
Anschließend werden die zu verbindenden Oberflächen miteinander in Kontakt gebracht und es bilden sich Bindungen zwischen gegenüberliegenden Siliziumatomen aus.
Die Bindung beruht hauptsächlich auf HF-Brückenbildung und ist somit relativ schwach. Zudem ist die Grenzfläche mit Wasserstoffatomen und mit sonstigen sich während der chemischen Behandlung bildenden Ablagerungen verunreinigt.
Die chemische Vorbehandlung und das Bonden der Oberflächen werden vorzugsweise in einem Reinraum durchgeführt, um eine Kontamination der bereits gereinigten Oberflächen weitestgehend zu verhindern.
Es wurde bereits ausgeführt, dass eine thermische Nachbehandlung bei Temperaturen von über 700°C ein Ausheilen der Grenzfläche bewirken kann. Bei diesen Temperaturen werden die Si-H-Bindungen vollständig aufgebrochen und die Fremdatome diffundieren aus dem Bereich der Bond-Grenzfläche hinaus, so dass sich kovalente Bindungen bilden können.
Es besteht jedoch die Gefahr, dass derart hohe Temperaturen die bereits prozessierten Bestandteile des Bauelements zerstören. Daher wird auf eine Nachbehandlung bei hohen Temperaturen vorzugsweise verzichtet.
Es kann jedoch vorgesehen sein, eine Nachbehandlung bei niedrigeren Temperaturen durchzuführen.
So wird die Bondenergie bereits bei Temperatur von 150°C bis 300°C erhöht, da HF-Moleküle bei diesen Temperaturen an die Oberflächen von nicht-kontaktierten Bereichen gelangen können und dort Wasserstoffbrückenbindungen ausbilden.
Die Desorption von im Bereich der Grenzfläche befindlichem Wasserstoff setzt ebenfalls bereits bei 300°C ein.
Es ist gleichfalls möglich, die beiden Oberflächen durch UHV-Bonding zu verbinden.
Mit diesem Verfahren lassen sich ohne nachfolgende Behandlung bei Temperaturen von 450°C kovalente Bindungen und Grenzflächen mit sehr geringen Verunreinigungen herstellen. Das UHV-Bonden beinhaltet jedoch die bereits genannten Nachteile.
Da es sich bei dem erfindungsgemäßen Bauelement jedoch um ein bipolares Bauteil handelt, ist ein vollständiges Ausheilen der Bondgrenzfläche 30 überdies nicht erforderlich, da der Einfluss von im Bereich der Grenzfläche befindlichen Störstellen auf bipolaren Ladungstransport vernachlässigbar klein ist, wie aus dem Artikel von D. Detjen et. al. hervorgeht.
Bei unipolarem Ladungstransport führt eine Erhöhung der äußeren Spannung zwar zu einer Verringerung der Potentialbarriere im Bereich der Grenzfläche, bedingt jedoch ebenfalls eine zunehmende Besetzung der den im Bereich der Grenzfläche befindlichen Fremdatomen zugeordneten Störstellenzustände. Dies führt zu einer höheren Flächenladung im Bereich der Grenzfläche, die durch eine höhere Raumladung kompensiert werden muss und somit einen Spannungsabfall an der Grenzfläche verursacht.
Es wurde herausgefunden, dass eine Erhöhung des Stromflusses im Falle eines bipolaren Ladungstransports demgegenüber nicht zwangsläufig zu einer zunehmenden Besetzung von Störstellenzuständen führt.
Daher ist ein Ausheilen der Grenzfläche 30 zur Entfernung der Störstellen im Falle des bipolaren Ladungstransports nicht in dem Maße notwendig wie im Fall des unipolaren Ladungstransports.
Das Verfahren des Si-Si-Bondings ermöglicht neben der Herstellung des bekannten bidirektionalen GTOs und der Herstellung des besonders vorteilhaften erfindungsgemäßen Bauelements die Herstellung weiterer neuer Bauelemente.
Ein Beispiel hierfür ist ein in 5 im Schnitt dargestellter bidirektionaler EST, dessen zwei durch die Bondgrenzfläche 50 voneinander getrennte Bestandteile ebenfalls mit Hilfe des Si-Si-Bondings an der Bondgrenzfläche 50 miteinander verbunden werden können.
Dieses Bauteil verfügt ebenfalls über zwei Elektroden E1 und E2, die beide als Anode A oder Kathode K geschaltet werden können. Das spiegelsymmetrische Bauteil ist damit ebenfalls in der Lage, in zwei Richtungen Sperrspannung aufzunehmen und in zwei Richtungen Strom zu führen.
Im Gegensatz zu den in den 3a bis 3f dargestellten Ausführungen erfindungsgemäßer Halbleiterbauelemente lässt sich der in 5 gezeigte bidirektionale EST jedoch nur einseitig steuern, wie sich aus den folgenden Ausführungen ergibt.
Es wird dabei davon ausgegangen, dass der bidirektionale EST zwei n-leitende floatende Emitter 54a und 54b aufweist. In einer nicht dargestellten Ausführungsform kann das Bauteil ebenfalls floatende p-Emitter aufweisen; die Ausführungen gelten jedoch für diesen Fall entsprechend.
Im Falle floatender n-Emitter wird das bidirektionale Bauteil in 5 ausschließlich durch das kathodenseitige Gate gesteuert, während dasjenige der Gebiete 53a und 53b, das auf der Seite der Anode liegt als „konventioneller" anodenseitiger p-Emitter dient.
Die Steuerung durch das kathodenseitige Gate geschieht dabei in der Weise, die bereits eingangs dieser Anmeldung im Zusammenhang mit dem EST erläutert wurde.
Unter der Voraussetzung, dass die Elektrode E1 als Kathode K geschaltet ist, wird das Bauteil also eingeschaltet, indem das Gate G1 auf ein postives Potential geschaltet wird und sich somit ein n-Kanal in einer unterhalb des Gates G1 liegenden Oberflächenschicht des p-leitenden Gebiets 52a ausbildet, durch den Elektronen aus dem mit der Elektrode E1 verbundenen n-Emitter 55a und dem floatenden n-Emitter 54a in die n-leitende Basisschicht 51 injiziert werden. Dies führt dazu, dass der aus der Schicht 53b als anodenseitigem p-Emitter und den Schichten 51, 52a und 54a bestehende Thyristor zündet.
Der gesamte Thyristorstrom fließt dabei durch die laterale, mit Hilfe des in der 5 rechtsseitig gezeichneten Gates G1 steuerbare MOSFET-Struktur und kann somit gesteuert werden.
Die Spannung am Gate G2 hat jedoch bei der angegebenen Polung der Elektroden E1 und E2 keinen Einfluss auf die Funktion des Bauelements. Auch das Abschalten der Struktur erfolgt durch eine Umpolung bzw. durch ein Ausschalten des kathodenseitigen Gates wie beim herkömmlichen EST.
Somit erreicht der in 5 gezeigte bidirektionale EST nicht die kleinen Schaltzeiten und die geringen Abschaltverluste der anhand der 3a bis 3f dargestellten Ausführungsformen des erfindungsgemäßen Halbleiterbauelements.
Insbesondere diese Ausführungsformen eignen sich als Zweirichtungsthyristoren aufgrund ihrer hervorragenden Schalteigenschaften vor allem für einen Einsatz in Direktumrichtern, Matrixumrichtern und in Stromzwischenkreisumrichtern.
Direktumrichter gehören zur Gruppe der Wechselstromumrichter, in die Wechselstrom aus einem System eingespeist wird und mit veränderter Amplitude, Frequenz und Phase an ein anderes System abgegeben wird.
Direktumrichter zeichnen sich dadurch aus, dass Wechselstrom einer Frequenz direkt in Wechselstrom anderer Frequenz umgewandelt wird, ohne zwischendurch in Gleichstrom umgewandelt zu werden. Sie benötigen Ventile, die bidirektional arbeiten.
Sie sind daher oft aus antiparallel geschalteten unidirektionalen Bauteilen aufgebaut, wie etwa durch die hinlänglich bekannte Sechspuls-Brückenschaltung beschrieben.
Das erfindungsgemäße Halbleiterbauelement ermöglicht es, die antiparallel geschalteten unidirektionalen Ventile durch ein bidirektionales Ventil zu ersetzen.
Es ist dabei von besonderem Interesse, dass das erfindungsgemäße Bauteil sehr geringe Schaltzeiten ermöglicht und für sehr hohe Leistungen ausgelegt werden kann.
Eine besondere Ausführungsform eines Direktumrichters ist ein Matrixumrichter, bei dem zwangskommutierende bidirektionale Ventile eingesetzt werden.
Dabei ist jede Eingangsphase mit jeder Ausgangsphase über ein solches Ventil verbunden. Für einen Matrixumrichter mit drei Eingangsphasen und drei Ausgangsphasen benötigt man damit neun bidirektionale Schalter, die zudem sehr schnell geschaltet werden müssen. Diese Schalter sind heute oft aus mehreren unidirektionalen Bauelementen zusammengesetzt.
Der Einsatz des erfindungsgemäßen bidirektionalen Halbleiterbauelements in einem Matrixumrichter ermöglicht es demgegenüber, einen sehr kompakten und damit auch relativ preisgünstigen Direktumrichter für sehr hohe Leistungen zu realisieren.
Stromzwischenkreisumrichter, die auch unter der Abkürzung CSIs (Current Source Inverters) bekannt sind, dienen der Umwandlung eines Gleichstroms in einen Wechselstrom bestimmter Wellenform. Sie benötigen schnell schaltende Ventile, die in zwei Richtungen Sperrspannung aufnehmen können. Es ist dabei nicht notwendig, dass diese Ventile in zwei Richtungen Strom führen können.
Es wurde eingangs der Anmeldung bereits erwähnt, dass die Abschaltverluste und somit ebenfalls die Schaltzeiten herkömmlicher Halbleiterbauelemente durch das Einbringen von Bufferschichten verringert werden können. Damit wird jedoch auch die Fähigkeit dieser Bauelemente beeinträchtigt, in zwei Richtungen Sperrspannung aufnehmen zu können.
Da das erfindungsgemäße Halbleiterbauelement jedoch geringe Schaltzeiten und die Fähigkeit vereinigt, Sperrspannung in zwei Richtungen aufnehmen zu können, eignet es sich hervorragend für einen Einsatz in Stromzwischenkreisumrichtern.
Zusammenfassend lässt sich festhalten, dass die vorliegende Erfindung einen neuartigen, integrierten und bidirektionalen Leistungsschalter schafft, der sich durch geringe Durchlass- und Abschaltverluste auszeichnet und sehr kleine Schaltzeiten ermöglicht.

A: Anode
K: Kathode
G: Gate-Elektrode
11: Emittergebiet
12: Halbleitergebiet
13: Basisgebiet
14: Basisgebiet
15: Basisgebiet
16: Emittergebiet
21: floatendes Emittergebiet
22: Basisgebiet
23: Emittergebiet
24: Halbleitergebiet
25: Basisgebiet
26: Emittergebiet
G1: Gate-Elektrode
G2: Gate-Elektrode
E1: nicht-isolierte Elektrode
E2: nicht-isolierte Elektrode
30: Bond-Grenzfläche
31: erste Basisschicht
31a: Teil der ersten Basisschicht
31b: Teil der ersten Basisschicht
32a: erste Hauptfläche der ersten
: Basisschicht
32b: zweite Hauptfläche der ersten
: Basisschicht
33a: Halbleiterschicht
33b: Halbleiterschicht
34a: Halbleiterschicht
34b: Halbleiterschicht
35a: Halbleiterschicht
35b: Halbleiterschicht
50: Bond-Grenzfläche
51: Basisschicht
51a: Basisschicht
51b: Basisschicht
52a: Halbleiterschicht
52b: Halbleiterschicht
53a: Halbleiterschicht
53b: Halbleiterschicht
54a: floatender Emitterbereich
54b: floatender Emitterbereich
55a: Halbleitergebiet
55b: Halbleitergebiet

Claims

Bidirektionales, MOS-gesteuertes Halbleiterbauelement mit: – einer ersten Basisschicht (31) eines ersten Leitfähigkeitstyps mit zwei im Wesentlichen gegenüberliegenden Hauptflächen (32a, 32b) – an die jeweils eine Halbleiterschicht (33a, 33b) eines zweiten, dem ersten Leitfähigkeitstyp entgegegengesetzten Leitfähigkeitstyps angrenzt, – welche in einem Oberflächenbereich an wenigstens eine isolierte Gate-Elektrode (G1, G2) angrenzt – und in einem weiteren Oberflächenbereich mit einer sowohl an die isolierte Gate-Elektrode (G1, G2) als auch an eine weitere, nicht-isolierte Elektrode (E1, E2) angrenzende Halbleiterschicht (34a, 34b) des ersten Leitfähigkeitstyps verbunden ist, – in welche mindestens eine Oberflächenschicht (35a, 35b) des zweiten Leitfähigkeitstyps eingelassen ist, die ebenfalls sowohl an die nicht-isolierte Elektrode (E1, E2) als auch an die Gate-Elektrode (G1, G2) angrenzt.
Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es spiegelsymmetrisch um eine die erste Basisschicht (31) in gleiche Teile teilende und im Wesentlichen parallel zu den beiden gegenüberliegenden Hauptflächen (32a, 32b) der ersten Basisschicht (31) verlaufenden Ebene ausgeführt ist.
Halbleiterbauelement nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass die Gate-Elektroden (G1, G2) als Grabenelektroden ausgeführt sind, wobei diese innerhalb der ersten Basisschicht (31) und durch die an diese Basisschicht angrenzenden Halbleiterschichten (33a, 33b, 34a, 34b) des ersten und zweiten Leitfähigkeitstyps und durch den in die Halbleiterschichten (34a, 34b) des ersten Leitfähigkeitstyps eingelassenen Halbleiterbereiche (35a, 35b) des zweiten Leitfähigkeitstyps verlaufen.
Halbleiterbauelement nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass unterhalb der nicht-isolierten Elektroden (E1, E2) befindliche Oberflächenschichten der an die nicht-isolierten Elektroden (E1, E2) angrenzenden Halbleiterschichten (34a, 34b, 35a, 35b) stärker dotiert sind als die übrigen Halbleiterbereiche.
Verfahren zum Betreiben eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine der beiden nicht-isolierten Elektroden (E1, E2) als Anode (A) und die andere nicht-isolierte Elektrode (E1, E2) als Kathode (k) geschaltet wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass zum Einschalten des Halbleiterbauelements eine positive (negative) Gate-Anoden-Spannung zwischen dem anodenseitigen Gate (G1, G2) und der Anode (A) und eine negative (positive) Gate-Kathoden-Spannung zwischen dem kathodenseitigen Gate (G1, G2) und der Kathode angelegt wird, falls es sich bei dem ersten Leitfähigkeitstyp um einen n (p)- Leitfähigkeitstyp handelt.
Verfahren nach einem oder beiden der Ansprüche 5 und 6, dadurch gekennzeichnet, dass die Gate-Elektroden-Spannungen beim Ausschalten des Halbleiterbauelements umgepolt werden.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Gate-Elektroden-Spannungen zeitversetzt nacheinander umgepolt werden.
Verfahren zur Herstellung eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zwei Bestandteile des Halbleiterbauelements, die jeweils eine erste aus Silizium bestehende Halbleiterschicht (31a, 31b) eines ersten Leitfähigkeitstyps mit im Wesentlichen gegenüberliegenden ersten und zweiten Hauptflächen aufweisen, an ihren ersten Hauptflächen durch Si-Si-Bonding miteinander verbunden werden, wobei die zweiten Hauptflächen (32a, 32b) jeweils an eine Halbleiterschicht (33a, 33b) eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps angrenzen, welche mit einem Oberflächenbereich an wenigstens eine isolierte Gate-Elektrode (G1, G2) angrenzt und in einem weiteren Oberflächenbereich mit einer sowohl an die isolierte Gate-Elektrode (G1, G2) als auch an eine weitere, nicht-isolierte Elektrode (E1, E2) angrenzenden Halbleiterschicht (34a, 34b) des ersten Leitfähigkeitstyps verbunden ist, in welche mindestens eine Oberflächenschicht (35a, 35b) des zweiten Leitfähigkeitstyps eingelassen ist, die ebenfalls sowohl an die nicht-isolierte Elektrode (E1, E2) als auch an die Gate-Elektrode (G1, G2) angrenzt.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die beiden Bestandteile durch hydrophobes Silizium-Silizium-Bonding miteinander verbunden werden.
Verwendung eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 bis 4 in einem Direktumrichter.
Verwendung nach Anspruch 11, dadurch gekennzeichnet, dass es sich bei dem Direktumrichter um einen Matrixumrichter handelt.
Verwendung eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 bis 4 in einem Stromzwischenkreisumrichter.