DE10162565A1 - Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals. - Google Patents

Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals.

Info

Publication number
DE10162565A1
DE10162565A1 DE2001162565 DE10162565A DE10162565A1 DE 10162565 A1 DE10162565 A1 DE 10162565A1 DE 2001162565 DE2001162565 DE 2001162565 DE 10162565 A DE10162565 A DE 10162565A DE 10162565 A1 DE10162565 A1 DE 10162565A1
Authority
DE
Germany
Prior art keywords
sigma
signal
delta
delta modulator
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001162565
Other languages
German (de)
Inventor
Bjoern Jelonnek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2001162565 priority Critical patent/DE10162565A1/en
Publication of DE10162565A1 publication Critical patent/DE10162565A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011—Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

The sigma-delta converter has a delay circuit (Z) producing a time difference between the output signal y(k) and the digital input signal x(k).

Description

Die Erfindung betrifft einen Sigma-Delta-Modulator zur Wandlung von breitbandigen digitalen Eingangssignalen nach dem Oberbegriff des Anspruchs 1. The invention relates to a sigma-delta modulator Conversion of broadband digital input signals after the Preamble of claim 1.

In Digital-zu-Analog-Wandlern, wie sie zum Beispiel in digitalen Funkkommunikationssystemen eingesetzt werden, wird üblicherweise ein digitales Eingangssignal mit 2N Signalzuständen und einer festen Abtastfrequenz fa in ein analoges Signal überführt, dass im Frequenzbereich -fa/2 bis +fa/2 möglichst gut mit dem digitalen Signal übereinstimmen soll. In digital-to-analog converters, such as those used in digital radio communication systems, a digital input signal with 2 N signal states and a fixed sampling frequency f a is usually converted into an analog signal that is in the frequency range -f a / 2 to + f a / 2 should match the digital signal as well as possible.

Insbesondere bei hohen Bitbreiten N stellt die durch analoge Schaltungstechnik zu realisierende Anzahl von Signalzuständen ein wesentliches Problem dar. Aus diesem Grund wird das digitale Signal durch digitale Filter interpoliert und es werden sogenannte Sigma-Delta-Modulatoren in den Digital-zu-Analog- Wandlern eingesetzt, weche die Bitbreite des digitalen Signals bei erhöhter Abtastfrequenz deutlich reduzieren und das dadurch erhöhte Quantisierungsrauschen in bisher ungenutzte Frequenzbereiche transformieren. Besonders effizient sind hierbei Strukturen von Sigma-Delta- Modulatoren, die eine Formung des Rauschsignals durch IIR- Filter (Infinite-Impulse-Response-Filter) höherer Ordnung erzielen. In the case of high bit widths N in particular, this is due to analog Circuit technology to be realized number of signal states is a major problem. For this reason digital signal interpolated by digital filters and there will be so-called sigma-delta modulators in the digital-to-analog Used converters, change the bit width of the digital Significantly reduce the signal at an increased sampling frequency and the resulting increased quantization noise in previous transform unused frequency ranges. Especially structures of sigma-delta are efficient Modulators that shape the noise signal by IIR Higher-order filter (Infinite Impulse Response Filter) achieve.

Ein Digital-zu-Analog-Wandler unter Verwendung eines IIR-Filters als Interpolierglied und eines oder mehrerer Sigma- Delta-Modulatoren zur Umsetzung der interpolierten Signale ist beispielsweise in der US 5 786 779 beschrieben. A digital-to-analog converter using a IIR filter as an interpolating element and one or more sigma Delta modulators for the implementation of the interpolated signals is described for example in US 5 786 779.

Ein kaskadierter Sigma-Delta-Modulator für einen Digital-Analogwandler ist ferner in der DE 197 22 434 C1 aufgezeigt. Eine ausführliche Darstellung des Aufbaus und der Wirkungsweise von Sigma-Delta-Modulatoren wird in S. R. Norswothy, R. Schreier, G. Temes: "Delta-Sigma Data Converters, Theory, Design and Simulation", IEEE Press 1997, ISBN 0-7803-1045-4, gegeben. A cascaded sigma-delta modulator for one Digital-to-analog converter is also shown in DE 197 22 434 C1. A detailed description of the structure and the Mode of action of sigma-delta modulators is described in S. R. Norswothy, R. Schreier, G. Temes: "Delta-Sigma Data Converters, Theory, Design and Simulation ", IEEE Press 1997, ISBN 0-7803-1045-4, given.

Bei den Sigma-Delta-Modulatoren existieren nun zwei Ansätze, um eine Rauschformung zu erreichen:
Nach einem ersten Ansatz werden Rückkoppelschleifen höherer Ordnung eingesetzt, welche eine Reduktion auf bis zu zwei Signalzuständen erlauben (1-Bit-Signaltechnik). Jedoch ab einer Rauschformung der Ordnung 3 können diese zu möglichen Instabilitäten bei hohen Eingangssignalen führen; es treten sehr leicht Überhöhungen des Wertebereiches interner Zustandsspeicher auf. Um dem zu begegnen, werden in der Praxis ein in der Amplitude verringertes Eingangssignal sowie Zustandsspeicher mit Clipping-Eigenschaften verwendet, wodurch sich eine empirisch ermittelbare Stabilität der Schaltung erreichen lässt. With the sigma-delta modulators, two approaches now exist to achieve noise shaping:
According to a first approach, higher order feedback loops are used, which allow a reduction to up to two signal states (1-bit signal technology). However, from order 3 noise shaping, these can lead to possible instabilities with high input signals; there is a very slight increase in the value range of the internal state memory. In order to counter this, an input signal with reduced amplitude and state memories with clipping properties are used in practice, as a result of which an empirically determinable stability of the circuit can be achieved.

Nach einem zweiten Ansatz werden kaskadierte Strukturen erster und/oder zweiter Ordnung eingesetzt, die mehrstufig sind und dadurch ein stabiles Betriebsverhalten aufweisen. A second approach involves cascading structures first and / or second order used, which are multi-stage and thereby have a stable operating behavior.

Der Sigma-Delta-Modulator zur Wandlung von digitalen Eingangssignalen x(k) kann eine erste Rückkoppelschleife eines spektral geformten Ausgangssignals y(k) des Sigma- Delta-Modulators und eine zweite Rückkoppelschleife eines spektral geformten Differenzsignals e(k) aus einem intermediären Signal u(k) und dem Ausgangssignal y(k) umfassen, wobei das intermediäre Signal u(k) das Differenzsignal des Eingangssignals x(k) und dem Summensignal r(k) der ersten und zweiten Rückkoppelschleifen ist, wobei ein Quantisierer basierend auf dem intermediären Signal u(k) das Ausgangssignal y(k) bestimmt und wobei k die diskrete unabhängige Zeitvariable ist. The sigma-delta modulator for converting digital Input signals x (k) can be a first feedback loop of a spectrally shaped output signal y (k) of the sigma Delta modulator and a second feedback loop spectrally shaped difference signal e (k) from a intermediate signal u (k) and the output signal y (k) comprise, wherein the intermediate signal u (k) the Difference signal of the input signal x (k) and the sum signal r (k) is first and second feedback loops, where a Quantizer based on the intermediate signal u (k) das Output signal y (k) determined and where k is the discrete is independent time variable.

In der DE 199 37 246 A1 wurde ein kaskadierter Sigma-Delta- Modulator zum einen mit den Vorteilen der Stabilität im Betriebsverhalten und der einfacheren Realisierbarkeit eines kaskadierten Ansatzes und zum anderen mit den Vorteilen einer geringen Stufenanzahl einer Rückkoppelschleife höherer Ordnung vorgestellt. Durch das Einbringen einer zusätzlichen Logik kann die Anzahl der Signalzustände auf bis zu 2 - entsprechend 1 Bit - reduziert werden. Aufwendige Clipping- Schaltungen entfallen, ohne das die Stabilität der Schaltung gefährdet ist. Bedingt durch die Modularität der Schaltung kann eine bestehende Struktur eines Sigma-Delta-Modulators iter Ordnung durch Hinzufügen einer zusätzlichen Logik-Stufe in eine Schaltung i + 1-ter Ordnung in einfacher Weise erweitert werden. DE 199 37 246 A1 describes a cascaded sigma-delta Firstly, with the advantages of stability in the modulator Operating behavior and the easier feasibility of a cascaded approach and on the other hand with the advantages of one small number of stages of a feedback loop higher Order presented. By introducing an additional Logic can reduce the number of signal states up to 2 - correspondingly 1 bit - can be reduced. Elaborate clipping Circuits are eliminated without the stability of the circuit endangered is. Due to the modularity of the circuit can an existing structure of a sigma-delta modulator iter order by adding an additional logic level in a circuit of i + 1st order in a simple manner be expanded.

Durch die Kaskadierung mehrerer Modulatoren erster Ordnung wird in der verwendeten Zielfunktion das Quantisierungsrauschen im tiefen Frequenzbereich besonders stark bewertet. Um das Quantisierungsrauschen in den hohen Frequenzbereich zu transformieren, sind starke Schwankungen des quantisierten Signals im Zeitbereich notwendig. Die Möglichkeit hierfür ist beispielsweise bei einem zweistufiges Signal nicht gegeben und wird durch die Struktur entsprechend der DE 199 37 246 A1 unterdrückt. Als Folge hiervon wird zwar durch Kaskadierung die Rauschformung in der Ordnung erhöht, der Frequenzbereich mit einem bestimmten Signal-zu-Rauschabstand bei gegebener Messbandbreite erhöht sich aber insbesondere bei einem gewünschten relativ geringen Signal-zu-Rauschabstand nur begrenzt. By cascading several first order modulators in the objective function used Quantization noise in the low frequency range is rated particularly strongly. To the quantization noise in the high frequency range too transform, are large fluctuations of the quantized Signals in the time domain necessary. The possibility for this is for example not given for a two-stage signal and is due to the structure according to DE 199 37 246 A1 suppressed. As a result of this, though, through cascading the noise shaping increases in order, the frequency range with a certain signal-to-noise ratio for a given However, the measurement bandwidth increases in particular with one desired relatively low signal-to-noise ratio only limited.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, bei Sigma-Delta-Modulatoren oder bei der Kaskadierung von Sigma-Delta-Modulatoren die Stabilität zu erhöhen und so Sigma-Delta-Modulatoren mit höherer Nutzsignalbandbreite zu generieren. The present invention is therefore based on the object with sigma-delta modulators or with the cascading of Sigma delta modulators to increase stability and such Sigma-delta modulators with a higher useful signal bandwidth to generate.

Diese Aufgabe wird durch einen Sigma-Delta-Modulator mit den Merkmalen nach Anspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. This task is accomplished with a sigma-delta modulator Features solved according to claim 1. Configurations and Developments of the invention are the subject of the dependent claims.

Erfindungsgemäß umfasst der Sigma-Delta-Wandler Mittel zur Erzeugung eines Laufzeitunterschiedes zwischen dem Ausgangssignal y(k) und dem Eingangssignal x(k). According to the invention, the sigma-delta converter comprises means for Generation of a runtime difference between the Output signal y (k) and the input signal x (k).

Durch diesen Laufzeitunterschied zwischen x(k) und u(k) bzw. y(k) basiert das Ergebnis des Sigma-Delta-Modulators nicht ausschließlich auf dem Momentanwert von x(k), sondern es werden für die Entscheidung des Quantisierers für ein Ausgangssignal mehrere zeitlich verschobene Werte herangezogen. Dadurch ist die Entscheidung des Sigma-Delta- Modulators weniger willkürlich dem momentanen Zustand unterworfen und das Quantisierungsrauschen im Nutzband kann verringert werden. Dies führt zu einem stabileren Verhalten des Sigma-Delta-Wandlers, so dass mit steigender Stabilität auch Signale mit höherer Nutzsignalbandbreite verarbeitet werden können. This difference in transit time between x (k) and u (k) or y (k) is not based on the result of the sigma-delta modulator exclusively on the instantaneous value of x (k), but it are for the decision of the quantizer for a Output signal several values shifted over time used. This makes the decision of the sigma-delta Modulators less arbitrarily the current state subjected and the quantization noise in the useful band can be reduced. This leads to more stable behavior of the sigma-delta converter, so that with increasing stability also processes signals with a higher useful signal bandwidth can be.

In Weiterbildung der Erfindung ist mindestens ein Verzögerungsglied zur Erzeugung eines Laufzeitunterschiedes zwischen dem Ausgangssignal y(k) und dem Eingangssignal x(k) vorgesehen, wobei das mindestens eine Verzögerungsglied einen Laufzeitunterschied von der diskreten Zeitvariable k abhängigen Taktzyklen hervorruft, wobei ein Taktzyklus die Differenz zwischen zwei aufeinanderfolgenden Zeitvariablen k und k - 1 ist. Durch das Verzögerungsglied kann gesteuert werden, wie viele aufeinanderfolgende d. h. zeitlich verschobene Werte bei der Entscheidung des Quantisierers für ein Ausgangssignal einbezogen werden. Dies bedeutet, dass durch das Verzögerungsglied die zeitliche Mittelungstiefe variiert werden kann. Außerdem bleibt durch die Verwendung von Verzögerungsgliedern zur zeitlichen Verschiebung der Signale die Kausalität des Sigma-Delta-Modulators erhalten. In a further development of the invention, at least one Delay element for generating a transit time difference between the output signal y (k) and the input signal x (k) provided, the at least one delay element one Runtime difference from the discrete time variable k dependent clock cycles, one clock cycle Difference between two successive time variables k and k is 1. Can be controlled by the delay element how many consecutive d. H. chronologically shifted values in the decision of the quantizer for a Output signal to be included. This means that through the delay element varies the averaging depth over time can be. In addition, the use of Delay elements for the time shift of the signals get the causality of the sigma-delta modulator.

In der technischen Realisierung kann das mindestens eine Verzögerungsglied so angeordnet sein, dass das Eingangssignal x(k) vor Bildung des Differenzsignals aus Eingangssignal x(k) und Summensignal r(k) der ersten und zweiten Rückkoppelschleifen verzögert ist. In technical implementation, this can be at least one Delay element can be arranged so that the input signal x (k) before forming the difference signal from the input signal x (k) and sum signal r (k) of the first and second Feedback loops is delayed.

Mit Vorteil ist dem Quantisierer eine Bewertungseinheit vorgeschaltet, wobei dem Quantisierer das Ergebnissignal p(k) aus der Bewertungseinheit als Eingangssignal zugeführt ist. Aus der Sicht des Sigma-Delta-Modulators wird die Entscheidung des Quantisierers somit nicht nur auf der Grundlage eines Momentanwertes, sondern auch auf "zukünftigen" oder "vergangenen" Werten getroffen; es findet eine Mittelung benachbarter Eingangswerte statt, so dass die Entscheidung des Sigma-Delta-Modulators nicht den Spitzenwerten momentaner Zustände unterworfen ist. Die Mittelung in der Bewertungseinheit kann entsprechend der gewünschten Ausgestaltung des Sigma-Delta-Modulators geeignet gewählt werden. Die durch Mittelung geglätteten Spitzenwerte führen im spektralen Bereich zu einer Einschränkung des Quantisierungsrauschens auf einen kleineren spektralen Bereich, da durch die Mittelung die im zeitlichen Verlauf schnell veränderlichen Werte (große Frequenz) neu bewertet werden. Den Nutzsignalen steht somit spektral eine höhere Nutzbandbreite zur Verfügung, die nicht durch die spektralen Einflüsse des Quantisierungsrauschens gestört wird. Die Mittelung des Prädiktors führt also zu einer Reduzierung des Quantisierungsrauschens, da die Spitzenwerte geglättet werden, und diese Reduzierung des Quantisierungsrauschens impliziert eine höhere Nutzsignalbandbreite. Die Bewertungseinheit kann auch als Prädiktor bezeichnet werden. The quantizer is advantageously provided with an evaluation unit upstream, with the quantizer the result signal p (k) is fed from the evaluation unit as an input signal. From the point of view of the sigma-delta modulator, the Decision of the quantizer not only on the Based on an instantaneous value but also on hit "future" or "past" values; it finds an averaging of neighboring input values takes place so that the Decision of the sigma-delta modulator not the Is subject to peak values of current conditions. The Averaging in the valuation unit can be done according to the desired configuration of the sigma-delta modulator to get voted. The peak values smoothed by averaging lead to a limitation of the spectral range Quantization noise to a smaller spectral Area, because of the averaging over time rapidly changing values (high frequency) reevaluated become. The useful signals are therefore spectrally higher Usable bandwidth available that is not due to the spectral Influences of the quantization noise is disturbed. The Averaging the predictor thus leads to a reduction in the Quantization noise because the peaks are smoothed and this reduction in quantization noise implies a higher useful signal bandwidth. The Evaluation unit can also be called a predictor.

Insbesondere kann die Bewertungseinheit Eingänge für das Eingangssignal x(k), das intermediäre Signal u(k) und das Ausgangssignal y(k) und einen Ausgang für das Ergebnissignal p(k) umfassen. Durch diese Eingänge ist es möglich, den Bewertungsalgorithmus der Bewertungseinheit von allen in der Regel in einem Sigma-Delta-Modulator zur Verfügung stehenden Parametern abhängig zu machen. Diese Parameter hängen insbesondere von der spektralen Formung der Rückkoppelsignale durch Filter ab, die entsprechend der gewünschten Ausgestaltung des Sigma-Delta-Modulators gewählt werden können. Der Bewertungsalgorithmus kann auch als Prädiktionsalgorithmus bezeichnet werden. In particular, the evaluation unit can have inputs for the Input signal x (k), the intermediate signal u (k) and the Output signal y (k) and an output for the result signal include p (k). Through these inputs it is possible to Evaluation algorithm of the evaluation unit of all in the Usually available in a sigma-delta modulator To make parameters dependent. These parameters hang especially from the spectral shaping of the feedback signals through filters that match the desired Design of the sigma-delta modulator can be selected can. The evaluation algorithm can also be used as Prediction algorithm can be called.

In Weiterbildung der Erfindung bildet der Quantisierer sein Eingangssignal p(k) auf ein Ausgangssignal y(k) mit vier, vorzugsweise zwei Signalzuständen ab. Die Stabilität des erfindungsgemäßen Sigma-Delta-Modulators ist auch bei einer geringen Anzahl von Signalzuständen des Ausgangssignals erhöht. Die maximale Reduktion der Signalzustände auf nur zwei Ausgangssignalzustände führt bei den bekannten Sigma- Delta-Modulatoren besonders häufig und ausgeprägt zu Instabilitäten, so dass die maximale Reduktion der Signalzustände des Ausgangssignals somit der effektivste Anwendungsfall der vorliegenden Erfindung ist. In a further development of the invention, the quantizer is Input signal p (k) to an output signal y (k) with four, preferably two signal states. The stability of the sigma-delta modulator according to the invention is also in a small number of signal states of the output signal elevated. The maximum reduction in signal states to only in the known sigma- two output signal states Delta modulators are particularly common and pronounced Instabilities so that the maximum reduction in signal states the most effective application of the output signal present invention.

Mit besonderem Vorteil sind mindestens zwei Sigma-Delta- Modulatoren kaskadiert angeordnet, wobei mindestens eine Kaskadestufe einen Sigma-Delta-Modulator mit Bewertungseinheit bzw. Prädiktor umfasst. Die Sigma-Delta-Modulatoren der Kaskade können insbesondere derart angeordnet sein, dass in dem Sigma-Delta-Modulator der Kaskadestufe i, mit 1 ≤ i ≤ (Anzahl der Kaskadestufen minus eins), das Differenzsignal ausgekoppelt ist und in der Kaskadestufe i + 1 als Eingangssignal verwendet ist. Durch die Kaskadierung der Sigma-Delta-Modulatoren kann eine strukturbedingte ebenfalls höhere Stabilität des Sigma-Delta-Wandlers erreicht werden. Desweiteren erlauben kaskadierte Sigma-Delta-Wandler eine Erhöhung der maximalen Aussteueramplitude des Eingangssignals x(k). Neben einer erhöhten Stabilität im Betriebsverhalten führt die Kaskadierung zu einer einfacheren Realisierbarkeit, da aufgrund der Kaskadierung die Ordnung des Sigma-Delta- Modulators reduziert werden kann. Der Ausbau eines Sigma- Delta-Modulators mit i Kaskadestufen zu einem Sigma-Delta- Modulators mit i+1 Kaskadestufen, erfolgt durch einfaches erweitern um eine Kaskadestufe ohne Abänderung der Struktur vorhergehender Stufen. It is particularly advantageous to have at least two sigma-delta Modulators cascaded, with at least one Cascade level using a sigma-delta modulator Evaluation unit or predictor includes. The sigma-delta modulators the cascade can in particular be arranged such that in the sigma-delta modulator of cascade level i, with 1 ≤ i ≤ (number of cascade levels minus one), that Differential signal is coupled out and in the cascade level i + 1 as Input signal is used. By cascading the Sigma-delta modulators can also be a structural one higher stability of the sigma-delta converter can be achieved. Cascaded sigma-delta converters also allow one Increasing the maximum modulation amplitude of the input signal x (k). In addition to increased stability in operating behavior the cascading leads to an easier realization, because due to the cascading the order of the sigma-delta Modulator can be reduced. The expansion of a sigma Delta modulator with i cascade stages to a sigma-delta Modulators with i + 1 cascade steps, done by simple expand by a cascade level without changing the structure previous levels.

Die erfindungsgemäßen Sigma-Delta-Modulatoren können grundsätzlich in allen geeigneten Sigma-Delta-Wandlern eingesetzt werden. The sigma-delta modulators according to the invention can basically in all suitable sigma-delta converters be used.

Einerseits können die erfindungsgemäßen Sigma-Delta-Modulatoren zur Digital-zu-Analog Wandlung verwendet werden. In diesem Fall umfassen die Sigma-Delta-Wandler zur Digital-zu- Analog Wandlung einen wie oben beschriebenen Sigma-Delta- Modulator nach der Erfindung und nachgeschaltet einen Digital-zu-Analog Wandler. On the one hand, the inventive Sigma-delta modulators can be used for digital-to-analog conversion. In in this case, the sigma-delta converters for digital to Analog conversion of a sigma-delta as described above Modulator according to the invention and downstream one Digital-to-analog converter.

Andererseits können die erfindungsgemäßen Sigma-Delta-Modulatoren auch für die Analog-zu-Digital Wandlung eingesetzt werden. In diesem Fall umfassen die Sigma-Delta-Wandler zur Analog-zu-Digital Wandlung einen Analog-zu-Digital Wandler und diesem nachgeschaltet einen wie oben beschriebenen Sigma- Delta-Modulator nach der Erfindung. In diesem Fall kann das Laufzeitglied beispielsweise in SC-Technologie (Switched Capacitor) ausgeführt werden. On the other hand, the inventive Sigma-delta modulators are also used for analog-to-digital conversion become. In this case, the sigma-delta converters include Analog-to-digital conversion an analog-to-digital converter and downstream of this a sigma as described above Delta modulator according to the invention. In this case it can Runtime element, for example in SC technology (switched Capacitor).

Im Hinblick auf eine kostengünstige und technisch flexible Herstellungsart kann der Sigma-Delta-Wandler in CMOS-Technik (Complementary Metal-Oxide-Silicon) hergestellt sein. Dies gilt sowohl für die Digital-zu-Analog Wandlung als auch für die Analog-zu-Digital Wandlung. With regard to an inexpensive and technically flexible The sigma-delta converter can be manufactured using CMOS technology (Complementary Metal Oxide Silicone). This applies both to digital-to-analog conversion and for the analog-to-digital conversion.

Die erfindungsgemäßen Sigma-Delta-Wandler zur Digital-zu- Analog Wandlung als auch zur Analog-zu-Digital Wandlung eignen sich hervorragend zur Verwendung in einem Funkkommunikationssystem. Insbesondere wird der Sigma-Delta- Wandler zur Digital-zu-Analog Wandlung in Funkkommunikations- Sendeeinrichtungen als auch zur Analog-zu-Digital Wandlung in Funkkommunikations-Empfangseinrichtungen benutzt. The sigma-delta converters according to the invention for digital-to-digital Analog conversion as well as analog-to-digital conversion are great for use in one Radio communication system. In particular, the sigma-delta Converter for digital-to-analog conversion in radio communication Transmitters as well as for analog-to-digital conversion in Radio communication receiving devices used.

Die Erfindung wird im folgenden an Hand von Ausführungsbeispielen näher erläutert. The invention is described below with the aid of Embodiments explained in more detail.

Hierbei zeigen: Here show:

Fig. 1 einen Sigma-Delta-Modulator nach dem Stand der Technik, Fig. 1 shows a sigma-delta modulator according to the prior art,

Fig. 2 einen erfindungsgemäßen Sigma-Delta-Modulator mit Bewertungseinheit, Fig. 2 shows a Sigma-delta modulator according to the invention having evaluation unit,

Fig. 3 einen kaskadierten Sigma-Delta-Modulator nach der Erfindung, Fig. 3 a cascaded sigma-delta modulator according to the invention,

Fig. 4 ein Beispiel eines Entscheidungsalgorithmus nach dem Stand der Technik, Fig. 4 shows an example of a decision algorithm according to the prior art,

Fig. 5 ein Beispiel eines entsprechenden Entscheidungsalgorithmus nach der vorliegenden Erfindung. Fig. 5 shows an example of a corresponding decision algorithm according to the present invention.

In Fig. 1 ist der Aufbau eines Sigma-Delta-Modulators nach dem Stand der Technik dargestellt. Durch die beiden Filter 1 - H(z) und 1 - G(z) wird das Nutzsignal x(k) entsprechend der Signalübertragungsfunktion


und das Rauschen e(k) des Quantisierers Q, welches sich aus dem Differenzsignal des Ausgangssignals y(k) und des intermediären Eingangssignals u(k) des Quantisierers ergibt, entsprechend der Rauschübertragungsfunktion


spektral geformt. Das intermediäre Signal u(k) ergibt sich dabei als Differenzsignal aus dem Eingangssignals x(k) und dem rückgekoppelten Summensignal r(k) aus dem mit 1 - G(Z) geformten Nutzsignal y(k) und dem mit 1 - H(z) geformten Rauschsignal e(k) des Quantisieres Q. In Fig. 1 shows the structure of a sigma-delta modulator according to the prior art is shown. Through the two filters 1 - H (z) and 1 - G (z), the useful signal x (k) corresponds to the signal transmission function


and the noise e (k) of the quantizer Q, which results from the difference signal of the output signal y (k) and the intermediate input signal u (k) of the quantizer, in accordance with the noise transfer function


spectrally shaped. The intermediate signal u (k) results as a difference signal from the input signal x (k) and the feedback sum signal r (k) from the useful signal y (k) shaped with 1 - G (Z) and the useful signal with 1 - H (z ) shaped noise signal e (k) of the quantizer Q.

Wesentlich ist jetzt, dass die Entscheidung des Quantisierers Q auf der Grundlage des Momentanwertes des intermediären Signals u(k) und damit x(k) erfolgt. Bei höherer Ordnung des Sigma-Delta-Modulators und schlechter Wahl der Rauschübertragungsfunktion führt dies zu signifikanten Instabilitäten. It is now essential that the decision of the quantizer Q based on the instantaneous value of the intermediate Signal u (k) and thus x (k) takes place. With higher order of Sigma delta modulator and poor choice of Noise transfer function leads to significant instabilities.

Erfindungsgemäß wird nun der Entscheidungsalgorithmus der Sigma-Delta-Modulatoren durch eine Entscheidungseinheit - im folgenden als Prädiktor P bezeichnet - mit Prädiktionsalgorithmus erweitert, was in Fig. 2 ausgeführt ist. Hierbei wird das Eingangssignal x(k) um eine bestimmte Zeit verzögert, was durch das Verzögerungsglied Z dargestellt ist. Das Verzögerungsglied Z bewirkt eine v-fache Verzögerung um den Zeittakt z-1 und ist daher mit z-v symbolisiert. Das nicht verzögerte Eingangssignal x(k), sowie das zeitverzögerte intermediäre Signal u(k) und Ausgangssignal y(k) des Quantisierers Q werden dem Prädiktor P und damit dem Prädiktionsalgorithmus zugeführt, dessen Ausgangssignal p(k) die durch den Quantisierer Q angenommenen Zustände bestimmt. According to the invention, the decision algorithm of the sigma-delta modulators is now expanded by a decision unit - hereinafter referred to as predictor P - with a prediction algorithm, which is shown in FIG. 2. Here, the input signal x (k) is delayed by a certain time, which is represented by the delay element Z. The delay element Z causes a v-fold delay by the clock cycle z -1 and is therefore symbolized with z -v . The undelayed input signal x (k), as well as the time-delayed intermediate signal u (k) and output signal y (k) of the quantizer Q are fed to the predictor P and thus to the prediction algorithm, whose output signal p (k) corresponds to the states assumed by the quantizer Q. certainly.

Der Vorteil dieses Vorgehens gegenüber dem Stand der Technik ist, dass aus der Sicht des Sigma-Delta-Algorithmus die Entscheidungen des Quantisierers Q auf der Grundlage auch zukünftiger Daten getroffen werden. Die Kausalität bleibt durch das in Fig. 2 dargestellte Verzögerungsglied Z, gewährleistet. Dadurch sind die Entscheidungen weniger willkürlich dem momentanen Zustand unterworfen und das Quantisierungsrauschen im Nutzband kann verringert werden. The advantage of this procedure compared to the prior art is that, from the point of view of the sigma-delta algorithm, the decisions of the quantizer Q are also made on the basis of future data. The causality remains ensured by the delay element Z shown in FIG. 2. As a result, the decisions are less arbitrarily subjected to the current state and the quantization noise in the useful band can be reduced.

Die erfindungsgemäße Anwendung des Prädiktionsalgorithmus soll nun anhand von zwei Beispielen dargestellt werden. The use of the prediction algorithm according to the invention will now be illustrated using two examples.

In dem ersten Anwendungsfall wird von einem bekannten Sonderfall eines in Fig. 1 dargestellten Sigma-Delta-Modulators ausgegangen: G(z) = 1 und H(z) = (1 - z-1)3. Diese Wahl der Rauschübertragungsfunktion führt zu einer Fehlfunktion des konventionellen Sigma-Delta-Modulators. In the first application, a known special case of a sigma-delta modulator shown in FIG. 1 is assumed: G (z) = 1 and H (z) = (1 - z -1 ) 3 . This choice of the noise transfer function leads to a malfunction of the conventional sigma-delta modulator.

Mit v = 2 der Anzahl der verschobenen Zeittakte und 1 - H(z) = 3z-1 - 3z-2 + z-3 lassen sich folgende Prädiktionswerte berechnen:


geht so in den Entscheidungsprozeß nicht nur der aktuelle Ausgangswert des Sigma-Delta-Modulators ein, sondern vielmehr auch der Wertebereich zukünftiger Eingangssignale x(k) und Entscheidungen. Bei einem zweistufigen Ausgangssignal y(k) des Sigma-Delta-Modulators kann beispielsweise


als Grundlage für die Entscheidung genommen werden. y(k) wird so gewählt, dass y(k + 1) und y(k + 2) es in den nächsten Zeitschritten größtenteils wieder kompensieren können. Damit wird der vorher instabile Sigma-Delta-Modulator stabilisiert. Die wesentliche Modifikation des Sigma-Delta-Modulators zu dem bekannten Ansatz besteht in dem neu eingefügten Laufzeitunterschied des Eingangssignals zu dem Ausgangssignal. In dem oben betrachteten Beispiel sind dies 2 Zeittakte (v = 2). With v = 2 the number of shifted clock cycles and 1 - H (z) = 3z -1 - 3z -2 + z -3 the following prediction values can be calculated:


the decision process not only includes the current output value of the sigma-delta modulator, but also the range of values of future input signals x (k) and decisions. With a two-stage output signal y (k) of the sigma-delta modulator, for example


be used as the basis for the decision. y (k) is chosen so that y (k + 1) and y (k + 2) can largely compensate for it in the next time steps. This stabilizes the previously unstable sigma-delta modulator. The essential modification of the sigma-delta modulator to the known approach consists in the newly inserted delay time difference between the input signal and the output signal. In the example considered above, these are 2 time cycles (v = 2).

Für ≙+2(k) kann eine Rekursionsformel hergeleitet werden, die eine effiziente Implementierung ermöglicht:


For ≙ +2 (k) a recursion formula can be derived, which enables an efficient implementation:


Für ein dreistufiges Signal mit drei Signalzuständen 1, 0, -1 ist


vorteilhaft. For a three-stage signal with three signal states 1, 0, -1 is


advantageous.

Problematisch bleibt trotz Prädiktion P die maximale Aussteueramplitude des Sigma-Delta-Modulators, die bei dem oben angegebenen Beispiel bei 0.5 liegt. Aus diesem Grund wurde in der DE 199 37 246 A1 ein Sigma-Delta-Modulator mit den Vorteilen der Stabilität im Betriebsverhalten und der einfacheren Realisierbarkeit eines kaskadierten Ansatzes mit den Vorteilen einer geringen Stufenanzahl einer Rückkoppelschleife höherer Ordnung vorgestellt. Durch den in dieser Erfindungsmeldung eingebrachten Einsatz eines Prädiktionsalgorithmus in mindestens einer Kaskadenstufe treten die oben beschriebenen Schwankungen des quantisierten Signals im Zeitbereich nur in einem reduzierten Umfang auf, die Bandbreite der letzten Kaskadenstufen erweitert sich. Despite prediction P, the maximum remains problematic Modulation amplitude of the sigma-delta modulator, which at the above given example is 0.5. For this reason, in DE 199 37 246 A1 a sigma-delta modulator with the Advantages of stability in operating behavior and easier implementation of a cascaded approach with the advantages of a small number of steps Higher order feedback loop presented. By in this Invention report introduced use of a Prediction algorithm in at least one cascade level occur the above described fluctuations of the quantized signal in Time range only to a reduced extent on that The range of the last cascade levels is expanding.

In Fig. 3 wird ein konditionierter kaskadierter Sigma-Delta- Algorithmus dargestellt. Der Quantisierungsfehler eines Modulators wird dabei dem nächsten als Eingangssignal zur Verfügung gestellt. In Fig. 3 a conditioned cascaded sigma-delta algorithm is shown. The quantization error of one modulator is made available to the next as an input signal.

Im folgenden wird anhand des Anwendungsfall eines 1-Bit Ausgangssignals bei einem Sigma-Delta-Modulator dritter Ordnung die Wirkungsweise des konditionierten kaskadierten Sigma- Delta-Modulators aufgezeigt. Die im folgenden betrachtete dritte Stufe des konditionierten kaskadierten Sigma-Delta- Modulators erhält als Eingangssignal e2(k) und ist aus Stabilitätsgründen in dem in DE 199 37 246 A1 dargestellten Anwendungsbeispiel lediglich mit einem dreistufigen Sigma- Delta-Ausgangssignal verwendet worden.

The mode of operation of the conditioned cascaded sigma-delta modulator is shown below on the basis of the application of a 1-bit output signal in a third-order sigma-delta modulator. The third stage of the conditioned cascaded sigma-delta modulator considered below receives input signal e 2 (k) and, for reasons of stability, was used in the application example shown in DE 199 37 246 A1 only with a three-stage sigma-delta output signal.

Fig. 4 verdeutlicht das hierbei auftretende Problem für den in DE 199 37 246 A1 dargestellten Anwendungsfall. In Fig.4a) ist ein beispielhafter Verlauf des Eingangssignals der dritten Stufe dargestellt. Dieses Signal wird durch den im Sigma-Delta-Modulator implizit enthaltenen digitalen Integrator aufsummiert (Σke2(k) in Fig. 4b)). Man erkennt, dass große Zahlenwerte des integrierten Signals auftreten können. Idealerweise sollte jetzt das Entscheiderausgangssignal ≙3(k) diesem Verhalten entgegenwirken. Durch die Nebenbedingung, dass das Ausgangssignal y(k) zweistufig sein soll, sind aber nicht alle Zeitpunkte für einen Wechsel des Zustandes von ≙3(k) erlaubt. Als Beispiel sind in Fig. 4b) die erlaubten Umschaltzeitpunkte durch Pfeile angedeutet. Ein Pfeil nach oben deutet an, dass der Wechsel von ≙3(k) = -2 auf ≙3(k) = 0 bzw. von ≙3(k) = 0 auf ≙3(k) = 2 erlaubt ist. Dementsprechend weist ein Pfeil nach unten darauf hin, dass der Wechsel von ≙3(k) = 2 auf ≙3(k) = 0 bzw. von ≙3(k) = 0 auf ≙3(k) = -2 erlaubt ist. FIG. 4 illustrates the problem that arises here for the application case shown in DE 199 37 246 A1. In Fig. 4a), an exemplary waveform of the input signal of the third stage is shown. This signal is added up by the digital integrator implicitly contained in the sigma-delta modulator (Σ k e 2 (k) in FIG. 4b)). It can be seen that large numerical values of the integrated signal can occur. Ideally, the decision-maker output signal ≙ 3 (k) should now counteract this behavior. Due to the additional condition that the output signal y (k) should have two stages, not all times for a change of the state from ≙ 3 (k) are allowed. As an example, the permitted switching times are indicated by arrows in FIG. 4b). An arrow pointing up indicates that changing from ≙ 3 (k) = -2 to ≙ 3 (k) = 0 or from ≙ 3 (k) = 0 to ≙ 3 (k) = 2 is permitted. Accordingly, a down arrow indicates that the change from ≙ 3 (k) = 2 to ≙ 3 (k) = 0 or from ≙ 3 (k) = 0 to ≙ 3 (k) = -2 is permitted.

Fig. 4c) zeigt im Signal Σke2(k) - y2(k) das Verhalten, wenn die möglichen Schaltvorgänge günstig auftreten. Das Fehlersignal der dritten Stufe wird erkennbar abgesenkt. Im Gegensatz dazu verdeutlicht Fig. 4c) den Fall, dass der Schaltvorgang erst verzögert erlaubt ist und dadurch eine starke Überhöhung in dem Fehlersignal auftritt. Fig. 4c) shows signal Σ k e 2 (k) - y 2 (k), the behavior when the possible switching operations occur favorable. The third stage error signal is visibly lowered. In contrast to this, FIG. 4c) illustrates the case in which the switching operation is only permitted with a delay and a sharp increase in the error signal thereby occurs.

In Fig. 5 wird von dem selben Ausgangssignal der zweiten Stufe und den selben Entscheidungszeitpunkten wie in Fig. 4 ausgegangen. Der Entscheider arbeitet jetzt allerdings mit einem Prädiktionsalgorithmus:


In FIG. 5, the second stage and the same decision points as shown in Fig. 4, it is assumed that the same output signal. However, the decision maker is now working with a prediction algorithm:


Damit werden die möglichen Überhöhungen in dem Fehlersignal 1 im vornherein festgestellt und so vermieden. In Fig. 5b) und 5c) sind die Schwellen für den integrierten Fehler gestrichelt dargestellt, die überschritten werden müssen, damit ein erlaubter Schaltvorgang auch durchgeführt wird. The possible excesses in the error signal 1 are thus determined in advance and thus avoided. In Fig. 5b) and 5c) the thresholds for the integrated error are shown in dashed lines, which must be exceeded so that an allowed switching operation is also carried out.

Claims (12)

1. Sigma-Delta-Modulator zur Wandlung von digitalen Eingangssignalen x(k) umfassend
eine erste Rückkoppelschleife eines spektral geformten Ausgangssignals y(k) des Sigma-Delta-Modulators und
eine zweite Rückkoppelschleife eines spektral geformten Differenzsignals e(k) aus einem intermediären Signal u(k) und dem Ausgangssignal y(k),
wobei das intermediäre Signal u(k) das Differenzsignal des Eingangssignals x(k) und dem Summensignal r(k) der ersten und zweiten Rückkoppelschleifen ist,
wobei ein Quantisierer (Q) basierend auf dem intermediären Signal u(k) das Ausgangssignal y(k) bestimmt, wobei k die diskrete unabhängige Zeitvariable ist,
dadurch gekennzeichnet,
dass der Sigma-Delta-Wandler Mittel (Z) zur Erzeugung eines Laufzeitunterschiedes zwischen dem Ausgangssignal y(k) und dem Eingangssignal x(k) umfasst. 1. comprising a sigma-delta modulator for converting digital input signals x (k)
a first feedback loop of a spectrally shaped output signal y (k) of the sigma-delta modulator and
a second feedback loop of a spectrally shaped differential signal e (k) from an intermediate signal u (k) and the output signal y (k),
wherein the intermediate signal u (k) is the difference signal of the input signal x (k) and the sum signal r (k) of the first and second feedback loops,
a quantizer (Q) determines the output signal y (k) based on the intermediate signal u (k), where k is the discrete independent time variable,
characterized by
that the sigma-delta converter comprises means (Z) for generating a transit time difference between the output signal y (k) and the input signal x (k). 2. Sigma-Delta-Modulator nach Anspruch 1, dadurch gekennzeichnet, dass mindestens ein Verzögerungsglied (Z) zur Erzeugung eines Laufzeitunterschiedes zwischen dem Ausgangssignal y(k) und dem Eingangssignal x(k) vorgesehen ist, wobei das mindestens eine Verzögerungsglied (Z) einen Laufzeitunterschied von der diskreten Zeitvariable k abhängigen Taktzyklen hervorruft, wobei ein Taktzyklus die Differenz zwischen zwei aufeinanderfolgenden Zeitvariablen k und k - 1 ist. 2. sigma-delta modulator according to claim 1, characterized, that at least one delay element (Z) for generation a transit time difference between the output signal y (k) and the input signal x (k) is provided, the at least one delay element (Z) Runtime difference depending on the discrete time variable k Clock cycles, one clock cycle being the difference between two successive time variables k and k - 1 is. 3. Sigma-Delta-Modulator nach Anspruch 2, dadurch gekennzeichnet, dass das mindestens eine Verzögerungsglied (Z) so angeordnet ist, dass das Eingangssignal x(k) vor Bildung des Differenzsignals aus Eingangssignal x(k) und Summensignal r(k) der ersten und zweiten Rückkoppelschleifen verzögert ist. 3. sigma-delta modulator according to claim 2, characterized, that the at least one delay element (Z) so is arranged that the input signal x (k) before formation the difference signal from the input signal x (k) and Sum signal r (k) of the first and second Feedback loops is delayed. 4. Sigma-Delta-Modulator nach Anspruch 3, dadurch gekennzeichnet, dass dem Quantisierer (Q) eine Bewertungseinheit (P) vorgeschaltet ist, wobei dem Quantisierer (Q) das Ergebnissignal p(k) aus der Bewertungseinheit (P) als Eingangssignal zugeführt ist. 4. sigma-delta modulator according to claim 3, characterized, that the quantizer (Q) has an evaluation unit (P) is connected upstream, the quantizer (Q) Result signal p (k) from the evaluation unit (P) as Input signal is supplied. 5. Sigma-Delta-Modulator nach Anspruch 4, dadurch gekennzeichnet, dass die Bewertungseinheit (P) Eingänge für das Eingangssignal x(k), das intermediäre Signal u(k) und das Ausgangssignal y(k) und einen Ausgang für das Ergebnissignal p(k) umfassen. 5. sigma-delta modulator according to claim 4, characterized, that the evaluation unit (P) inputs for the Input signal x (k), the intermediate signal u (k) and the Output signal y (k) and an output for that Include result signal p (k). 6. Sigma-Delta-Modulator nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass der Quantisierer (Q) sein Eingangssignal p(k) auf ein Ausgangssignal y(k) mit vier, vorzugsweise zwei Signalzuständen abbildet. 6. sigma-delta modulator according to one of claims 4 or 5, characterized, that the quantizer (Q) has its input signal p (k) on Output signal y (k) with four, preferably two Maps signal states. 7. Sigma-Delta-Modulator nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet,
dass mindestens zwei Sigma-Delta-Modulatoren kaskadiert angeordnet sind,
wobei mindestens eine Kaskadestufe einen Sigma-Delta-Modulator mit Bewertungseinheit (P) umfasst. 7. Sigma-delta modulator according to one of claims 4 to 6, characterized in that
that at least two sigma-delta modulators are cascaded,
wherein at least one cascade stage comprises a sigma-delta modulator with evaluation unit (P). 8. Sigma-Delta-Modulator nach Anspruch 7, dadurch gekennzeichnet,
dass die Sigma-Delta-Modulatoren der Kaskade derart angeordnet sind,
dass in dem Sigma-Delta-Modulator der Kaskadestufe i, mit 1 ≤ i ≤ (Anzahl der Kaskadestufen minus eins), das Differenzsignal (e1(k), e2(k), e3(k)) ausgekoppelt ist und in der Kaskadestufe i + 1 als Eingangssignal verwendet ist. 8. Sigma-delta modulator according to claim 7, characterized in that
that the sigma-delta modulators of the cascade are arranged in such a way
that in the sigma-delta modulator of cascade level i, with 1 ≤ i ≤ (number of cascade levels minus one), the difference signal (e 1 (k), e 2 (k), e 3 (k)) is coupled out and in the cascade level i + 1 is used as an input signal. 9. Sigma-Delta-Wandler zur Digital-zu-Analog Wandlung umfassend einen Sigma-Delta-Modulator nach einem der Ansprüche 1 bis 9 und einen Digital-zu-Analog Wandler. 9. Sigma-delta converter for digital-to-analog conversion comprising a sigma-delta modulator according to one of the Claims 1 to 9 and a digital-to-analog converter. 10. Sigma-Delta-Wandler zur Analog-zu-Digital Wandlung umfassend einen Analog-zu-Digital Wandler und einen Sigma- Delta-Modulator nach einem der Ansprüche 1 bis 9. 10. Sigma-delta converter for analog-to-digital conversion comprising an analog-to-digital converter and a sigma Delta modulator according to one of claims 1 to 9. 11. Sigma-Delta-Wandler nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Sigma-Delta-Wandler in CMOS-Technik hergestellt ist. 11. Sigma-delta converter according to claim 9 or 10, characterized, that the sigma-delta converter is manufactured using CMOS technology is. 12. Verwendung eines Sigma-Delta-Modulators und/oder eines Sigma-Delta-Wandlers nach einem der vorangehenden Ansprüche in einem Funk-Kommunikationssystem. 12. Use of a sigma-delta modulator and / or one Sigma-delta converter according to one of the preceding Claims in a radio communication system.
DE2001162565 2001-12-19 2001-12-19 Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals. Ceased DE10162565A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001162565 DE10162565A1 (en) 2001-12-19 2001-12-19 Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001162565 DE10162565A1 (en) 2001-12-19 2001-12-19 Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals.

Publications (1)

Publication Number Publication Date
DE10162565A1 true DE10162565A1 (en) 2003-07-17

Family

ID=7709911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001162565 Ceased DE10162565A1 (en) 2001-12-19 2001-12-19 Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals.

Country Status (1)

Country Link
DE (1) DE10162565A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041216A1 (en) * 2006-10-04 2008-04-10 University College Cork - National University Of Ireland, Cork; A sigma-delta modulator
DE102011053121A1 (en) * 2011-08-30 2013-02-28 Imst Gmbh Delta-sigma modulator circuit for fractional-N phase-locked loop (PLL) frequency synthesizer, has feedback signal input connected with output of correction circuit, for feedback of modified output signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19851637A1 (en) * 1998-11-10 2000-05-11 Bosch Gmbh Robert Sigma-delta modulator and method for suppressing a quantization error in a sigma-delta modulator
DE19937246A1 (en) * 1999-08-06 2001-03-22 Siemens Ag Cascaded sigma-delta modulator
US6225928B1 (en) * 1999-03-10 2001-05-01 Cirrus Logic Inc. Complex bandpass modulator and method for analog-to-digital converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19851637A1 (en) * 1998-11-10 2000-05-11 Bosch Gmbh Robert Sigma-delta modulator and method for suppressing a quantization error in a sigma-delta modulator
US6225928B1 (en) * 1999-03-10 2001-05-01 Cirrus Logic Inc. Complex bandpass modulator and method for analog-to-digital converters
DE19937246A1 (en) * 1999-08-06 2001-03-22 Siemens Ag Cascaded sigma-delta modulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041216A1 (en) * 2006-10-04 2008-04-10 University College Cork - National University Of Ireland, Cork; A sigma-delta modulator
DE102011053121A1 (en) * 2011-08-30 2013-02-28 Imst Gmbh Delta-sigma modulator circuit for fractional-N phase-locked loop (PLL) frequency synthesizer, has feedback signal input connected with output of correction circuit, for feedback of modified output signal
DE102011053121B4 (en) * 2011-08-30 2016-02-04 Imst Gmbh Extended delta-sigma-tau modulator circuit for a fractional-N PLL frequency synthesizer circuit

Similar Documents

Publication Publication Date Title
DE69107059T2 (en) SIGMA DELTA MODULATOR.
DE69221526T2 (en) Sampling frequency converter
DE112005000786B4 (en) Method and system for analog-to-digital conversion using digital pulse width modulation (PWM)
EP1224739B1 (en) Sigma delta modulator
DE60212440T2 (en) BANDPASS SIGMA DELTA MODULATOR WITH ANTI-SILENCE LIFTING
DE69017129T2 (en) FREQUENCY SYNTHESIZER WITH BROKEN PART RATIO.
DE102004006995B4 (en) Digital phase-locked loop for sub-μ technologies
EP0406469B1 (en) Digital control circuit for tuning systems
DE3021012A1 (en) GENERALIZED INTERPOLATIVE METHOD FOR THE DIGITAL-ANALOG CONVERSION OF PCM SIGNALS
DE3047447C2 (en) Digital amplifier for expanding or narrowing the dynamic range of a digital input signal sent to the amplifier as required
DE69817270T2 (en) Arrangement for the generation of analog signals using analog-digital converters, especially for direct digital synthesis
DE60030950T2 (en) DIGITAL-ANALOG CONVERTER
EP0691756A1 (en) Echo canceller with analogue coarse canceller and digital fine canceller
DE60211208T2 (en) SIGMA-DELTA MODULATION
DE69212337T2 (en) Sigma-delta modulator for a digital / analog converter with a wobble signal
DE19937246B4 (en) Cascaded sigma-delta modulator
DE102005061813A1 (en) Receiver circuit for analog signal, producing digital output signal, has mixer, first and second integrators, quantizer that produces digital output signal and first and second feedback digital-to-analog converters
DE69314939T2 (en) METHOD FOR CASCADING SIGMA-DELTA MODULATORS AND A SIGMA-DELTA MODULATOR SYSTEM
DE69816455T2 (en) PROCESS CONTROL TRANSMITTER WITH ADAPTIVE ANALOG-DIGITAL CONVERTER
DE602004011581T2 (en) Method and device for removing sounds by means of switching delay, caused by DEM (comparative dynamic elements) with switching delay of the signal.
EP1456956B1 (en) Sigma-delta converter comprising noise suppression
EP1456955B1 (en) Broadband sigma-delta modulator
WO2006024317A1 (en) Sigma-delta analog-digital converter for an xdsl multistandard input stage
DE10162565A1 (en) Sigma-delta modulator converting digital signals, includes delay circuit producing time difference between output- and input signals.
DE102006054776B4 (en) Apparatus and method for sigma-delta modulation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection