DE10143764A1 - Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure - Google Patents

Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure

Info

Publication number
DE10143764A1
DE10143764A1 DE2001143764 DE10143764A DE10143764A1 DE 10143764 A1 DE10143764 A1 DE 10143764A1 DE 2001143764 DE2001143764 DE 2001143764 DE 10143764 A DE10143764 A DE 10143764A DE 10143764 A1 DE10143764 A1 DE 10143764A1
Authority
DE
Germany
Prior art keywords
memory chips
memory
carrier board
temperature
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001143764
Other languages
German (de)
Inventor
Christian Stocken
Eric Cordes
Georg Eggers
Manfred Dobler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001143764 priority Critical patent/DE10143764A1/en
Publication of DE10143764A1 publication Critical patent/DE10143764A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

During attachment, the temperature of memory components (especially micro-capacitors) of the chip, is held below that reached during soldering in a soldering oven.

Description

Die vorliegende Erfindung bezieht sich auf Verfahren zum Anbringen von Speicherchips an einer Trägerplatine zur Erzeugung eines Speichermoduls. The present invention relates to methods for Attaching memory chips to a carrier board for Generation of a memory module.

Speicherchips werden derzeit bei der Fertigung von Speichermodulen in einem Lötschritt auf das Modul, d. h. die gedruckte Schaltungsplatine desselben, aufgelötet. Dabei wird die gedruckte Schaltungsplatine durch eine Art Ofen gefahren, durch den nicht nur die gedruckte Schaltungsplatine, sondern auch alle Speicherchips gleichmäßig auf eine Temperatur von etwa 250°C aufgeheizt werden. Dadurch werden entsprechende Kontaktflächen auf der Schaltungsplatine mit zugeordneten Anschlußbereichen auf der gedruckten Schaltungsplatine verlötet. Bei zweiseitigen Modulen, bei denen auf Vorderseite und Rückseite einer Trägerstruktur Speicherchips aufgebracht werden, durchlaufen die Hälfte der Speicherchips diesen Temperaturschritt zweimal, da einmal auf der Vorderseite und das zweite Mal auf der Rückseite gelötet wird. Memory chips are currently used in the manufacture of Memory modules in one soldering step on the module, i. H. the printed circuit board of the same, soldered. The printed circuit board passed through a kind of oven, through which not only the printed circuit board, but also all memory chips evenly at a temperature of about 250 ° C to be heated. This will make appropriate Contact areas on the circuit board with associated Connection areas on the printed circuit board soldered. In the case of two-sided modules, those on the front and Back of a carrier structure memory chips applied half of the memory chips pass through it Temperature step twice, because once on the front and that second time on the back is soldered.

Durch Temperaturbehandlung können bestimmte Ausfallmechanismen auf einem Speicherbaustein aktiviert bzw. deaktiviert werden. So kann z. B. die Retentionszeit (Ladungserhaltungszeit) einer Speicherzelle unter Temperatureinwirkung größer (besser) oder kleiner (schlechter) werden bzw. konstant bleiben. Auch Kontaktinterfaces, d. h. unerwünschte Isolatorschichten, die eine elektrisch leitfähige Verbindung verhindern, können ihre Leitfähigkeit unter Temperatureinfluß ändern. By heat treatment certain Failure mechanisms activated or deactivated on a memory chip become. So z. B. the retention time (Charge retention time) of a memory cell larger under the influence of temperature (better) or smaller (worse) or constant stay. Contact interfaces, i. H. undesirable Insulator layers that have an electrically conductive connection can prevent their conductivity under the influence of temperature to change.

Vor dem Löten der Schaltungschips an das Modul werden z. B. sogenannte VRT-Tests (VRT = Various Retention Time) als Beispiel für Retentionszeittests durchgeführt. Diese Tests stellen eine Langzeitüberprüfung dar, ob die Speicherelemente, d. h. die Speicherzellen, der Speicherchips, Ladung, die auf dieselben aufgebracht wird, halten. Diese Tests werden üblicherweise bei einer erhöhten Temperatur zwischen 55°C und 75°C durchgeführt. Dabei werden Speicherchips, deren Ladungshaltevermögen unterhalb einer vorbestimmten Norm liegt, als ungenügend klassifiziert und aussortiert. Before soldering the circuit chips to the module, e.g. B. so-called VRT tests (VRT = Various Retention Time) as Example of retention time tests performed. These tests represent a long-term check whether the storage elements, i. H. the memory cells, the memory chips, charge that are on the same is applied, keep. These tests will be usually at an elevated temperature between 55 ° C and 75 ° C carried out. Memory chips, their Charge holding capacity is below a predetermined norm than insufficiently classified and sorted out.

Bei der oben genannten Vorgehensweise existiert das Problem, daß Speicherchips, deren Speicherelemente bzw. Speicherzellen den Retentionszeit-Test bestanden hatten, im fertiggestellten Modul kein ausreichendes Ladungshaltevermögen zeigen. The problem with the above procedure is that memory chips, their memory elements or memory cells had passed the retention time test in the completed one Module does not show sufficient charge holding capacity.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Anbringen von Speicherchips an einer Trägerplatine bei der Erzeugung eines Speichermoduls zu schaffen, bei dem keine beträchtliche Beeinträchtigung des Ladungshaltevermögens der Speicherelemente der Speicherchips auftritt. The object of the present invention is a Method for attaching memory chips to a To create carrier board in the creation of a memory module whom no significant impairment of the Charge holding capacity of the memory elements of the memory chips occurs.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. This object is achieved by a method according to claim 1 solved.

Die vorliegende Erfindung schafft ein Verfahren zum Anbringen von Speicherchips an einer Trägerplatine bei der Erzeugung eines Speichermoduls, bei dem die Temperatur von Speicherelementen der Speicherchips beim Anbringen der Speicherchips an der Trägerplatine unter der Temperatur gehalten wird, auf die die Speicherelemente zum Löten in einem Lötofen aufgewärmt werden. The present invention provides a method of attachment of memory chips on a carrier board during generation a memory module where the temperature of Memory elements of the memory chips when attaching the memory chips the carrier board is kept below the temperature to which the storage elements warmed up for soldering in a soldering oven become.

Die vorliegende Erfindung basiert zunächst auf der Erkenntnis, daß Retentionszeit-Tests, die vor dem Anbringen der Speicherchips an einer Trägerplatine durchgeführt wurden, nach dem Löten derselben an die Trägerplatine keine zuverlässige Aussage mehr über das Ladungshaltevermögen der Speicherchips, d. h. der Speicherelemente bzw. Speicherzellen derselben, erlauben. Vielmehr zeigte sich, daß durch den Schritt des Lötens, bei dem die Speicherchips inklusive sämtlicher Bestandteile derselben auf ca. 250°C erhitzt werden, ein Prozentsatz der Speicherchips das bereits positiv getestete Ladungshaltevermögen verliert, wobei dieser Prozentsatz im Bereich des Prozentsatzes der Speicherchips liegt, die den anfänglichen vor dem Anlöten durchgeführten Retentionszeit-Test nicht bestanden haben. Es zeigte sich somit, daß durch den beim Löten auftretenden Heizschritt der vorherige Retentionszeit-Test das Ladungserhaltungsvermögen nicht sicherstellen kann, und somit nicht garantieren kann, dass danach ein funktionierendes Modul vorliegt oder nicht. The present invention is initially based on the Recognition that retention time tests prior to attachment of the Memory chips were carried out on a carrier board, after soldering them to the carrier board, none reliable statement more about the charge holding capacity of the Memory chips, d. H. of the memory elements or memory cells the same, allow. Rather, it turned out that by the step of soldering, in which the memory chips including all Components of the same are heated to approx. 250 ° C Percentage of memory chips that already tested positive Cargo holding capacity loses, this percentage in Range of the percentage of memory chips that the initial retention time test performed before soldering have failed. It was thus shown that the the previous heating step during soldering Retention time test does not ensure charge retention can, and therefore can not guarantee that after that working module is present or not.

Der vorliegenden Erfindung liegt ferner die Erkenntnis zugrunde, daß der Verlust des Ladungshaltevermögens darin begründet ist, daß die gesamten Speicherchips inklusive der Speicherelemente, d. h. des Halbleitermaterials, üblicherweise Silizium, und der anderen verwendeten Materialien, auf die erhöhte Temperatur von ca. 250°C erwärmt werden. Durch diese erhöhte Temperatur können Fehler in den Chips erzeugt werden, da Versetzungen und Verunreinigungen im Silizium wandern können und so möglicherweise Leckpfade öffnen, die zuvor nicht vorhanden waren. Dies erklärt, warum eine Anzahl von Speicherchips, die den Retentionszeit-Test vor dem Löten derselben an die Trägerplatine bestanden haben, bei einem nach dem Anbringen durchgeführten Retentionszeit-Test denselben nicht mehr bestehen. The present invention is also based on the knowledge underlying that loss of cargo holding therein is justified that the entire memory chips including the Storage elements, d. H. of the semiconductor material, usually silicon, and the other materials used increased temperature of approx. 250 ° C. Through this elevated temperature errors can be generated in the chips because dislocations and impurities migrate in the silicon and may open leak paths that were not previously were present. This explains why a number of Memory chips that do the retention time test before soldering have existed on the carrier board, one after the Do not apply the retention time test performed exist more.

Erfindungsgemäß wird nunmehr ein solcher Temperaturschritt, bei dem die Speicherelemente auf die oben angegebene Temperatur beim Löten erwärmt werden, vermieden. Somit nimmt erfindungsgemäß der Temperaturstreß der Speicherelemente ab, indem eine solche erhöhte Temperatur für das Speichermedium, in der Regel Silizium, vermieden wird, so daß der vor dem Anbringen der Speicherchips an einer Trägerplatine durchgeführte Retentionszeit-Test aussagefähig bleibt und brauchbare Ergebnisse liefert. Durch die Verhinderung des Temperaturstresses kann nämlich vermieden werden, daß neue Leckpfade geöffnet werden und daß eine neue Verteilung der Fehlermechanismen auftritt. According to the invention, such a temperature step is now where the storage elements to the above Avoid heating the temperature during soldering. Thus takes according to the temperature stress of the storage elements by such an elevated temperature for the storage medium in which Usually silicon is avoided, so that before attaching the memory chips performed on a carrier board Retention time test remains meaningful and useful results supplies. By preventing temperature stress namely, to avoid opening new leak paths and that a new distribution of the error mechanisms occurs.

Eine erhebliche Verbesserung hinsichtlich der Zuverlässigkeit von durchgeführten Retentionszeit-Tests kann in jedem Fall dann erreicht werden, wenn die Temperatur, denen die Speicherelemente beim Anbringen der Speicherchips an der Trägerplatine ausgesetzt ist, unter der Temperatur gehalten wird, die bei dem Testverfahren verwendet wird. Eine typische bei bekannten Langzeitüberprüfungen verwendete erhöhte Temperatur beträgt beispielsweise zwischen 55°C und 75°C. A significant improvement in reliability Retention time tests performed in any case then be reached when the temperature to which the Memory elements when attaching the memory chips to the Carrier board is exposed to, is kept below the temperature used in the test procedure. A typical at known long-term checks used elevated temperature is, for example, between 55 ° C and 75 ° C.

Erfindungsgemäß kann der Speicherchip an der Trägerplatine angebracht werden, indem eine lokal begrenzte Erwärmung zum Erzeugen von Verbindungsstellen durchgeführt wird, so daß durch diese lokal begrenzte Erwärmung keine oder nur eine geringfügige Erwärmung des eigentlichen Speicherelements, d. h. des Siliziummaterials, auftritt. Eine solche lokal begrenzte Erwärmung kann vorzugsweise unter Verwendung von Laserlicht oder Ultraschall erzeugt werden. Alternativ kann zum Anbringen der Speicherchips an der Trägerplatine ein geeigneter Leitkleber verwendet werden. Daneben können Aufnahmestrukturen an der Trägerplatine vorgesehen sein, in die die Speicherchips eingerastet werden, um dieselben an der Trägerplatine anzubringen. According to the invention, the memory chip can be mounted on the carrier board be applied by localized heating to the Generating joints is performed so that due to this localized warming none or only one slight heating of the actual storage element, d. H. of the silicon material occurs. Such a locally limited Heating can preferably be done using laser light or ultrasound are generated. Alternatively to Attaching the memory chips to the carrier board is a suitable one Conductive adhesive can be used. Next to it Recording structures can be provided on the carrier board, in which the Memory chips can be snapped to the same on the Attach the carrier board.

Obwohl im folgenden auf bevorzugte Ausführungsbeispiele der vorliegenden Erfindung eingegangen wird, sei darauf hingewiesen, daß jegliche geeignete Verfahren zum Anbringen der Schaltungschips an der Platine verwendet werden können, bei denen eine erhöhte Temperatur des Speichermediums vermieden wird. Although in the following preferred embodiments of the present invention is discussed noted that any suitable method of attaching the Circuit chips can be used on the board which avoided an increased temperature of the storage medium becomes.

Bei einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden die Speicherchips "aufgeschweißt". Dabei wird der Speicherchip nur lokal an entsprechenden Anschlußbereichen desselben erhitzt, um eine elektrisch leitfähige Verbindung zu zugeordneten Anschlußbereichen auf einer Trägerplatine, in der Regel einer bedruckten Schaltungsplatine, und gleichzeitig eine mechanische Verbindung zu bewirken. Abhängig von der verwendeten Technologie kann es sich bei den lokal erhitzten Anschlußbereichen des Chips um Anschlußbeinchen oder Kontaktflächen handeln. In jedem Fall wird durch die lokale Erwärmung die Forderung nach einer niedrigen Temperatur für die übrigen Komponenten des Speicherchips und damit die in demselben angeordneten Speicherelemente erfüllt. Zur Erzeugung einer lokalen Erwärmung bzw. Erhitzung können beispielsweise Laserdioden eingesetzt werden, die industriell bereits für ein punktgenaues Schweißen eingesetzt werden. In a first preferred embodiment of the In the present invention, the memory chips are “welded on”. The memory chip is only local to the corresponding one Terminal areas of the same heated to an electrical conductive connection to assigned connection areas on a Carrier board, usually a printed one Circuit board, and at the same time to effect a mechanical connection. Depending on the technology used, the locally heated connection areas of the chip Act on connecting legs or contact surfaces. In any case, by local warming calls for low Temperature for the other components of the memory chip and thus fulfilling the storage elements arranged in the same. To generate local warming or heating For example, laser diodes are used that are industrial can already be used for precise welding.

Alternativ könnte zur Erhitzung der lokal begrenzten Bereiche Ultraschall verwendet werden. Auch hier existieren bereits Einrichtungen, die eine punktgenaue Erwärmung eines Materials ermöglichen, wobei derartige Einrichtungen industriell beispielweise für das Verschweißen von Plastiksäcken verwendet werden. Alternatively, the localized areas could be heated Ultrasound can be used. Here too already exist Facilities that allow precise heating of a material enable, such facilities industrial used for example for welding plastic bags become.

Bei einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann auf ein Erhitzen ganz verzichtet werden, wenn die Speicherchips unter Verwendung eines geeigneten Leitklebers auf die Trägerplatine aufgeklebt werden. Dieses Verfahren hat den Vorteil, daß eine thermische Belastung der Speicherchips durch eine Einkopplung von Wärme über den Leadframe (Anschlußleitungsrahmen) vermieden wird. Am bevorzugtesten ist hierbei, einen Kleber zu verwenden, der nicht ausgeheizt werden muß, so daß der Prozeß bei Raumtemperatur ablaufen kann. Wird ein Kleber verwendet, der ausgeheizt werden muß, ist darauf zu achten, daß dieser eine möglichst geringe Ausheiztemperatur aufweist. Beispielsweise existieren derzeit geeignete Kleber, deren Ausheiztemperaturen im allgemeinen unterhalb von 200°C liegen, so daß zumindest eine Reduktion des Temperaturstresses um ca. 50°C für die Speicherchips erreicht werden kann, wobei jedoch die idealste Lösung bei Verwendung eines Leitklebers ohne einen Ausheizschritt auskommt. In a further preferred embodiment of the The present invention can be dispensed with heating entirely if the memory chips using a suitable conductive adhesive are glued to the carrier board. This method has the advantage that a thermal Loading of the memory chips through a coupling of heat over the leadframe is avoided. At the most preferred is to use an adhesive that does not have to be baked out, so that the process at Room temperature can expire. If an adhesive is used that must be baked out, make sure that this one has the lowest possible baking temperature. For example Suitable adhesives currently exist and their baking temperatures are generally below 200 ° C, so that at least a reduction in temperature stress by approx. 50 ° C for the Memory chips can be achieved, however, the most ideal Solution when using a conductive adhesive without one Heating step comes out.

Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung werden die Speicherchips zum Anbringen derselben auf der Trägerplatine in vorher an derselben angebrachte Aufnahmestrukturen eingerastet. Solche Aufnahmestrukturen können beispielsweise vorher auf die Trägerplatine aufgelötete Kontaktfedern sein. Hierbei ist jedoch zu beachten, daß die Ansprüche an einen guten elektrischen Kontakt zwischen den Anschlüssen der Speicherchips und den zugeordneten Anschlußbereichen der Trägerplatine sehr hoch sind, so daß derartige Aufnahmestrukturen, beispielsweise in der Form von Kontaktfedern, präzise gearbeitet sein müssen, um den nötigen dauerhaft niedrigen Kontaktwiderstand zu gewährleisten. In another embodiment of the present Invention, the memory chips for attaching the same the carrier board in previously attached to the same Recording structures snapped into place. Such reception structures can for example previously soldered onto the carrier board Be contact springs. However, it should be noted that the Requirements for good electrical contact between the Connections of the memory chips and the assigned Connection areas of the carrier board are very high, so that such Recording structures, for example in the form of Contact springs that have to be worked precisely to achieve the necessary to ensure permanently low contact resistance.

Die vorliegende Erfindung schafft somit ein Verfahren zum Anbringen bzw. Aufbringen von Speicherchips an bzw. auf eine Trägerplatine, durch die die Ergebnisse eines vorher durchgeführten Retentionszeit-Tests nicht in Frage gestellt werden und das eine erhöhte Ausbeute hinsichtlich der fertiggestellten Speichermodule ermöglicht, wodurch die Produktionskosten gesenkt werden können. The present invention thus provides a method for Attaching or attaching memory chips to or on a Carrier board through which the results of a previously retention time tests performed are not called into question and the increased yield in terms of Completed memory modules allows, reducing production costs can be lowered.

Claims (6)

1. Verfahren zum Anbringen von Speicherchips an einer Trägerplatine bei der Erzeugung eines Speichermoduls, dadurch gekennzeichnet, daß beim Anbringen die Temperatur von Speicherelementen der Speicherchips unter der Temperatur gehalten wird, auf die Speicherelemente beim Löten in einem Lötofen aufgewärmt werden. 1. A method for attaching memory chips to a carrier board in the production of a memory module, characterized in that when attaching the temperature of memory elements of the memory chips is kept below the temperature to which the memory elements are heated during soldering in a soldering oven. 2. Verfahren nach Anspruch 1, bei dem die Speicherchips vor dem Anbringen an der Trägerplatine einem Testverfahren unterzogen werden, bei dem die Speicherelemente der Speicherchips für eine vorbestimmte Zeit auf eine vorbestimmte Temperatur erwärmt werden, wobei beim Anbringen der Speicherchips an der Trägerplatine die Temperatur der Speicherelemente der Speicherchips unter dieser Temperatur gehalten wird. 2. The method of claim 1, wherein the memory chips before the attachment to the carrier board a test procedure are subjected to, in which the memory elements of the memory chips for a predetermined time to a predetermined temperature are heated, when attaching the memory chips to the Carrier board the temperature of the memory elements of the Memory chips are kept below this temperature. 3. Verfahren nach Anspruch 1 oder 2, bei dem zum Anbringen der Speicherchips an der Trägerplatine eine lokal begrenzte Erwärmung zum Erzeugen von Verbindungsstellen bewirkt wird. 3. The method of claim 1 or 2, in which to attach the memory chips on the carrier board a locally limited Heating to produce junctions is effected. 4. Verfahren nach Anspruch 3, bei dem die lokal begrenzte Erwärmung unter Verwendung von Laserlicht oder Ultraschall bewirkt wird. 4. The method of claim 3, wherein the locally limited Heating using laser light or ultrasound is effected. 5. Verfahren nach Anspruch 1 oder 2, bei dem die Speicherchips unter Verwendung eines Leitklebers an der Trägerplatine angebracht werden. 5. The method according to claim 1 or 2, wherein the Memory chips using a conductive adhesive on the carrier board be attached. 6. Verfahren nach Anspruch 1 oder 2, bei dem die Speicherchips unter Verwendung von an der Trägerplatine vorgesehenen Aufnahmestrukturen, in die die Speicherchips eingerastet werden, an der Trägerplatine angebracht werden. 6. The method according to claim 1 or 2, wherein the Memory chips using provided on the carrier board Recording structures in which the memory chips snap into place be attached to the carrier board.
DE2001143764 2001-09-06 2001-09-06 Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure Withdrawn DE10143764A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001143764 DE10143764A1 (en) 2001-09-06 2001-09-06 Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001143764 DE10143764A1 (en) 2001-09-06 2001-09-06 Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure

Publications (1)

Publication Number Publication Date
DE10143764A1 true DE10143764A1 (en) 2003-03-27

Family

ID=7697962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001143764 Withdrawn DE10143764A1 (en) 2001-09-06 2001-09-06 Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure

Country Status (1)

Country Link
DE (1) DE10143764A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19745365A1 (en) * 1997-10-14 1999-01-21 Siemens Ag Integrated circuit holder
US5933712A (en) * 1997-03-19 1999-08-03 The Regents Of The University Of California Attachment method for stacked integrated circuit (IC) chips
DE10047963A1 (en) * 1999-09-28 2001-03-29 Sony Corp Making multilayer thin film component, assembles component units, each carrying component layers on supportive substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933712A (en) * 1997-03-19 1999-08-03 The Regents Of The University Of California Attachment method for stacked integrated circuit (IC) chips
DE19745365A1 (en) * 1997-10-14 1999-01-21 Siemens Ag Integrated circuit holder
DE10047963A1 (en) * 1999-09-28 2001-03-29 Sony Corp Making multilayer thin film component, assembles component units, each carrying component layers on supportive substrates

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HOF, M.: Klebetechniken in der Mikroelektronik. In: Feinwerktechnik & Messtechnik, 1984, Vol. 92, S. 67-69 *
Lasern, wenn's eng zugeht. In: PRONIC, H. 8, Dezember 1990 *
MOSHAMMER, A.: Um Faktor 2 besser - Warum sich keramische Chipkondensatoren für die Leitklebe- technik eignen. In: PRONIC, H. 1/2, 1991, S. 16-21 *
SATHE, S., SAMMAKIA, B., KODNANI, R., GAYNES, M.: A Study of the thermal Characteristics of a con- ductive Adhesive Chip Attach Process. In: Elec- tronic Components and Technology Conference, 1997,Proceedings, ISSN 7803-3857, S. 1182-1187 *

Similar Documents

Publication Publication Date Title
EP1032482B1 (en) Method and device for thermally bonding connecting surfaces of two substrates
DE2625383A1 (en) CIRCUIT PACKAGE WITH AT LEAST ONE INTEGRATED CIRCUIT, CONNECTING CARRIER FOR SUCH A CIRCUIT PACKAGE, METHOD FOR MANUFACTURING THE CONNECTING CARRIAGE AND METHOD FOR ASSEMBLING THE CIRCUIT PACKAGE
DE3336606A1 (en) METHOD FOR PRODUCING MICROPACK
DE2319011A1 (en) METHOD OF EECTRIC TESTING A CHIP CONNECTING CIRCUIT NETWORK ON A SUBSTRATE
DE4441905A1 (en) Semiconductor device esp. LED with increased life
DE2820403A1 (en) METHOD OF CONTACTING THE ADHESIVE ELECTRODE OF AN ELECTRICAL COMPONENT
EP0994640A2 (en) Method of making a circuit assembly
DE3616494A1 (en) INTEGRATED CIRCUIT BOX AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT BOX
DE2319287C3 (en) Method for removing excess solder from contact fingers on module substrates
EP1163825A1 (en) Method for producing circuit arrangements
DE3938152C2 (en) Method of manufacturing a semiconductor device
DE4446289C2 (en) Process for the micro connection of contact elements
DE10143764A1 (en) Attachment of memory chip to circuit board when making memory module, minimizes high temperature exposure
DE2343235B2 (en) Method for fastening and contacting electrical subminiature components on printed circuits
DE102022126374A1 (en) METHOD FOR PRODUCING A COMPONENT AND COMPONENT
DE10212742A1 (en) Wiring board contact pins soldering method for electronic device, involves irradiating laser light on solder balls on electrode pads to form fillets between pads and pedestals for soldering contact pins
DE1952499A1 (en) Method for manufacturing a semiconductor component
DE2802439A1 (en) SEMI-CONDUCTOR BASE
DE102004030383A1 (en) Bonding film and semiconductor component with bonding film and method for their production
DE102004057454A1 (en) Diode laser module and method for its production
DE4235908A1 (en) Method for soldering a semiconductor body to a carrier element
DE10355333B3 (en) Device and method for detecting overheating of a semiconductor device
DE10241045B4 (en) Method for carrying out test measurements on light-emitting components
DE3319339C2 (en)
DE10301480A1 (en) Manufacturing pins, especially for semiconducting components, involves coating pin or section of pin with separate metal coating only after final stamping out of pin from base body

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal