DE2802439A1 - SEMI-CONDUCTOR BASE - Google Patents
SEMI-CONDUCTOR BASEInfo
- Publication number
- DE2802439A1 DE2802439A1 DE19782802439 DE2802439A DE2802439A1 DE 2802439 A1 DE2802439 A1 DE 2802439A1 DE 19782802439 DE19782802439 DE 19782802439 DE 2802439 A DE2802439 A DE 2802439A DE 2802439 A1 DE2802439 A1 DE 2802439A1
- Authority
- DE
- Germany
- Prior art keywords
- base
- solder
- socket
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Connecting Device With Holders (AREA)
- Die Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
Telefon: (069)7915050Telephone: (069) 7915050
Telegramm: monopolweber münchenTelegram: monopoly weaver munich
M 64-1M 64-1
MOTOEOLA. INC.MOTOEOLA. INC.
Esst Algonquin Road
Schaumburg, 111. 60196Eat Algonquin Road
Schaumburg, 111. 60196
USAUnited States
Halbleiter-SockelSemiconductor socket
3 1/07063 1/0706
Die Erfindung betrifft allgemein die Herstellung von Halbleitereinrichtungen und bezieht sich insbesondere auf die Verbindung oder die Befestigung einer Halbleiterplatte oder eines Halbleiterplättchens mit einem Metallsockel.The invention relates generally to the manufacture of semiconductor devices and particularly relates to the connection or attachment of a semiconductor board or a semiconductor die with a metal base.
Ein wesentliches Problem bei der Herstellung von Halbleitereinrichtungen ist deren Zuverlässigkeit. Insbesondere sind in der Vergangenheit Zuverlässigkeitsprobleme bei der Lötverbindung zwischen der Halbleiterplatte oder dem Halbleiterplättchen und dem Sockel aufgetreten. Das herkömmliche Verfahren zur Anbringung einer Halbleiterplatte oder eines Halbleiterplättchens besteht darin, den Sockel auf eine ausreichende Temperatur aufzuheizen, so daß ein Lötmittel auf einem flachen Bereich des Sockels schmilzt, wonach dann ein Halbleiterplättchen auf den Sockel in das Lötmittel aufgebracht wird. Der Sockel wird dann abgekühlt, wodurch das Lötmittel sich verfestigt und das Halbleiterplättchen oder die Halbleiterplatte, mit dem Sockel fest verbindet.A significant problem in the manufacture of semiconductor devices is their reliability. In particular, there have been reliability problems with the soldered connection in the past occurred between the semiconductor plate or die and the socket. The traditional method to attach a semiconductor plate or a semiconductor wafer consists in the base on a sufficient Heat up temperature so that a solder melts on a flat area of the socket, followed by a Semiconductor die on the socket in which solder is applied. The base is then cooled, which causes the Solder solidifies and tightly bonds the die, or die, to the socket.
Die Zuverlässigkeitsprobleme werden durch eine mangelhafte Lötverbindung der oben genannten Art hervorgerufen. Da eine Halbleiterplatte und der Sockel verschiedene Wärmeausdehnungskoeffizienten haben, entsteht während einer TemperatürSchwankung der Halbleitereinrichtung eine Schubspannung. Um dieser Schubspannung standzuhalten, muß eine Mindestdicke des Lötmittels zwischen der Platte und dem Sockel vorhanden sein, damit die Spannung im Lötmittel nicht dazu führt, daß der Elastizitätsmodul des Lötmittels überschritten wird. Wenn der Elastizitätsmodul überschritten wird, so bedeutet dies, daß das Lötmittel Risse oder Sprünge bekommt. Dadurch wird die Verbindung oder die Befestigung so weit geschwächt, daß es dazu kommen kann, daß die Platte sich von dem Sockel abhebt. Durch einen Riß oder einen Sprung wird auch das Wärmeleitvermögen zwischen der Platte und dem Sockel vermindert.The reliability problems are caused by a poor solder connection of the type mentioned above. There one Semiconductor plate and the base have different coefficients of thermal expansion, occurs during a temperature fluctuation a shear stress of the semiconductor device. To this To withstand shear stress, there must be a minimum thickness of solder between the plate and the socket, so that the stress in the solder does not cause the solder's modulus of elasticity to be exceeded. if If the modulus of elasticity is exceeded, it means that the solder is cracked or cracked. This will the connection or the attachment weakened to such an extent that it may come about that the plate lifts off the base. A crack or crack also reduces the thermal conductivity between the plate and the base.
809831/070«809831/070 «
Es wird somit der spezifische Värmewiderstand erhöht. Andererseits ist der Wärmewiderstand zwischen der Platte und dem Sockel direkt proportional zu der Dicke des Lötmittels. Wenn somit die Dicke der Lötverbindung erhöht wird, um die Temperatürspannungen zu vermindern, wird auch der Wärmewiderstand zwischen der Platte und dem Sockel vergrößert.The specific heat resistance is thus increased. On the other hand, the thermal resistance between the board and the socket is directly proportional to the thickness of the solder. Thus, if the thickness of the solder joint is increased to reduce the temperature stresses, so will the Increased thermal resistance between the plate and the base.
Die Dicke der Lötverbindung ist insbesondere bei Leistungsoder Hochleistungs-Halbleitereinrichtungen von großer Bedeutung. Solche Einrichtungen werden derart ausgebildet, daß sie dazu in der Lage sind, große Mengen an elektrischer Energie aufzunehmen, die in Form von Wärme abgeführt werden muß. Deshalb ist ein geringer spezifischer Wärmewiderstand bzw. ein geringer Wärmewiderstand zwischen der Platte und dem Sockel anzustreben. Außerdem sollten diese Platten möglichst groß ausgebildet sein, um die Verteilung der Wärme zu unterstützen. Dies führt jedoch zu weiteren und größeren Schubspannungen in der Lötverbindung, und zwar im Vergleich zu der Schubspannung, welche in der Einrichtung mit der kleineren Platte entsteht. Es ist bereits versucht worden, ein verhältnismäßig hartes Lötmittel zu verwenden, welches einen hohen Elastizitätsmodul aufweist, und zwar insbesondere zur Anwendung bei Leistungseinrichtungen, so daß dadurch eine verhältnismäßig dünne Schicht an Lötmittel verwendet werden kann. Dieses harte Lötmittel hat jedoch einen verhältnismäßig hohen Goldgehalt, so daß es um etwa den dreifachen Betrag teuerer ist als ein weicheres Lötmittel, welches kein Gold enthält.The thickness of the solder joint is particularly important in power or high power semiconductor devices. Such devices are designed in such a way that they are able to use large amounts of electrical energy take up, which must be dissipated in the form of heat. Therefore, a low specific thermal resistance or to aim for a low thermal resistance between the plate and the base. Also, these panels should be where possible be made large in order to support the distribution of heat. However, this leads to further and greater shear stresses in the solder joint, compared to the shear stress in the device with the smaller Plate is created. Attempts have been made to use a relatively hard solder which has a high Has modulus of elasticity, in particular for use in power devices, so that a relatively thin layer of solder can be used. However, this hard solder is relatively high Gold content, so it is about three times more expensive than a softer solder that does not contain gold.
Weiterhin ist bei den oben geschilderten Methoden der Anbringung einer Halbleiterplatte die Dicke der Lötverbindung schwer zu steuern und zu überwachen, und es ist auch außerordentlich schwierig, die Platte parallel in bezug auf den Sockel anzuordnen. Eine leichte ΈehlanOrdnung der Platte, d. h., eine leicht gegenüber dem Sockel geneigte AnordnungFurthermore, in the above-mentioned methods of attaching a semiconductor board, the thickness of the solder joint is difficult to control and monitor, and it is also extremely difficult to arrange the board in parallel with respect to the socket. A slight alignment of the plate, ie an arrangement slightly inclined in relation to the base
809831/070«809831/070 «
der Platte führt zu verschiedenen unerwünschten Effekten. Zunächst ist festzustellen, daß der Punkt, an welchem die Platte dem Sockel am nächsten ist, zu einer hohen Spannung in dem Lötmittel führt und somit eine besondere Gefahrenstelle bildet, an welcher das Lötmittel reißen kann. Zweitens können Zwischenräume oder Hohlräume in solchen Lötmittelbereichen auftreten, in denen die Platte am weitesten von dem Sockel entfernt ist. Dies führt zu einer ungleichförmigen Lötmittelhaftung an dem Sockel. Somit entsteht eine schwache Verbindung zwischen der Platte und dem Sockel und ein entsprechend hoher Wärmewiderstand zwischen der Platte und dem Sockel. Es entstehen weiterhin heiße Stellen, welche auf der Platte in solchen Bereichen erzeugt werden, die keine gute Lötverbindung zwischen der Platte und dem Sockel haben. Dadurch wird das Wärmeleitvermögen vermindert, und die Zuverlässigkeit der Halbleitereinrichtung wird beeinträchtigt.the plate leads to various undesirable effects. First of all, it should be noted that the point at which the Plate is closest to the socket, leads to a high voltage in the solder and thus a particular hazard at which the solder can crack. Second, there can be spaces or voids in such solder areas occur in which the plate is furthest from the base. This leads to a non-uniform Solder adhesion to the socket. This creates a weak connection between the plate and the base and a correspondingly high thermal resistance between the plate and the base. There are still hot spots, which are generated on the board in those areas that do not have a good soldered connection between the board and the base. This lowers thermal conductivity and deteriorates the reliability of the semiconductor device.
Der Erfindung liegt die Aufgab e zugrunde, eine Anordnung der eingangs näher erläuterten Art zu schaffen, bei welcher die Platte oder das Plättchen in einer Halbleiteranordnung in einer besonders gleichförmigen Höhe auf dem Sockel und zugleich parallel zu dem Sockel angebracht ist.The invention is based on the task e, an arrangement of the type explained in more detail at the outset, in which the plate or the plate in a semiconductor arrangement is attached at a particularly uniform height on the base and at the same time parallel to the base.
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.The patent application in particular serves to solve this problem laid down characteristics.
Gemäß einer besonders bevorzugten Ausführungsform des Erfindungsgegenstandes ist vorgesehen, daß der Sockel einen Flattenbefestigungsbereich aufweist, welcher zur Anbringung einer Halbleitereinrichtung dient, daß in dem Plattenbefestigungsbereich Erhebungen von gleichförmiger Höhe vorgesehen sind, welche als Auflager für die Plalbleitereinrichtung dienen, so daß die Halbleitereinrichtung auf einer gleichförmigen Höhe oberhalb von und parallel zu dem Sockel zu halten ist, während die Plattenbefestigung erfolgt.According to a particularly preferred embodiment of the subject matter of the invention it is provided that the base has a flattening area which is used for mounting a semiconductor device that in the panel mounting area Elevations of uniform height are provided, which serve as supports for the terminal device, see above that the semiconductor device is at a uniform height is to be held above and parallel to the base while the panel is being attached.
809831/0706809831/0706
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß Spannungen in dem Lötmittel besonders gleichförmig verteilt sind, welches dazu verwendet wird, das Halbleiterplättchen mit dem Sockel der Anordnung zu verbinden.According to the invention, the essential advantage can be achieved that stresses are particularly evenly distributed in the solder which is used to hold the semiconductor die with to connect the base of the arrangement.
Weiterhin wird gemäß der Erfindung eine gleichförmige Tiefe des Lötmittels zwischen dem Halbleiterplättchen und dem Sockel der Anordnung gewährleistet.Furthermore, according to the invention, there is a uniform depth of solder between the semiconductor die and the socket the arrangement guaranteed.
Gemäß der Erfindung ist es somit möglich, ohne Verwendung eines Gold enthaltenden Lötmittels eine besonders zuverlässige Verbindung zwischen einem Halbleiterplättchen und einem Sockel herzustellen.According to the invention, it is thus possible to obtain a particularly reliable one without using a solder containing gold Establish connection between a semiconductor die and a socket.
Eine gemäß der Erfindung hergestellte Anordnung zeichnet sich auch durch eine besonders gute spezifische Wärmeleitfähigkeit zwischen dem Halbleiterplättchen und dem Sockel aus.An arrangement produced according to the invention is also characterized by a particularly good specific thermal conductivity between the semiconductor die and the base.
Eine gemäß der Erfindung ausgebildete Halbleiteranordnung ist dazu in der Lage, Temperaturschwankungen besonders gut auszuhalten, ohne daß die Qualität der Verbindung zwischen dem Halbleiterplättchen und dem Sockel der Anordnung nachteilig beeinträchtigt wird.A semiconductor arrangement designed according to the invention is able to withstand temperature fluctuations particularly well withstand without the quality of the connection between the semiconductor wafer and the base of the arrangement is disadvantageous is affected.
Die Erfindung bedient sich somit der Erkenntnis, daß eine besonders vorteilhafte und zuverlässige Anordnung gebildet wird, wenn ein Platten-Lötbereich zwischen einer Halbleiterplatte oder einen Halbleiterplättchen und einem Sockel verwendet wird, der eine Vielzahl von Erhebungen oder Pyramiden gleicher Höhe aufweist, wobei die Erhebungen oder Pyramiden dazu dienen, die Halbleitereinrichtung auf einer festen Höhe parallel zu dem Lötbereich und zu dem Sockel zu halten.The invention thus makes use of the knowledge that a particularly advantageous and reliable arrangement is formed is used when a plate soldering area is used between a semiconductor plate or a semiconductor die and a socket, which has a large number of elevations or pyramids of the same height, the elevations or pyramids serving to parallel to the semiconductor device at a fixed height the soldering area and to the socket.
809831/070«809831/070 «
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:The invention is described below, for example, with reference to FIG Drawing described; in this show:
iig. Λ eine peri-:pektivische Darrteilung, welche einen HaIbleitersockel und einen Leitungsrahmen gemäß der Erfindung veranschaulicht,iig. Λ a perspective view illustrating a semiconductor base and a lead frame according to the invention,
Fig. Z einen perspektivischen Teilschnitt in vergrößertem Maßstab, v/elcher einen Platteribereich darstellt, der die Erhebungen oder Vorsprünge veranschaulicht,FIG. Z shows a perspective partial section on an enlarged scale, showing a plate area which illustrates the elevations or projections,
iig. Z einen Schnitt durch den Sockel und den Plattenanschlußbereich mit einer darauf angeordneten Halbleiterplatte, undiig. Z shows a section through the base and the plate connection area with a semiconductor plate arranged thereon, and
5'ig. 4 eine grafische Darstellung, welche die Zuverlässigkeit des Erfindungsgegenstandes im Vergleich zu herkömmlichen Anordnungen veranschaulicht.5'ig. 4 is a graph showing the reliability of the subject matter of the invention compared to conventional ones Arrangements illustrated.
Gemäß Fig. Λ ist an einem Halbleitersockel 10, an welchem ein Leitungsrahmen 1? angebracht ist, ein Flattenanschlußbereich oder Plattenbefestig-ungsbereich 14 vorgesehen, in welchem eine (nicht dargestellte) Halbleiterplatte angebracht werden soll. Der Sockel 10 besteht aus Kupfer, welches mit Nickel plattiert ist.According to Fig. Λ is on a semiconductor socket 10, on which a lead frame 1? is attached, a flattening area or plate fixing area 14 is provided in which a semiconductor plate (not shown) is to be attached. The base 10 is made of copper which is plated with nickel.
Die Iig. ? veranschaulicht in vergrößertem Maßstab den Flattenanschlußbereich 14 mit Erhöhungen, Erhebungen, Kuppen, Vorsprüngen oder ähnlichen Elementen, die mit 16 bezeichnet sind und die auf der Oberfläche 13 ausgebildet sind. Die Kuppen oder Erhebungen 16 werden gemäß einer bevorzugten Ausführungsform. des Erfindungsgegenstandes dadurch hergestellt, daß die Vorderseite des Sockels mit einem entsprechenden Werkzeug, welches in einem quadratischen Bereich Vorsprünge aufweist, durchThe Iig. ? illustrates, on an enlarged scale, the flattening area 14 with elevations, elevations, crests, projections or similar elements, which are denoted by 16 and which are formed on the surface 13. The peaks or elevations 16 are according to a preferred embodiment. the subject matter of the invention produced in that the front of the base with a corresponding tool, which has projections in a square area by
809831/0706809831/0706
i-r essen, Prägen oder dergleichen bearbeitet wird. Die Vorsprünge haben Abmessung en von 0,5 aim im Quadrat (?O nil square), und der Abstand ihrer Mitten voneinander beträgt etwa 0,75 mm (30 mil). Wenn, der Sockel auf diese Weise mit den Vorrprüngen bearbeitet wird, v/erden Vertiefungen 20 bis zu einer Tiefe von etwa 0,??5 mm (11 mils) erzeugt, und es werden weiterhin entlang den Erhebungen 16 Kanten bis zu einer Höhe von etwa 0,075 m.rn (3 mils) über die Oberfläche "1S des Sockels hinaus gebildet. Diese erhöhten Kappen 16 bilden dann die Auflager, auf welchen die Halbleiterplatte während des Befestigungsvorganges angebracht wird. Obwohl diese Luppen oder Erhebungen 16 auf die Oberfläche des Sockels aufgebaut wurden, könnte die Anordnung auch so getroffen sein, daß die Rückseite des Sockels mit einem entsprechenden Werkzeug bearbeitet wurde, Die Überfläche des Sockels könnte grundsätzlich auch gerändelt werden.ir eating, embossing or the like is processed. The protrusions have dimensions of 0.5 aim square (? Onil square) and their centers are about 0.75 mm (30 mils) apart. When the base is machined with the protrusions in this manner, depressions 20 are created to a depth of about 0.5 mm (11 mils) and edges are continued along the bumps 16 to a height of about 0.075 m.rn (3 mils) over the surface "1 S of the base also formed. these elevated caps 16 then form the support on which the semiconductor wafer is placed during the fastening operation. Although these hollows or protrusions 16 on the surface of the base were built, the arrangement could also be made so that the back of the base was machined with an appropriate tool, the surface of the base could in principle also be knurled.
Die Fig. 3 ist ein Querschnitt durch den Sockel 10 gemäß Fig. 1, und zwar zeigt diese iigur die Anordnung in dem Zustand, \tfelcher vorhanden ist, nachdem eine Halbleiterplatte 22 aufgelötet wurde. Die Halbleiterplatte 22 liegt auf den Kuppen oder Erhebungen 16 des Sockels 10, und ein Lötmittel oder Lot 24 füllt die Zwischenräume zwischen den Erhebungen oder Kuppen 16 aus. Gemäß einer bevorzugten Ausführungsform wird als Lötmittel ein zinnreiches Material verwendet, beispielsweise eine Zinn-Silber-Legierung mit 95 % Zinn und. 5 % Silber. Da die Halbleiterplatte 22 während des Verbindungsvorganges auf den Erhebungen 16 aufliegt, wird die Platte parallel zu dem Sockel gehalten, und zwar auf einem vorgegebenen Abstand von dem Sockel. Somit entsteht ein gleichförmiger Lötverbindungsbereich, welcher zu gleichförmigen und. vorhersehbaren Temperaturspannungen über die Lötverbindung führt. Die Dicke des Lotmittels ist genau steuerbar, und die Spannungsbereiche, welche auf dem Lötmittel vorhanden sind, sind jetzt schmaler oder enger als bei herkömmlichen Verbindungsmethoden. Somit ist es möglich, ein weicheres, weniger kostspieliges Lötmittel zu verwenden, ohne daß die Gefahr besteht,FIG. 3 is a cross section through the base 10 according to FIG. 1, this figure only shows the arrangement in the state \ tfelcher is present after a semiconductor plate 22 has been soldered. The semiconductor plate 22 lies on the peaks or elevations 16 of the base 10, and a solder or solder 24 fills the spaces between the elevations or crests 16 from. According to a preferred embodiment, a high-tin solder is used as the solder Material used, for example a tin-silver alloy with 95% tin and. 5% silver. Since the semiconductor plate 22 during the connection process rests on the elevations 16, the plate is held parallel to the base, on a predetermined distance from the base. This creates a uniform solder joint area, which becomes uniform and. foreseeable temperature stresses over the soldered connection leads. The thickness of the solder is precisely controllable, and the Voltage ranges present on the solder, are now narrower or tighter than traditional connection methods. It is thus possible to use a softer, less expensive solder without the risk of
809831/0706809831/0706
-ST--ST-
daS der Elastizitätsmodul dee Lötraittels zu klein wäre, Weiterhin wirken die Kuppen oder Erhebungen als Lpannungsbarrioren, co daß die Spannungen gleichförmig auf das Lötmittel verteilt werfen und dadurch Spannungskonzentrationen in dem Lötmittel vermieden v/erden. Weiterhin hat die Anordnung gemäß Fig. " verschiedene Vorteile gegenüber bekannten Anordnungen, und zwar im Hinblick auf die Abführung der Wärme von der Kalbleiterplatte 22 zu dem oockel 10. Da die Dicke des Lötmittels überall gleichmäßig ist, ist die Wärmeleitfähigkeit zu dem Sockel über die Hatte konstant, und es treten keine örtlichen tberhitzungen auf der ilatte auf, welche durch eine ungleichförmige Wärmeleitfähigkeit des Lötmittels entstehen könnten. Außerdem stellen die Luppen -1G einen Kontakt oder einen eng benachbarten Bereich, mit der Kalbleiterplatte 22 über etwa 10 % der fläche der Hatte dar, und diese Erhebungen oder Kuppen wirken somit als Värmeabfuhrkanäle, weil die Erhebungen ein besseres Wärmeleitvermögen als das Lötmittel selbst aufweisen. Diese Gleichförmigkeit der Lötung trägt zu einer wesentlichen Verbesserung der Zuverlässigkeit der Halbleitereinrichtung bei.that the modulus of elasticity of the soldering agent would be too small. Furthermore, the peaks or elevations act as stress barriers, so that the stresses are evenly distributed over the solder and thus stress concentrations in the solder are avoided. Furthermore, the arrangement according to FIG. "" Has various advantages over known arrangements with regard to the dissipation of heat from the thermal conductor plate 22 to the socket 10. Since the thickness of the solder is uniform throughout, the thermal conductivity to the socket is over the had constant, and there is no local overheating on the plate, which could be caused by non-uniform thermal conductivity of the solder. In addition, the bulbs - 1 G make contact or a closely adjacent area with the semiconductor plate 22 over about 10 % of the area of the plate These bumps or peaks thus act as heat dissipation channels because the bumps have better thermal conductivity than the solder itself, and this uniformity of soldering contributes to a substantial improvement in the reliability of the semiconductor device.
In der Fig. 4 sind die Ergebnisse dargestellt, welche bei der Prüfung von einerseits, herkömmlichen Sockeln und andererseits erfindungsgemäßen Sockeln erreicht wurden. Die 1-rüfungen dienten dem Zweck, die Wärmeleitfähigkeitseigenschaften von der Platte zu dem Sockel vor und nach einem Temperatürzyklus zu ermitteln. Die Fig. 4 veranschaulicht in einer grafischen Darstellung den maximalen Kollektorstrom bis zum Durchbruch, gemittelt über 30 verschiedene Bauteile geder Kategorie, über den temperaturzyklen. Die Kurve 26 veranschaulicht die Eigenschaften des Erfindungsgegenstandes, und die Kurve 28 veranschaulicht zum Vergleich eine bekannte Anordnung. Die Einrichtungen wurden zunächst geprüft, um das Wärmeleitvermögen von der Hatte zu dem Sockel zu bestimmen, und zwar im Impulsbetrieb, wobei die Einrichtungen über 200 Millisekunden bei den Strompegeln geprüft wurden, die in der Fig. 4 angegeben sind und zwar bei einer Kollektor-Zmitter-Spannung von 30 Volt. EsIn Fig. 4 the results are shown, which at the testing of on the one hand, conventional sockets and on the other hand sockets according to the invention were achieved. The 1 tests served the purpose of improving the thermal conductivity properties of the plate to the base before and after a temperature cycle to investigate. 4 illustrates in a graphical manner Representation of the maximum collector current until breakthrough, averaged over 30 different components in each category, over the temperature cycles. Curve 26 illustrates the properties of the subject matter of the invention, and curve 28 illustrates a known arrangement for comparison. The facilities were first tested to determine the thermal conductivity from the hat to the base, in pulse mode, the devices being tested for over 200 milliseconds at the current levels indicated in FIG at a collector-Zmitter voltage of 30 volts. It
809831/0706809831/0706
ΑΛΑΛ
wurden dann Temperaturzyklen eingestellt, indem die Temperatur an den Einrichtungen jeweils über einen Bereich von 100 0G angehoben und abgesenkt wurde, xvährend die Kollektor-Basis-Strecke rückwärts mit einer Spannung von etwa ^O Volt vorgespannt war. Die Bauteile wurden nach 5000 Zyklen erneut geprüft und abermals nach 10000 Zyklen. Wie aur der grafischen Darstellung der i'ig. 4 hervorgeht, hatten die erfindungsgemäßen Einrichtungen gemäß der Kurve 26 zunächst einen größeren durchschnittlichen maximalen sicheren Lollektorstrom als die herkömmlichen Einrichtungen gemäß der Kurve 28. Nach 5000 Temperaturzyklen, in weichen die Lötverbindung aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten zwischen der Platte und dem Sockel entsprechenden Spannungsbelastungen ausgesetzt wurde, wurden die Einrichtungen erneut geprüft. Sowohl die herkömmlichen Sockel, welche in der Kurve 28 veranschaulicht sind, als auch die erfindungsgemäßen Sockel, welche durch die Iiurve 26 veranschaulicht sind, zeigten keine Verschlechterung des Wärmeleitvermögens zwischen der Platte und dem Sockel. Dann wurden die Bauteile wieder nach 10000 Zyklen geprüft. Die erfindungsgemäßen Sockel zeigten gemäß der Kurve 26 eine geringfügige Abnahme des maximalen sicheren Kollektorstroms, obwohl diese Abnahme möglicherweise auf üngenauigkeiten bei der Prüfmethode zurückzuführen sein kann. Die herkömmlichen Sockel zeigten jedoch gemäß der Kurve 28 eine erhebliche Verschlechterung in dem maximalen sicheren Kollektorstrom, und zwar aufgrund der Verschlechterung der Lötverbindung, welche durch die Spannungsbelastungen beeinträchtigt wurde, die während den Temperaturzyklen aufgetreten sind. Gemäß der Erfindung wird bereits im Anfangszustand eine nennenswerte Verbesserung der Betriebscharakteristiken einer Halbleitereinrichtung ermöglicht, und zwar aufgrund der besseren Wärmeleitfähigkeit zwischen dem Sockel und der Platte, und die Erfindung führt insbesondere zu einer erhöhten Zuverlässigkeit der Bauteile, wenn sie Temperaturschwankungen ausgesetzt werden.then temperature cycles were adjusted by changing the temperature was raised each of the devices over a range of 100 G 0 and lowered xvährend the collector-base junction was reverse-biased with a voltage of about ^ O volts. The components were tested again after 5000 cycles and again after 10000 cycles. As for the graphical representation of the i'ig. 4, the devices according to the invention according to curve 26 initially had a greater average maximum safe collector current than the conventional devices according to curve 28. After 5000 temperature cycles, in which the soldered connection was subjected to corresponding stress loads due to the different coefficients of thermal expansion between the plate and the base, the facilities were checked again. Both the conventional sockets, which are illustrated in the curve 28, and the sockets according to the invention, which are illustrated by the curve 26, showed no deterioration in the thermal conductivity between the plate and the socket. Then the components were tested again after 10,000 cycles. According to curve 26, the bases according to the invention showed a slight decrease in the maximum safe collector current, although this decrease may possibly be due to inaccuracies in the test method. The conventional sockets, however, exhibited a significant deterioration in the maximum safe collector current, as indicated by curve 28, due to the deterioration of the solder joint, which was affected by the voltage stresses experienced during the temperature cycling. According to the invention, an appreciable improvement in the operating characteristics of a semiconductor device is made possible even in the initial stage due to the better thermal conductivity between the base and the plate, and the invention leads in particular to increased reliability of the components when they are exposed to temperature fluctuations.
809831/07ÖS809831 / 07ÖS
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76339877A | 1977-01-28 | 1977-01-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2802439A1 true DE2802439A1 (en) | 1978-08-03 |
Family
ID=25067746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782802439 Pending DE2802439A1 (en) | 1977-01-28 | 1978-01-20 | SEMI-CONDUCTOR BASE |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5395576A (en) |
| DE (1) | DE2802439A1 (en) |
| FR (1) | FR2379165A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0121374A1 (en) * | 1983-03-30 | 1984-10-10 | Era Patents Limited | Mounting of semi-conductor devices |
| WO2008135164A1 (en) | 2007-04-27 | 2008-11-13 | Wieland-Werke Ag | Cooling body |
| CN103426780A (en) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | Solder ball array used as height cushion block and solder fixture |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2656193A1 (en) * | 1986-12-19 | 1991-06-21 | Telecommunications Sa | Method of mounting a semiconductor chip on a thermal dissipation and electrical connection support |
| US7723830B2 (en) | 2006-01-06 | 2010-05-25 | International Rectifier Corporation | Substrate and method for mounting silicon device |
-
1978
- 1978-01-20 DE DE19782802439 patent/DE2802439A1/en active Pending
- 1978-01-25 JP JP714478A patent/JPS5395576A/en active Pending
- 1978-01-27 FR FR7802383A patent/FR2379165A1/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0121374A1 (en) * | 1983-03-30 | 1984-10-10 | Era Patents Limited | Mounting of semi-conductor devices |
| WO2008135164A1 (en) | 2007-04-27 | 2008-11-13 | Wieland-Werke Ag | Cooling body |
| CN103426780A (en) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | Solder ball array used as height cushion block and solder fixture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5395576A (en) | 1978-08-21 |
| FR2379165A1 (en) | 1978-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69204516T2 (en) | Printed circuit board with solder coating and process for its manufacture. | |
| DE3884039T2 (en) | Connection method for testing and assembling electronic components. | |
| DE69834064T2 (en) | Mounting structure of a semiconductor device and method for mounting a semiconductor device | |
| DE4000089C2 (en) | ||
| DE3913221A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE102009026027A1 (en) | Wafer solar cell has semiconductor wafer with front side and rear side and rear electrode-structure is arranged on rear side of semiconductor wafer | |
| DE102015202256B4 (en) | Method of manufacturing a semiconductor device and position gauge | |
| DE2813968A1 (en) | SEMI-CONDUCTOR ARRANGEMENT WITH CONTACT TUB CONNECTIONS | |
| DE4126043A1 (en) | SEMICONDUCTOR COMPONENT | |
| DE69514199T2 (en) | Electrical connecting element for heated glass pane for motor vehicles | |
| DE8816922U1 (en) | Housing for a semiconductor device | |
| DE3016771A1 (en) | SOLAR CELL FASTENING | |
| DE102007003682A1 (en) | Solar cell has positive and negative contact surfaces on contact side, and positive or negative contact surface is coated by insulation material | |
| DE3421672C2 (en) | ||
| DE10205698A1 (en) | Light-emitting diode has electrical wirings formed on surface of insulated cup for electrical connection to LED chip stored in insulated cup | |
| DE69706720T2 (en) | Humpless method for connecting inner conductors with integrated semiconductor circuits | |
| DE2802439A1 (en) | SEMI-CONDUCTOR BASE | |
| DE3805489A1 (en) | SEMICONDUCTOR DEVICE | |
| DE112017006956B4 (en) | Method of manufacturing a power semiconductor device and power semiconductor device | |
| DE2646233A1 (en) | WELDING MACHINE | |
| DE69712596T2 (en) | Surface mount semiconductor device | |
| DE69211828T2 (en) | Process for wiring a laser array | |
| DE9215064U1 (en) | Electrical connector for multiple coaxial cables | |
| DE2948319B1 (en) | Method for attaching and attaching power supply wires to electrical components | |
| DE19724909A1 (en) | Semiconductor device with mount for its securing to PCB |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |