DE10140576A1

DE10140576A1 - Integrierte Schaltungsanordnung und Verfahren zur Steuerung des Datenflusses in derselben

Info

Publication number: DE10140576A1
Application number: DE2001140576
Authority: DE
Inventors: Bernhard Funk; Michael Wack
Original assignee: Moeller GmbH
Current assignee: Eaton Industries GmbH
Priority date: 2001-08-18
Filing date: 2001-08-18
Publication date: 2003-03-27

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (2) mit einer Steuerlogik (8), einer Schnittstelle (6) zum Anschluss an den geräteinternen Bus und einer Schnittstelle (4) zum Anschluss an den geräteexternen Bus sowie ein Verfahren zur Datenübertragung in einer derartigen Schaltungsanordnung. Das zu lösende Problem besteht darin, eine Schaltungsanordnung sowie ein Datenübertragungsverfahren hierfür bereitzustellen, wodurch eine sichere und optimierte Datenübertragung gewährleistet ist. Zur Lösung des Problems wird gemäß der Erfindung eine Schaltungsanordnung bereitgestellt, in der die erforderlichen Komponenten integriert sind und ein Verfahren bereitgestellt, wobei durch Einlesen und anschließendes bereichsweises Kopieren von Daten eine Datenübertragung realisiert wird.

Description

Die Erfindung betrifft eine integrierte Schaltungsanordnung sowie ein Verfahren zur Steuerung des Datenflusses in derselben.
Für den Anschluss von Geräten an einen Feldbus weisen bekannte elektrische Schalt- beziehungsweise Steuergeräte (z. B. Leistungsschalter, Motorschutzschalter, speicherprogrammierbare Steuerungen u. s. w.), im folgenden Geräte genannt, in der Regel separate Controller oder ASIC- Bausteine auf, die ausschließlich der Kopplung an den Feldbus dienen. Zum Betreiben der internen Geräteeingänge und -ausgänge werden weitere separate Controller oder ASIC-Bausteine mit separater Logik und Anschlusseinheit (Schnittstelle) eingesetzt. Für die Datenverarbeitung werden dabei Daten aus der Feldbusanschaltung mit separatem Controller in die zentrale Steuerlogik des Gerätes übernommen, dort verarbeitet und dann an die internen Geräteeingänge und -ausgänge mit wiederum separatem Controller ausgegeben. Derartige Schaltungsanordnungen sind durch die Vielzahl von asynchronen Verarbeitungsvorgängen durch Zwischenspeicherungen und Zwischenverarbeitungen in der Verarbeitungsgeschwindigkeit sehr langsam.
Neben den vorstehend genannten Lösungen gibt es auch Singlechip- Varianten mit Feldbusanschluss und Einzelpin-EA's (Ein- bzw. Ausgänge sind durch einzelne separate Anschlusspins des Singlechips gebildet - "Punkt-zu- Punkt-Verbindung"). So existieren z. B. für das Profibus DP-Protokoll von mehreren Herstellern Slave-Chip Lösungen inklusive einer begrenzen Anzahl von direkt auf dem Chip angebrachten Ein- und Ausgängen. Diese Lösungen benötigen keinen weiteren Controller/Prozessor, haben jedoch die folgenden Nachteile:

- geringe Anzahl von E/A-Punkten
- E/A Anschaltungen sind nicht erweiterbar und daher nur für feste Applikationen z. B. Feldgeräte geeignet
- einfache E/A-Punkte - es werden nur einfache Digital-Ein/Ausgänge unterstützt (aufwendige E/A Anschaltungen wie z. B. Analog, SSI-Geber, Inkrementalgeber, Temperaturfühler oder aber auch Technologiefunktionen wie z. B. Positionieren oder Temperaturregelungen, wie sie in der Automatisierungstechnik notwendig sind, findet man nicht)

Beispiele

- AnyBusIC der Firma HMS GmbH im Stand Alone Betrieb.
- Fa. Siemens: SPM 2 mit 64 Ein-/Ausgabebits; LSPM 2 mit 32 Ein- /Ausgabebits

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen und ein Verfahren zur Datenübertragung bereitzustellen, wodurch eine sichere und in der Übertragungsgeschwindigkeit der Daten optimierte Datenübertragung gewährleistet ist.
Ausgehend von einer Schaltungsanordnung und einem Datenübertragungsverfahren der eingangs genannten Art, wird die Aufgabe erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche gelöst, während den abhängigen Ansprüchen vorteilhafte Weiterbildungen der Erfindung zu entnehmen sind.
Durch die erfindungsgemäße Integration von Steuerlogik, Bus-Schnittstelle zum Anschluss an einen geräteexternen Bus (insbesondere Feldbusschnittstelle) und Bus-Schnittstelle zum Anschluss an einen geräteinternen Bus (im folgenden als Peripheriebusschnittstelle bezeichnet) in einem Chip werden zusätzliche separate Schnittstellenlogiken vermieden, so dass kürzere Datenwege erzielt und zusätzliche Zwischenspeicherungen und -verarbeitungen eingespart werden. Zwischen Feldbus- und Peripheriebusschnittstelle können gemäß der Erfindung auf direktem Weg unmittelbar Daten ausgetauscht werden.
Der geräteinterne bzw. geräteexterne Bus wird i. S. d. Erfindung durch den Bus innerhalb bzw. außerhalb des Schalt- bzw. Steuergerätes gebildet, während mit schaltungsinternem Bus, derjenige innerhalb der integrierten Schaltungsanordnung bezeichnet wird.
Ein Peripheriebus wie z. B. der geräteinterne Bus des XION-Systems der Anmelderin aber auch lokale Busse aus SPS Systemen wie Simatic S7-300 (Fa. Siemens) oder PS416/PS4 (Anmelderin) haben den Vorteil modular erweiterbar zu sein, soweit wie dies im System zugelassen und möglich ist (Stromverbrauch, Steckplätze, Adressraum, . . .). Innerhalb dieser vorgegebenen Grenzen kann der Anwender auf seine Applikation zugeschnittene Peripherie- Baugruppen konfigurieren und benutzen. Die Modularität und die Unterstützung auch komplexer Baugruppen sind die wesentlichen Vorteile gegenüber integrierten Singlechip Lösungen. Durch die Einbindung einer Peripheriebusschnittstelle hat die Erfindung den Vorteil, keine festen Vorgaben bezüglich der E/A-Anbindung zu haben. Sowohl die Anzahl als auch die Art der E/A-Schnittstellen kann genau auf den konkreten Bedarf abgestimmt werden. Damit ist die Erfindung speziell für Systeme wie speicherprogrammierbare Steuerungen geeignet, wo die konkrete E/A- Konfiguration variabel ist.
In einer weiteren möglichen Ausführung der Erfindung weist die Schaltungsanordnung zusätzlich eine weitere Busschnittstelle zum Anschluss an einen geräteexternen Bus (insbesondere Feldbus) auf, die wiederum über einen weiteren internen Bus über die integrierte Steuerlogik mit einer Prozessorschnittstelle, insbesondere einer Dualport-Schnittstelle, verbunden ist. Auch hierbei ist wieder ein unmittelbarer Datenaustausch im vorstehend erläuterten Sinne zwischen den beiden Schnittstellen möglich.
Eine dritte Ausführungsform der erfindungsgemäßen Schaltungsanordnung wird gebildet, indem über die Merkmale der vorstehend beschriebenen Ausführungsform ein zusätzlicher Datenkanal als Verbindung des ersten schaltungsinternen Datenbusses (zwischen Feldbusschnittstelle und Peripheriebusschnittstelle) mit der Prozessorschnittstelle vorhanden ist. Die integrierte Steuerlogik steuert die Zuordnung der E/A-Ressourcen des angeschlossenen Peripheriebusses.
Durch die erfindungsgemäße Schaltungsanordnung ist einerseits ein Datenaustausch im Sinne der Erfindung zwischen einem geräteexternen Bus und einem geräteinternen Bus, bzw. den an den geräteinternen Bus angeschlossenen Ein/Ausgängen des Gerätes, sowie andererseits ein Datenaustausch zwischen geräteexternem Bus und einem an eine Dualportschnittstelle angeschlossenen Hostrechner möglich, ohne das durch mehrere azyklische Vorgänge in unterschiedlichen Hardwarekomponenten Verzögerungen entstehen.
Die Ausgabe von Daten auf den Peripheriebus erfolgt, indem die integrierte Steuerlogik sicherstellt, dass unzulässige schreibende Zugriffe auf die Ausgänge am Peripheriebus (Peripheriebusschnittstelle) verhindert werden. Hierfür wird zuerst das gesamte Abbild der Feldbusschnittstelle in den zu füllenden Buffer (Pufferspeicher) der Peripheriebusschnittstelle übernommen, anschließend gezielt die gewünschten Datenbereiche überschrieben, die aus der Prozessorschnittstelle zu kopieren sind und danach der so erstellte Buffer für die Ausgabe auf den geräteinternen Peripheriebus als gültig gekennzeichnet.
Die Übernahme von Daten des Peripheriebusses erfolgt, indem die integrierte Steuerlogik alle Eingangsdaten vom Peripheriebus in die Buffer der für den Datenaustausch vorgesehenen Schnittstellen überträgt (z. B. Buffer von Prozessor- und/oder Feldbusschnittstelle).
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus den folgenden, anhand von Figuren erläuterten Ausführungsbeispielen. Es zeigen
Fig. 1 eine erste mögliche Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
Fig. 2 eine zweite mögliche Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
Fig. 3 eine dritte mögliche Ausführungsform der erfindungsgemäßen Schaltungsanordnung und
Fig. 4 und 5 eine schematische Darstellung über den Ablauf der Datenübertragung in der Steuerlogik der Schaltungsanordnung.
Fig. 1 zeigt die erfindungsgemäße integrierte Schaltungsanordnung 2 in einer ersten Ausführungsform. Die Schaltungsanordnung 2 umfasst eine erste Schnittstelle 4 - im folgenden Feldbusschnittstelle genannt - zum Anschluss an einen geräteexternen Bus, eine zweite Schnittstelle 6 - im folgenden Peripheriebusschnittstelle genannt - zum Anschluss an einen geräteinternen Bus sowie eine Steuerlogik 8 zur Steuerung des Datenflusses zwischen erster und zweiter Busschnittstelle 4, 6. Die beiden Busschnittstellen 4, 6 sind unter Zwischenschaltung der Steuerlogik 8 über einen ersten schaltungsinternen Bus 10 miteinander verbunden.
Der interne Bus 10 verbindet die Komponenten Steuerlogik 8, Peripheriebusschnittstelle 6 und Feldbusschnittstelle 4 miteinander, so dass ein gesteuerter Datenfluss zwischen den beiden Schnittstellen (4, 6) gewährleistet ist.
Bevorzugt findet die erfindungsgemäße Schaltungsanordnung in einem elektrischen Schaltgerät (wie Leistungsschalter, Motorschutzschalter, speicherprogrammierbare Steuerung, o. d.) Anwendung, welches eine Schnittstelle zum Anschluss an ein Feldbussystem sowie eine Schnittstelle zum Anschluss lokaler Ein- und Ausgangssignale aufweist. Hierdurch ist das Schaltgerät in der Lage, sowohl lokale Signale aus dem unmittelbaren Umfeld des Schaltgerätes z. B. über verdrahtete Ein- und Ausgänge, als auch nicht lokale Signale aus einer entfernten Zentralstelle oder dergleichen über eine Feldbusschnittstelle zu verarbeiten. Die Peripheriebusschnittstelle 6 der Schaltungsanordnung 2 dient der Anschaltung von geräteinternen Eingangs- und Ausgangssignalen lokaler Anschlüsse des die Schaltungsanordnung beinhaltenden elektrischen Schaltgerätes. Über die Feldbusschnittstelle 4, z. B. eine Profibus DP-Schnittstelle, wird die Schaltungsanordnung mit der entsprechenden Feldbusschnittstelle des Schaltgerätes verbunden und an einen geräteexternen Bus angekoppelt.
Durch die Integration von Steuerlogik 8, Peripheriebusschnittstelle 6 und Feldbusschnittstelle 4 in der gemeinsamen integrierten Schaltungsanordnung 2 in einem einzigen Chip wird der Datenaustausch zwischen (geräteexternem Bus) Feldbus und (geräteinternem Bus) Peripheriebus chip-intern auf einem einzigen Chip organisiert und eine erhöhte Datenverarbeitungsgeschwindigkeit erzielt. Bekannte Wartezeiten, die bei der Realisierung der Funktion der erfindungsgemäßen Schaltungsanordnung 2 durch mehrere Chips entstehen, werden vermieden oder auf ein Minimum reduziert. Ferner ist bei einer Mehr- Chip-Lösung, bei der Steuerlogik 8, Peripheriebusschnittstelle 6 und Feldbusschnittstelle 4 auf separaten Chips aufgebaut sind, auch für jeden Chip eine separate Logik erforderlich. Hierdurch können Daten nicht auf direktem Verbindungsweg von Peripheriebusschnittstelle 6 zu Feldbusschnittstelle 4 und umgekehrt transferiert werden, sondern müssen jeweils in Zwischenspeichern der einzelnen Chips zwischengespeichert und anschließend weitergeleitet werden.
Fig. 2 zeigt eine zweite mögliche Ausführungsform der erfindungsgemäßen integrierten Schaltungsanordnung. Diese Ausführungsform ist um eine Prozessorschnittstelle 12 und eine weitere Feldbusschnittstelle 4, die über einen zweiten schaltungsinternen Bus 14 miteinander verbunden sind, erweitert. Auch der zweite Bus 14 ist mit der Steuerlogik 8 verbunden, so dass diese den Datenfluss zwischen den beiden weiteren Schnittstellen 4, 12 steuert und ein unmittelbarer Datenaustausch (d. h. ohne Daten- Zwischenspeicherung und anschließende Weiterleitung) zwischen diesen gewährleistet ist. Die zweite Feldbusschnittstelle 4 ist vorzugsweise ebenfalls als Profibus DP-Schnittstelle ausgeführt, während die Prozessorschnittstelle 12 mit Vorteil durch eine Dual-Port-Schnittstelle gebildet ist. Unter einer Dual- Port-Schnittstelle im Sinne der Erfindung wird eine Schnittstelle verstanden, auf die von zwei Seiten zugegriffen werden kann, so dass zum Beispiel beim zusammenwirken mit einem Dual-Port-RAM eine erste Instanz Daten in den Speicher einschreiben und eine zweite Instanz die Daten aus demselben Bereich auslesen und ihrerseits Daten hineinschreiben kann. Ausführungen als Parallelbusschnittstelle ISA oder PCI sind ebenfalls denkbar. Hierdurch wird ein weiterer Datenaustausch zwischen dem Feldbus und einer über die Prozessorschnittstelle 12 angeschlossenen Steuerzentrale z. B. einem Host- Rechner möglich. Auch dieser Datenaustausch erfolgt aus vorstehend beschriebenen Gründen mit deutlich erhöhter Geschwindigkeit, da ebenfalls azyklische Vorgänge in unterschiedlichen Hardware-Komponenten wegfallen.
Die dritte Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist in Fig. 3 dargestellt. Sie ist aufgebaut wie die Ausführungsform gemäß Fig. 2 und umfasst darüber hinaus einen weiteren Busabschnitt 10a, mittels welchem die Prozessorschnittstelle 12 an den ersten Datenbus 10 angekoppelt ist, so dass mittels der Steuerlogik 8 der Datenfluss zwischen der Prozessorschnittstelle 12 und der Peripheriebusschnittstelle 6 bzw. zwischen der Prozessorschnittstelle 12 und einer der beiden Feldbusschnittstellen 4 gesteuert wird. In Fig. 3 ist ein IO-Steuerungsteil 8a der Steuerlogik 8 dargestellt, dessen Arbeitsweise in den Fig. 4 und 5 veranschaulicht wird.
Eine weitere, nicht dargestellte Ausführungsform, die gemäß Fig. 3 ausgebildet ist und bei der die zweite Feldbusschnittstelle 4 nebst zugehörigem zweiten internen Bus 14 wegfällt ist ebenfalls denkbar.
In Fig. 4 wird das erfindungsgemäße Verfahren zur Steuerung des Datenflusses in einer integrierten Schaltungsanordnung gemäß der Erfindung veranschaulicht. Hierbei wird durch die Steuerlogik 8 gewährleistet, dass ausschließlich zulässige schreibende Zugriffe auf die Ausgänge OUT der Peripheriebusschnittstelle 6 erfolgen. Dafür wird das gesamte Abbild der Feldbusschnittstelle 4 (z. B. Profibus DP/V1-Slave-Schnittstelle) in die zu füllenden Buffer der Peripheriebusschnittstelle 6 übernommen und ausschließlich die Bereiche des Abbildes in der Peripheriebusschnittstelle 6 überschrieben, die von der Prozessorschnittstelle 12 (Dualportschnittstelle) an die Peripheriebusschnittstelle 6 übertragen werden sollen. Das so erstellte Fertigabbild (Buffer-Inhalt) der Peripheriebusschnittstelle 6 wird als gültig gekennzeichnet und zur anschließenden Verarbeitung freigegeben. Für die Übertragung der Daten von der Peripheriebusseite (Peripheriebusschnittstelle 6) auf die Feldbus- und/oder Prozessorseite (Feldbusschnittstelle 4; Prozessorschnittstelle 12) werden die Eingangsdaten mittels der Steuerlogik 8 den Schnittstellen mit denen ein Datenaustausch überhaupt vorgesehen ist zur Verfügung gestellt. Hierfür werden die Daten vom Buffer der Peripheriebusschnittstelle 6 in die Buffer der Feldbusschnittstelle 4 und/oder der Prozessorschnittstelle 12 überführt.

Claims

1. Integrierte Schaltungsanordnung (2), insbesondere Mikrocontroller, umfassend
eine erste Schnittstelle (4) zum Anschluss an einen geräteexternen Bus,
eine zweite Schnittstelle (6) zum Anschluss an einen geräteinternen Bus,
einen ersten internen Bus (10) zur Verbindung der beiden Schnittstellen (4; 6) und
eine Steuerlogik (8) zur Steuerung des Datenflusses zwischen den beiden Schnittstellen (4; 6).

2. Integrierte Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine weitere Schnittstelle (4) zum Anschluss an einen geräteexternen Bus und eine Prozessorschnittstelle (12), wobei die beiden zusätzlichen Schnittstellen (4; 12) unter Zwischenschaltung der Steuerlogik (8) über einen zweiten internen Bus (14) verbunden sind und die Steuerlogik (8) den Datenfluss zwischen dem geräteexternen Bus und dem Prozessor steuert.

3. Integrierte Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine zusätzliche Prozessorschnittstelle (12) zum Anschluss eines Hostrechners die unter Zwischenschaltung der Steuerlogik (8) über einen weiteren internen Busabschnitt (10a) an den ersten internen Bus (10) gekoppelt ist, und die Steuerlogik (8) den Datenfluss zwischen der Schnittstelle (6) zum Anschluss an den geräteinternen Bus und der Prozessorschnittstelle (12) beziehungsweise der Schnittstelle (4) zum Anschluss an den geräteexternen Bus steuert.

4. Integrierte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Prozessorschnittstelle (12) zum Anschluss eines Hostrechners unter Zwischenschaltung der Steuerlogik (8) über einen internen Busabschnitt (10a) an den ersten internen Bus (10) gekoppelt ist und die Steuerlogik (8) den Datenfluss zwischen der Schnittstelle (6) zum Anschluss an den geräteinternen Bus und der Prozessorschnittstelle (12) beziehungsweise erster und/oder zweiter Schnittstelle (4) zum Anschluss an den geräteexternen Bus steuert.

5. Elektrisches Schalt- beziehungsweise Steuergerät mit einer Schnittstelle zum Anschluss an einen externen Feldbus sowie mit einer Anschlusseinheit für lokale Eingangssignale und/oder Ausgangssignale umfassend eine Schaltungsanordnung (2) gemäß einem der vorstehenden Ansprüche.

6. Verfahren zur Steuerung des Datenflusses in einer integrierten Schaltungsanordnung (2) mit einer Steuerlogik (8), einer ersten Schnittstelle (4) zum Anschluss an den geräteexternen Bus, einer zweiten Schnittstelle (6) zum Anschluss an den geräteinternen Bus, und einer Prozessorschnittstelle (12) zum Anschluss eines Hostrechners, wobei die Steuerlogik (8) gewährleistet, dass auf die Ausgänge (OUT) der zweiten Schnittstelle (6) ausschließlich zulässige schreibende Zugriffe erfolgen, indem
das gesamte Abbild der ersten Schnittstelle (4) in die zweite Schnittstelle (6) übernommen wird,
anschließend ausschließlich die Bereiche des Abbildes in der zweiten Schnittstelle (6) überschrieben werden, die von der Prozessorschnittstelle (12) an die zweite Schnittstelle (6) übertragen werden, und
anschließend das so erstellte Fertigabbild der zweiten Schnittstelle (6) als gültig gekennzeichnet wird.

7. Verfahren nach vorstehendem Anspruch, dadurch gekennzeichnet, dass Daten der Eingänge (IN) der zweiten Schnittstelle (6) an die erste Schnittstelle (4) und die Prozessorschnittstelle (12) übertragen werden.