DE10139116A1 - Kombination aus Reed-Solomon- und Turbo-Codierung - Google Patents

Kombination aus Reed-Solomon- und Turbo-Codierung

Info

Publication number
DE10139116A1
DE10139116A1 DE10139116A DE10139116A DE10139116A1 DE 10139116 A1 DE10139116 A1 DE 10139116A1 DE 10139116 A DE10139116 A DE 10139116A DE 10139116 A DE10139116 A DE 10139116A DE 10139116 A1 DE10139116 A1 DE 10139116A1
Authority
DE
Germany
Prior art keywords
decoder
data
turbo
reed
solomon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10139116A
Other languages
English (en)
Other versions
DE10139116B4 (de
Inventor
Gary Qu Jin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
1021 Technologies Kk Yokohama Jp
Original Assignee
Zarlink Semoconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semoconductor Inc filed Critical Zarlink Semoconductor Inc
Publication of DE10139116A1 publication Critical patent/DE10139116A1/de
Application granted granted Critical
Publication of DE10139116B4 publication Critical patent/DE10139116B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2966—Turbo codes concatenated with another code, e.g. an outer block code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Es wird ein Decodierer zur Verwendung in einem Datenkommunikationssystem zur Verfügung gestellt, um einen Strom von Daten zu decodieren, der gefaltet und nach Reed-Solomon codiert worden ist. Der Decodierer hat einen Trellis-Decodierer zum Durchführen wenigstens einer Iteration zum Decodieren des Stroms der Daten. Der Reed-Solomon-Decodierer ist zum weiteren Decodieren des codierten Stroms der Daten vorgesehen, nachdem der Trellis-Decodierer angehalten hat, wobei der Reed-Solomon-Decodierer eine Syndrom-Recheneinrichtung zum Berechnen von Syndromen nach jeder Iteration des Trellis-Decodierers umfaßt. Der Decodierer umfaßt auch eine Steuereinrichtung zum Anhalten des Trellis-Decodierers, so daß er keine weitere Iteration durchführt, wenn alle Syndrome, die in der Syndrom-Recheneinrichtung berechnet worden sind, Null sind.

Description

Die vorliegende Erfindung betrifft ein Datenkommunikationssystem mit einer Kombination aus Trellis/Rees-Solomon-Codierer/Decodierer und insbesondere einen Decodierer, bei dem Teilergebnisse vom Reed-Solomon-Decodierer verwendet werden, um festzustellen, ob der Trellis-Decoder angehalten werden soll, damit er keine zusätzlichen Iterationen durchführt.
Auf dem Gebiet der Datenkommunikation sind in jüngster Zeit Entwicklungen vorgenommen worden, mit denen die Geschwindigkeit der Datenübertragung erhöht werden soll, ohne daß die verfügbare Bandbreite geopfert wird. Als ein Ergebnis sind hochwertige Modulations­ schemata, z. B. Quadratur-Amplitudenmodulation, entwickelt worden. Unglücklicherweise sind diese hochwertigen Modulationsschemata stark durch Rauschen und andere Übertra­ gungsfaktoren beeinflußt. Daher sind verschiedene Fehlerkorrekturtechniken verwendet wor­ den, um Fehler, die durch diese Faktoren erzeugt wurden, zu minimieren oder auszuschalten. Trellis-Codes, z. B. Turbo-Codes, sind beim Korrigieren von Fehlern, die durch Rauschen usw. hervorgerufen werden, geeignet, sie sind jedoch anfällig dafür, Burst-Fehler hervorzuru­ fen. Um diese Burst-Fehler zu bekämpfen, benutzen herkömmliche Vorrichtungen Reed- Solomon-Techniken in Kombination mit den Trellis-Codes. Mehrere Ansätze sind gemacht worden, um die Leistungsfähigkeit kombinierter Reed-Solomon- und Trellis-Codes zu ver­ bessern, so wie die in der US 3 988 677, US 5 511 096, US 5 363 408 und US 5 034 966 of­ fenbarten.
Typischerweise werden Trellis-Codes für das Worst Case Szenario gestaltet und erfordern daher mehrere Iterationen, um eine Hochleistungsausgabe zu erzeugen. Jedoch ist ein Trel­ lis-Code ein Blockoperationscode, und in vielen Fällen sind die letzten Iterationen einfach überflüssig. In vielen Fällen sind nur wenige Iterationen erforderlich, um die gewünschte Lei­ stungsfähigkeit beim Signal-Rauschen-Verhältnis (SNR) zu erhalten. Der Trellis-Decodierer verbraucht immer einen großen Anteil Leistung im Chip. Demgemäß würde es sehr vorteil­ haft sein, wenn die Anzahl der durchgeführten Iterationen adaptiv gesteuert werden könnte. Jedoch haben diese Decodierer selbst keinen Mechanismus, um anzuhalten, bevor alle pro­ grammierten Iterationen durchgeführt sind. Andererseits haben Reed-Solomon-Decodierer die Fähigkeit, die Anzahl von Fehlerbits in den empfangenen Daten zu erfassen.
Eine Aufgabe der vorliegenden Erfindung ist es, die Leistung der Trellis-Codes und das Merkmal der Fehlererfassung der Rees-Solomon-Codes zu kombinieren, wodurch eine ge­ wünschte Bitfehlerrate (BER) unter Verwendung der minimalen Anzahl von Iterationen er­ reicht wird.
Demgemäß betrifft die vorliegende Erfindung einen Decodierer zur Verwendung in einem Datenkommunikationssystem zum Decodieren eines Stroms aus Daten, der gefaltet und nach Reed-Solomon codiert ist, mit: einem Trellis-Decoder zum Durchführen wenigstens einer Iteration zum Decodieren des Stroms der Daten, einen Reed-Solomon-Decodierer zun weite­ ren Decodieren des codierten Stroms der Daten, nachdem der Trellis-Decoder angehalten hat, und mit einer Syndrom-Recheneinrichtung zum Berechnen von Syndromen nach jeder Iterati­ on des Trellis-Decodierers und einer Steuereinrichtung zum Anhalten des Trellis-Decodierers, damit er keine weitere Iteration durchführt, wenn alle Syndrome, die in der Syndrom- Recheneinrichtung berechnet worden sind, Null sind.
Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zur Verwendung in einem Daten­ kommunikationssystem zum Decodieren eines Stroms aus Daten, die gefaltet und nach Reed- Solomon codiert worden sind, mit den Schritten: Trellis-Decodieren des Stroms der Daten während wenigstens einer Iteration mit einem Trellis-Decodierer, berechnen von Reed- Solomon-Syndromen nach jeder Iteration des Trellis-Decoders, Anhalten des Trellis- Decoders, damit er keine weiteren Iterationen durchführt, falls alle Reed-Solomon-Syndrome Null sind, und Reed-Solomon-Decodieren des codierten Stroms der Daten, nachdem der Trel­ lis-Decoder angehalten hat, in einem Reed-Solomon-Decodierer.
Diese Erfindung wird in weiteren Einzelheiten mit Bezug auf die beigefügten Zeichnungen beschrieben, die bevorzugte Ausführungsformen der Erfindung veranschaulichen. Dabei ist:
Fig. 1 ein Blockschaubild eines herkömmlichen Trellis/Reed-Solomon-Codierers,
Fig. 2 ein Blockschaubild eines herkömmlichen Trellis/Reed-Solomon-Decodierers;
Fig. 3 ein Blockschaubild eines herkömmlichen Trellis-Decodierers;
Fig. 4 ein Blockschaubild eines herkömmlichen Reed-Solomon-Decodierers;
Fig. 5 ein Blockschaubild eines kombinierten Reed-Solomon/Trellis-Decodierers gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 6 ein Blockschaubild eines kombinierten Reed-Solomon/Trellis-Decodierers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
Fig. 7 ein Blockschaubild eines kombinierten Reed-Solomon/Trellis-Decodierers gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Wie es in Fig. 1 zu sehen ist, liegt bei einem herkömmlichen Sender der Reed-Solomon- (RS)-Codierer 1 vor dem Trellis-Codierer 2, und die beiden Codierer werden getrennt behan­ delt. Der Trellis-Codierer 1 nimmt einen Block Daten, in Bytes gruppiert und kombiniert mit einer bestimmten Anzahl von Fehlerprüfdatenbytes, die erzeugt worden sind, indem alle Da­ tenbytes durch einen Polynom g(X)-Codierer geleitet werden. Die Ausgabe des RS-Codierers 1 ist auch Byte-orientiert. Die Daten werden dann durch ein Parallel-Seriell-Schieberegister 3 geschickt, welches die Datenbytes aufnimmt, sie in Datenbits umwandelt und die Datenbits zu dem Trellis-Codierer 2 überträgt. Bei den veranschaulichten Systemen, sowohl beim her­ kömmlichen als auch beim neuen, sind der Trellis-Codierer und -Decodierer ein Turbo- Codierer bzw. Turbo-Decodierer.
Der Turbo-Codierer 2 umfaßt einen ersten Codierer 4, der die normale Dateneingabe emp­ fängt, und einen zweiten Codierer 6, der eine verschachtelte Dateneingabe empfängt. Die Daten werden durch einen Verschachteler 7 geschickt, bevor sie den Codierer 6 erreichen. Die Ausgabe des Turbo-Codierers 2 besteht aus Geradeaus-Daten X, codierten Daten Y1 und ver­ schachtelten codierten Daten Y2.
Der herkömmliche Empfänger (Fig. 2) umfaßt einen Turbo-Decodierer 8, ein Bit-Byte- Schieberegister 9 und einen RS-Decodierer 11.
Mit Bezug auf Fig. 3 umfaßt der Turbo-Decodierer einen ersten Decodierer 12, der die übertragenen Daten X und Y1 empfängt. Die Ausgabe des ersten Decodierers 12 wird durch einen Verschachteler 13, ähnlich dem Verschachteler 7, zu einem zweiten Decodierer 14 übertragen. Der zweite Decodierer 14 empfängt auch die übertragenen Daten Y2. Die Ausga­ be des zweiten Decodierers 14 wird durch einen Entschachteler 16 und zurück zu dem ersten Decodierer 12 für eine weitere Iteration übertragen. Beide Decodierer nehmen eine weiche Eingabe und erzeugen eine weiche Ausgabe. Nach einer bestimmten Anzahl von Iterationen wird die weiche Ausgabe durch das Gatter 17 zum Entscheidungsblock 18 übertragen, wo eine Bit-Entscheidung basierend auf der weichen Ausgabe getroffen wird.
Wie oben erwähnt läuft die Bitstrom-Ausgabe von dem Turbo-Decodierer 8 durch das Schie­ beregister 9 und wird eine Byte-orientierte Ausgabe, die an den RS-Decodierer 11 geschickt wird.
Die erste Stufe des RS-Decodierers (Fig. 4) ist Syndrom-Berechnung 19, bei der ein Satz kumulativer "Summen" der Daten in einem gegebenen RS-Block berechnet wird. Die Anzahl der Syndrome ist gleich der Anzahl der Fehlerprüf-Datenbytes in dem Block. Wenn alle Syn­ drome gleich Null sind, wird der RS-Decodierer unmittelbar anhalten, da dieses anzeigt, daß kein Fehler erfaßt worden ist.
Die zweite Stufe 21 besteht daraus, ein Fehlerlokalisierungs-Polynom zu berechnen, wobei die Syndrome verwendet werden, um dessen Koeffizienten zu bestimmen. Die Fehlerorte werden bestimmt, indem das Fehlerlokalisierungs-Polynom bewertet wird. Wenn die Anzahl der Fehler geringer ist als die Hälfte der Anzahl der Fehlerprüfbytes in dem RS-Codewort, wird das Fehlerlokalisierungs-Polynom alle Fehlerorte ergeben. Sonst wird ein Indikator 22 für einen "nicht korrigierbaren Fehler" ausgegeben, der angibt, daß die Anzahl der Fehler in dem RS-Codewort zu groß ist, als daß sie von dem RS-Decodierer korrigiert werden könnten.
In der nächsten Stufe 23 werden die Größen der Fehler berechnet, wobei die Fehlersyndrome und die Wurzeln des Fehlerlokalisierungs-Polynoms benutzt werden.
In der letzten Stufe 24 werden die Fehlergrößen benutzt, um die verdorbenen übertragenen Daten zurück in die ursprünglichen Daten umzuwandeln. Gemäß der vorliegenden Erfindung werden die Anfangsergebnisse vom RS-Decodierer benutzt, um die Anzahl der Iterationen zu steuern, die vom Turbo-Decodierer durchgeführt werden, anstatt daß der Turbo-Decodierer und der RS-Decodierer unabhängig laufen, so daß die Leistung verringert wird, die durch un­ nötige Iterationen verbraucht wird.
Gemäß der ersten Ausführungsform der vorliegenden Erfindung (siehe Fig. 5) arbeitet der Turbo-Decodierer 8 in derselben Weise wie der oben diskutierte herkömmliche Turbo- Decodierer, wobei ein erster Decodierer 12, ein Verschachteler 13, ein zweiter Decodierer 14, ein Entschachteler 16 und ein Entscheidungsblock 18 verwendet werden.
Wie zuvor wandelt ein Bit-Byte-Schieberegister 9 die Datenbits in Datenbytes zur Übertra­ gung an den RS-Decodierer 11 um. Anders jedoch als bei den herkömmlichen Decodierern ist eine Logiksteuerschaltung 26 zwischen den Turbo-Decodierer 8 und den RS-Decodierer 11 geschaltet, wodurch der Turbo-Decodierer 8 angehalten wird, falls irgendeine der folgenden Bedingungen erfüllt ist:
  • 1. Alle Syndrome, die während des Syndrom-Berechnungsschritts 19 berechnet worden sind, sind Null;
  • 2. der Indikator 22 für den nicht korrigierbaren Fehler aus der Stufe 21 des Fehlerlokalisie­ rungs-Polynoms ist Null, was anzeigt, daß selbst wenn es Fehler in der Ausgabe des Turbo-Decodierers gibt, alle Fehler in dem Codewort von dem RS-Decodierer korri­ gierbar sind; und
  • 3. der Turbo-Decodierer hat bereits eine gegebene Anzahl von Iterationen durchgeführt.
Der Vorteil dieser Ausführungsform ist, daß der Turbo-Decodierer 8 angehalten werden kann, selbst wenn seine Ausgabe Fehler enthält. Demgemäß wird in den meisten Fällen lediglich eine Iteration des Turbo-Decodierers ausreichen. Der Nachteil dieses Schemas ist jedoch, daß die Hälfte der erforderlichen RS-Decodiereroperation für jede Iteration des Turbo- Decodierers durchgeführt werden muß.
Mit Bezug auf Fig. 6 unterscheidet sich die zweite Ausführungsform der vorliegenden Er­ findung von der ersten Ausführungsform dahingehend, daß das Decodieren in dem zweite Decodierer 14 geschieht, bevor in dem ersten Decodierer 12 decodiert wird. Diese Anordnung ermöglicht es, daß die Datenausgabe von dem ersten Decodierer 12 unmittelbar an den RS- Decodierer 11 gegeben wird, in dem die Syndrom-Berechnung beginnen kann, sobald das erste Byte ausgegeben ist. Darüberhinaus wird die Syndrom-Berechnung ungefähr zur selben Zeit beendet wie die Iteration des Turbo-Decodierers. Bei der vorangegangenen Ausführungs­ form würden alle Daten im Entschachteler 16 entschachtelt werden, bevor die Syndrom- Berechnung beginnen konnte. Bei dieser Ausführungsform wird die Ausgabe des ersten De­ codierers nicht verschachtelt, bis sie zu dem zweiten Decodierer 14 zurückgeschickt wird. Eine Logiksteuerschaltung 27 dieser Ausführungsform hält den Turbo-Decodierer an, falls eine der folgenden Bedingungen erfüllt ist:
  • 1. alle Syndrome in dem RS-Decodierer sind Null;
  • 2. der Turbo-Decodierer hat bereits eine gegebene Anzahl Iterationen durchgeführt.
Wie in Fig. 6 gezeigt, werden X-Daten im Verschachteler 32 vor dem Decodierer 2 ver­ schachtelt.
Der Vorteil dieser Ausführungsform ist, daß sie weniger Schaltungen für jede Iteration be­ nutzt, führt jedoch im Mittel dazu, daß eine Zunahme in der Anzahl der Iteration erforderlich ist.
Die dritte Ausführungsform, wie sie in Fig. 7 zu sehen ist, ist der zweiten Ausführungsform sehr ähnlich, mit der Ausnahme, daß, anstatt daß die Ergebnisse der Syndrom-Berechnungen verwendet werden, eine Polynom-Teilerschaltung 28 verwendet wird, indem das Polynom g­ (X) des RS-Generators benutzt wird, wodurch, wenn es keine Fehler in dem Datenwort gibt, nachdem alle empfangenen Datenbytes, einschließlich der Fehlerprüfbytes, in die Teller­ schaltung verschoben sind, all die Register im Teilepolynom g(X) nur Nullen enthalten sollten. Demgemäß wird eine Steuerlogikschaltung 29 dieser Ausführungsform den Turbo- Codierer anhalten, wenn entweder die Ausgabe der Tellerschaltung 28 Null ist, nachdem der gesamte Datenblock eingeschoben ist, oder der Turbo-Decodierer bereits eine vorgegeben Anzahl von Iterationen durchgeführt hat. Die Polynom-Teilerschaltung ist viel einfacher als die Syndrom-Berechnung, und die mittlere Anzahl der Iterationen des Turbo-Decodierers für dieses Schema ist dieselbe wie für das vorangegangene Schema, jedoch ist eine zusätzliche Polynom-Teilerschaltung erforderlich. Wenn jedoch die Iterationen des Turbo-Decodierers angehalten werden, da die Teilerschaltung 28 anzeigt, daß das Codewort fehlerfrei ist, kann die Operation des RS-Decodierers durch das Gatter 31 umgangen werden, um den Energie­ verbrauch zu verringern.
Die in der vorstehenden Beschreibung, in der Zeichnung sowie in den Ansprüchen offenbar­ ten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.
BEZUGSZEICHENLISTE
1
Reed-Solomon-Codierer
2
Trellis-Codierer
3
Parallel-Seriell-Schieberegister
4
Erster Codierer
6
Zweiter Codierer
7
Verschachteler
8
Turbo-Decodierer
9
Bit-Byte-Schieberegister
11
Reed-Solomon-Decodierer
12
Erster Decodierer
13
Verschachteler
14
Zweiter Decodierer
16
Entschachteler
17
Gatter
18
Entscheidungsblock
19
Syndrom-Berechnung
21
Zweite Stufe
22
Indikator für nicht korrigierbaren Fehler
23
Nächste Stufe
24
Letzte Stufe
27
Logiksteuerschaltung
28
Polynom-Teilerschaltung
29
Steuerlogikschaltung
31
Gatter
32
Verschachteler

Claims (28)

1. Decodierer zur Verwendung in einem Datenkommunikationssystem zum Decodieren eines Stroms von Daten, die gefaltet und nach Reed-Solomon codiert worden sind, mit:
einem Trellis-Decodierer zum Durchführen wenigstens einer Iteration zum Decodieren des Stroms der Daten;
einem Reed-Solomon-Decodierer zum weiteren Decodieren des codierten Stroms der Daten, nachdem der Trellis-Decoder angehalten hat, und mit einer Syndrom- Recheneinrichtung zum Berechnen von Syndromen nach jeder Iteration des Trellis- Decodierers; und
einer Steuereinrichtung (27) zum Anhalten des Trellis-Decodierers, so daß er keine weitere Iteration durchführt, falls alle Syndrome, die in der Syndrom-Recheneinrichtung berechnet worden sind, Null sind.
2. Decodierer nach Anspruch 1, bei dem der Trellis-Decodierer ein Turbo-Decodierer ist.
3. Decodierer nach Anspruch 2, bei dem der Turbo-Decodierer so ausgelegt ist, daß er einen Strom von Daten von einem Sender empfängt, der einen ersten Codierer mit nor­ maler Dateneingabe und einen zweiten Codierer mit verschachtelter Dateneingabe um­ faßt, wobei die Ausgabe des Senders X, welche die Daten wie eingegeben darstellt, Y1, welches die turbo-codierten Daten darstellt, und Y2, welches die verschachtelten und turbo-codierten Daten darstellt, aufweist; und
bei dem der Turbo-Decodierer aufweist:
einen ersten Decodierer (12), der X und Y1 nach der Übertragung von dem Sender empfängt,
einen Verschachteler (13) zum Verschachteln der Ausgabe von dem ersten Deco­ dierer (12),
einen zweiten Decodierer (14), der die Ausgabe von dem Verschachteler und Y2 empfängt, nach der Übertragung von dem Sender; und
einen Entschachteler (16) zum Entschachteln der Ausgabe von dem zweiten De­ codierer (12);
wobei die Ausgabe von dem Entschachteler (16) zurück an den ersten Decodierer (12) für eine weitere Iteration durch den Turbo-Decodierer gegeben wird, falls nicht alle Syndrome, die in der Syndrom-Recheneinrichtung (19) berechnet sind, Null sind.
4. Decodierer nach Anspruch 1, bei dem der Reed-Solomon-Decodierer weiter eine Indi­ katoreinrichtung (22) für einen nicht korrigierbaren Fehler aufweist, um nach jeder Ite­ ration eine Angabe zur Verfügung zu stellen, daß die Ausgabe aus dem Turbo- Decodierer Fehler enthält, die von dem Reed-Solomon-Decodierer nicht korrigiert wer­ den können; und
bei dem die Steuereinrichtung (27) den Turbo-Decodierer anhält, so daß er keine weite­ re Iteration durchführt, falls die Indikatoreinrichtung (22) für den nichtkorrigierbaren Fehler anzeigt, daß die Ausgabe aus dem Turbo-Decodierer keine unkorrigierbaren Fehler enthält.
5. Decodierer nach Anspruch 2, bei dem der Turbo-Decodierer so ausgelegt ist, daß er einen Strom von Daten von einem Sender empfängt, der einen ersten Codierer mit nor­ maler Dateneingabe und einen zweiten Codierer mit verschachtelter Dateneingabe um­ faßt, wobei die Ausgabe des Senders X, welches die Daten wie eingegeben darstellt, Y1, welches die turbo-codierten Daten darstellt, und Y2, welches die verschachtelten und turbo-codierten Daten darstellt, aufweist; und
bei dem der Turbo-Decodierer aufweist:
einen ersten Decodierer (14), der X und Y2 nach der Übertragung von dem Sender empfängt;
einen Entschachteler (16) zum Entschachteln der Ausgabe aus dem ersten Deco­ dierer (14);
einen zweiten Decodierer (12), der die Ausgabe von dem Entschachteler (16) und Y1 nach der Übertragung von dem Sender empfängt;
einen Verschachteler (13) zum Verschachteln der Ausgabe von dem zweiten De­ codierer (12) für die Eingabe in den ersten Decodierer (14) für eine weitere Itera­ tion durch den Turbo-Decodierer;
wobei die Ausgabe aus dem zweiten Decodierer (12) in dem Reed-Solomon-Decodierer empfangen wird, ohne daß sie entschachtelt werden muß, so daß die Syndrom- Recheneinrichtung das Berechnen der Syndrome zu im wesentlichen derselben Zeit be­ enden kann, zu der der Turbo-Decodierer eine Iteration beendet.
6. Decodierer zur Verwendung in einem Datenkommunikationssystem zum Decodieren eines Stroms von Daten, der gefaltet und nach Reed-Solomon codiert worden ist, mit:
einem Trellis-Decodierer zum Durchführen wenigstens einer Iteration zum Decodieren des Stroms der Daten;
einer Teilerschaltungseinrichtung (28), die das Reed-Solomon-Poylnom g(X) benutzt; und
einer Steuereinrichtung (29) zum Anhalten des Trellis-Decodierers, so daß er keine weitere Iteration durchführt, wenn alle Register in dem Teilerpolynom g(X) nur Nullen enthalten, nachdem der gesamte turbo-decodierte Datenstrom hinein verschoben ist; und
einen Reed-Solomon-Decodierer zum weiteren Decodieren des codierten Stroms der Daten, nachdem der Trellis-Decodierer angehalten hat.
7. Decodierer nach Anspruch 6, bei dem der Reed-Solomon-Decodierer umgangen wird, falls der Turbo-Decodierer angehalten hat, wenn alle die Register in dem Teilerpolynom g(X) Null sind, nachdem der gesamte turbo-decodierte Datenstrom hineingeschoben worden ist.
8. Decodierer nach einem der Ansprüche 1 bis 7, der weiter ein Bit-Byte-Schieberegister zwischen dem Trellis-Decodierer und dem Reed-Solomon-Decodierer zum Umwandeln der Ausgabe aus dem Trellis-Decodierer von Bits in Bytes aufweist, die in den Reed- Solomon-Decodierer eingegeben werden.
9. Decodierer nach einem der Ansprüche 1 bis 8, bei dem die Steuereinrichtung (27, 29) den Trellis-Decodierer anhält, damit er keine weitere Iteration durchführt, wenn der Trellis-Decodierer bereits eine voreingestellte Anzahl von Iterationen durchgeführt hat.
10. Verfahren zur Verwendung in einem Datenkommunikationssytem zum Decodieren ei­ nes Stroms von Daten, der gefaltet und nach Reed-Solomon codiert worden ist, mit den Schritten:
Trellis-Decodieren des Stroms der Daten während wenigstens einer Iteration durch ei­ nen Trellis-Decodierer;
Berechnen von Reed-Solomon-Syndromen nach jeder Iteration des Trellis-Decodierers;
Anhalten des Trellis-Decodierers, damit er keine weitere Iteration durchführt, wenn alle Reed-Solomon-Syndrome Null sind; und
Reed-Solomon-Decodieren des codierten Stroms der Daten, nachdem der Trellis- Decoder angehalten hat, in einem Reed-Solomon-Decodierer.
11. Verfahren nach Anspruch 10, bei dem das Trellis-Decodieren das Turbo-Decodieren in einem Turbo-Decodierer aufweist.
12. Verfahren nach Anspruch 11, bei dem der Turbo-Codierer so ausgelegt ist, daß er einen Strom von Daten von einem Sender empfängt, der einen ersten Codierer mit normaler Dateneingabe und einen zweiten Codierer mit verschachtelter Dateneingabe umfaßt, wobei die Ausgabe des Senders X, welches die Daten wie eingegeben darstellt, Y1, wel­ ches die turbo-codierten Daten darstellt, und Y2, welches die verschachtelten und turbo­ codierten Daten darstellt, aufweist; und
wobei der Turbo-Decodierschritt aufweist:
Decodieren von X und Y1 nach der Übertragung von dem Sender;
Verschachteln der Ausgabe von einem ersten Decodierer;
Decodieren der Ausgabe von dem Verschachteler und Y2 nach der Übertragung von dem Sender;
Entschachteln der Ausgabe; und
Senden der Ausgabe von dem Entschachteler zurück zu denn ersten Decodierer für eine weitere Iteration durch den Turbo-Decodierer falls nicht alle Syndrome, die in der Syn­ drom-Recheneinrichtung berechnet worden sind, Null sind.
13. Verfahren nach Anspruch 12, das weiter das Bestimmen, nach jeder Iteration des Turbo- Codierers, ob die Ausgabe von dem Turbo-Decodierer Fehler enthält, die von dem Reed-Solomon-Decodierer nicht korrigiert werden können, und
das Anhalten des Turbo-Decodierers, so daß keine weitere Iteration ausgeführt wird, wenn die Ausgabe von dem Turbo-Decodierer keine nicht korrigierbaren Fehler enthält,
aufweist.
14. Verfahren nach Anspruch 11, bei dem der Turbo-Decodierer so ausgelegt ist, daß er einen Strom von Daten von einem Sender empfängt, der einen ersten Codierer mit nor­ maler Dateneingabe und einen zweiten Codierer mit verschachtelter Dateneingabe um­ faßt, wobei die Ausgabe des Senders X, welches die Daten wie eingegeben darstellt, Y1, welches die turbo-codierten Daten darstellt, und Y2, welches die verschachtelten und turbo-codierten Daten darstellt, aufweist; und
wobei der Turbo-Decodierschritt aufweist:
Decodieren von X und Y2 nach der Übertragung von dem Sender;
Entschachteln der Ausgabe aus dem ersten Decodierer in einem Entschachteler;
Decodieren der Ausgabe aus dem Entschachteler und Y1 nach der Übertragung von dem Sender; und
Verschachteln der Ausgabe von dem zweiten Decodierer für die Ausgabe in den ersten Decodierer für eine weitere Iteration durch den Turbo-Decodierer;
wobei die Ausgabe von dem zweiten Decodierer in dem Reed-Solomon-Decodierer erhalten wird, ohne daß sie entschachtelt werden muß, so daß es möglich wird, daß die Syndrom-Recheneinrichtung das Berechnen der Syndrome zu im wesentlichen dersel­ ben Zeit beenden kann, zu der der Turbo-Decodierer eine Iteration beendet.
15. Verfahren zur Verwendung in einem Datenkommunikationssystem zum Decodieren eines Stroms von Daten, der gefaltet und nach Reed-Solomon codiert worden ist, das aufweist:
Trellis-Decodieren des Stroms der Daten während wenigstens einer Iteration;
Leiten des Stroms der Daten durch eine Teiler-Schaltungseinrichtung, wobei ein Reed- Solomon-Polonom g(X) verwendet wird;
Anhalten des Trellis-Decoders, so daß er keine weitere Iteration durchführt, wenn alle Register in dem Teilerpolynom g(X) Null sind, nachdem der gesamte Datenstrom hin­ eingeschoben ist; und
Reed-Solomon-Decodieren des codierten Stroms der Daten, nachdem der Trellis- Decodierer angehalten hat.
16. Verfahren nach Anspruch 15, das weiterhin das Umgehen des Reed-Solomon- Decodierers umfaßt, falls der Turbo-Decodierer angehalten hat, wenn alle Register in dem Teilerpolynom g(X) Null sind, nachdem der gesamte Datenstrom hineingeschoben ist.
17. Verfahren nach einem der Ansprüche 10 bis 16, das weiterhin des Umwandelns der Ausgabe aus dem Trellis-Decodierer in ein Bit-Byte-Schieberegister für die Eingabe in den Reed-Solomon-Decodierer aufweist.
18. Verfahren nach einem der Ansprüche 10 bis 17, das weiterhin das Anhalten des Trellis- Decodierers umfaßt, so daß er keine weitere Iteration durchführt, wenn der Trellis- Decoder bereits eine voreingestellte Anzahl von Iterationen durchgeführt hat.
19. Datenkommunikationssystem, das umfaßt:
einen Codierer, mit
einen Reed-Solomon-Codierer (1) zum Codieren eines Stroms von Daten; und
einen Trellis-Codierer (2) zum weiteren Codieren des nach Reed-Solomon codierten Stroms der Daten; und
einen Decodierer, mit:
einem Trellis-Decodierer (8) zum Durchführen wenigstens einer Iteration zum Decodie­ ren des Stroms der Daten;
einen Reed-Solomon-Decodierer (11) zum weiteren Decodieren des codierten Stroms der Daten, nachdem der Trellis-Decodierer angehalten hat, und einschließlich einer Syndrom-Recheneinrichtung zum Berechnen von Syndromen nach jeder Iteration des Trellis-Decodierers; und
einer Steuereinrichtung zum Anhalten des Trellis-Decodierers, so daß er keine weitere Iteration durchführt, wenn alle Syndrome, die in der Syndrom-Recheneinrichtung be­ rechnet worden sind, Null sind.
20. Datenkommunikationssystem nach Anspruch 19, bei dem der Trellis-Decodierer (8) ein Turbo-Decodierer ist.
21. Datenkommunikationssystem nach Anspruch 20, bei dem der Turbo-Codierer umfaßt:
einen ersten Codierer (14) mit normaler Dateneingabe; und
einen zweiten Codierer (6) mit verschachtelter Dateneingabe;
wobei die Ausgabe des Senders X, welches die Daten wie eingegeben darstellt, Y1, wel­ ches die turbo-codierten Daten darstellt, und Y2, welches die verschachtelten und turbo­ codierten Daten darstellt, aufweist.
22. Datenkommunikationssystem nach Anspruch 21, bei dem der Turbo-Decodierer auf­ weist:
einen ersten Decodierer, der X und Y1 nach der Übertragung von dem Sender empfängt;
einen Verschachteler zum Verschachteln der Ausgabe von dem ersten Decodierer;
einen zweiten Decodierer, der die Ausgabe von dem Verschachteler und Y2 nach der Übertragung von dem Sender empfängt; und
einen Entschachteler zum Entschachteln der Ausgabe von dem zweiten Decodierer;
wobei die Ausgabe aus dem Entschachteler zurück in den ersten Decodierer für eine weitere Iteration durch den Turbo-Decodierer zurückgeführt wird, falls nicht alle Syn­ drome, die in der Syndrom-Recheneinrichtung berechnet worden sind, Null sind.
23. Datenkommunikationssystem nach Anspruch 22, bei dem der Reed-Solomon- Decodierer weiterhin eine Anzeigeeinrichtung für nicht korrigierbare Fehler aufweist, um eine Angabe nach jeder Iteration zu liefern, daß die Ausgabe aus dem Turbo- Decodierer Fehler enthält, die von dem Reed-Solomon-Decodierer nicht korigiert wer­ den können; und
wobei die Steuereinrichtung den Turbo-Decoder anhält, so daß keine weitere Iteration durchgeführt wird, wenn die Indikatoreinrichtung für nicht korrigierbare Fehler anzeigt, daß die Ausgabe von dem Turbo-Decodierer keine nicht korrigierbaren Fehler enthält.
24. Datenkommunikationssystem nach Anspruch 21, bei dem der Turbo-Decodierer auf­ weist:
einen ersten Decodierer, der X und Y2 nach der Übertragung von dem Sender empfängt;
einen Entschachteler zum Entschachteln der Ausgabe von dem ersten Decodierer;
einen zweiten Decodierer, der die Ausgabe von dem Entschachteler und Y1 nach der Übertragung von dem Sender erhält; und
einen Verschachteler zum Verschachteln der Ausgabe von dem zweiten Decodierer für die Eingabe in den ersten Decodierer für eine weitere Iteration durch den Turbo- Decodierer;
wodurch die Ausgabe von dem zweiten Decodierer in dem Reed-Solomon-Decodierer empfangen wird, ohne daß sie entschachtelt werden muß, so daß es möglich wird, daß die Syndrom-Recheneinrichtung das Berechnen der Syndrome im wesentlichen zu der­ selben Zeit beendet, zu der der Turbo-Decodierer eine Iteration beendet.
25. Datenkommunikationssystem, das umfaßt:
einen Codierer, mit:
einen Reed-Solomon-Codierer zum Codieren eines Stroms von Daten; und
einen Trellis-Codierer zum weiteren Codieren des nach Reed-Solomon codierten Stroms von Daten; und
einen Decodierer, mit:
einem Trellis-Decodierer zum Durchführen wenigstens einer Iteration zum Decodieren des Stroms von Daten;
einer Teilerschaltungseinrichtung, welches das Reed-Solomon-Polynom g(X) verwen­ det;
einer Steuereinrichtung zum Anhalten des Trellis-Decodierers, so daß er keine weitere Iteration durchführt, wenn alle die Register in dem Teilungspolynom g(X) Null sind, nachdem der gesamte Datenstrom hineingeschoben ist; und
einem Reed-Solomon-Decodierer zum weiteren Decodieren des codierten Stroms der Daten, nachdem der Trellis-Decodierer angehalten hat.
26. Datenkommunikationssystem nach Anspruch 25, bei dem der Reed-Solomon- Decodierer umgangen wird, wenn der Turbo-Decodierer angehalten hat, wenn alle Re­ gister in dem Teilerpolynom g(X) Null sind, nachdem der gesamte Datenstrom hinein­ geschoben ist.
27. Datenkommunikationssystem nach einem der Ansprüche 19 bis 26, das aufweist:
ein Byte-Bit-Register (3) zwischen dem Reed-Solomon-Codierer (1) und dem Trellis- Codierer (2); und
ein Bit-Byte-Schieberegister (9) zwischen dem Trellis-Decodierer (8) und dem Reed- Solomon-Decodierer (11).
28. Datenkommunikationssystem nach einem der Ansprüche 19 bis 27, bei dem die Steuer­ einrichtung den Trellis-Decodierer anhält, so daß er keine weitere Iteration durchführt, wenn der Trellis-Decodierer bereits eine vorbestimmte Anzahl von Iterationen durchge­ führt hat.
DE10139116A 2000-08-10 2001-08-09 Kombination aus Reed-Solomon- und Turbo-Codierung Expired - Fee Related DE10139116B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB00195453 2000-08-10
GB0019545A GB2366159B (en) 2000-08-10 2000-08-10 Combination reed-solomon and turbo coding

Publications (2)

Publication Number Publication Date
DE10139116A1 true DE10139116A1 (de) 2002-03-07
DE10139116B4 DE10139116B4 (de) 2005-11-03

Family

ID=9897270

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10139116A Expired - Fee Related DE10139116B4 (de) 2000-08-10 2001-08-09 Kombination aus Reed-Solomon- und Turbo-Codierung

Country Status (5)

Country Link
US (1) US20020023246A1 (de)
CN (1) CN1338839A (de)
DE (1) DE10139116B4 (de)
FR (1) FR2812990A1 (de)
GB (1) GB2366159B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222286B2 (en) 2002-01-11 2007-05-22 Samsung Electronics Co., Ltd. Decoding device having a turbo decoder and an RS decoder concatenated serially and a method of decoding performed by the same

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068729B2 (en) 2001-12-21 2006-06-27 Digital Fountain, Inc. Multi-stage code generator and decoder for communication systems
US6307487B1 (en) 1998-09-23 2001-10-23 Digital Fountain, Inc. Information additive code generator and decoder for communication systems
US9240810B2 (en) 2002-06-11 2016-01-19 Digital Fountain, Inc. Systems and processes for decoding chain reaction codes through inactivation
EP2357732B1 (de) 2002-10-05 2022-04-06 QUALCOMM Incorporated Systematische kodierung und dekodierung von kettenreaktionskoden
US7707055B2 (en) * 2003-09-12 2010-04-27 Altisource Solutions S.A.R.L. Method and system for vendor management
KR101170629B1 (ko) 2003-10-06 2012-08-02 디지털 파운튼, 인크. 단일 송신기 또는 다중 송신기를 갖는 통신 시스템의 에러 정정 다중-스테이지 코드 생성기 및 디코더
JP4787167B2 (ja) * 2003-12-01 2011-10-05 デジタル ファウンテン， インコーポレイテッド サブシンボル・ベース符号を使用する消去からのデータの保護
EP1743431A4 (de) 2004-05-07 2007-05-02 Digital Fountain Inc Dateiherunterlade- und -streamingsystem
US7607071B2 (en) * 2005-01-28 2009-10-20 Intel Corporation Error correction using iterating generation of data syndrome
KR100767052B1 (ko) * 2005-12-30 2007-10-17 전남대학교산학협력단 피드백을 갖는 트렐리스 디코더 구조의 ｄｔｖ 수신기 및디코딩 방법
US9136983B2 (en) 2006-02-13 2015-09-15 Digital Fountain, Inc. Streaming and buffering using variable FEC overhead and protection periods
US9270414B2 (en) 2006-02-21 2016-02-23 Digital Fountain, Inc. Multiple-field based code generator and decoder for communications systems
WO2007134196A2 (en) 2006-05-10 2007-11-22 Digital Fountain, Inc. Code generator and decoder using hybrid codes
US9380096B2 (en) 2006-06-09 2016-06-28 Qualcomm Incorporated Enhanced block-request streaming system for handling low-latency streaming
US9419749B2 (en) 2009-08-19 2016-08-16 Qualcomm Incorporated Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
US9386064B2 (en) 2006-06-09 2016-07-05 Qualcomm Incorporated Enhanced block-request streaming using URL templates and construction rules
US9432433B2 (en) 2006-06-09 2016-08-30 Qualcomm Incorporated Enhanced block-request streaming system using signaling or block creation
US9209934B2 (en) 2006-06-09 2015-12-08 Qualcomm Incorporated Enhanced block-request streaming using cooperative parallel HTTP and forward error correction
US9178535B2 (en) 2006-06-09 2015-11-03 Digital Fountain, Inc. Dynamic stream interleaving and sub-stream based delivery
US7783952B2 (en) * 2006-09-08 2010-08-24 Motorola, Inc. Method and apparatus for decoding data
AU2008298602A1 (en) 2007-09-12 2009-03-19 Digital Fountain, Inc. Generating and communicating source identification information to enable reliable communications
KR20090083758A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 연접 부호 복호화 방법 및 장치
US8245117B1 (en) * 2008-12-23 2012-08-14 Link—A—Media Devices Corporation Low complexity chien search in chase-type decoding of reed-solomon codes
US9281847B2 (en) 2009-02-27 2016-03-08 Qualcomm Incorporated Mobile reception of digital video broadcasting—terrestrial services
US8503347B2 (en) * 2009-03-31 2013-08-06 Lg Electronics Inc. Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system
US9288010B2 (en) 2009-08-19 2016-03-15 Qualcomm Incorporated Universal file delivery methods for providing unequal error protection and bundled file delivery services
US9917874B2 (en) 2009-09-22 2018-03-13 Qualcomm Incorporated Enhanced block-request streaming using block partitioning or request controls for improved client-side handling
US9485546B2 (en) 2010-06-29 2016-11-01 Qualcomm Incorporated Signaling video samples for trick mode video representations
US8918533B2 (en) 2010-07-13 2014-12-23 Qualcomm Incorporated Video switching for streaming video data
US9185439B2 (en) 2010-07-15 2015-11-10 Qualcomm Incorporated Signaling data for multiplexing video components
US9596447B2 (en) 2010-07-21 2017-03-14 Qualcomm Incorporated Providing frame packing type information for video coding
US9456015B2 (en) 2010-08-10 2016-09-27 Qualcomm Incorporated Representation groups for network streaming of coded multimedia data
US8958375B2 (en) 2011-02-11 2015-02-17 Qualcomm Incorporated Framing for an improved radio link protocol including FEC
US9270299B2 (en) 2011-02-11 2016-02-23 Qualcomm Incorporated Encoding and decoding using elastic codes with flexible source block mapping
US9253233B2 (en) 2011-08-31 2016-02-02 Qualcomm Incorporated Switch signaling methods providing improved switching between representations for adaptive HTTP streaming
US9843844B2 (en) 2011-10-05 2017-12-12 Qualcomm Incorporated Network streaming of media data
US8774324B2 (en) * 2011-12-14 2014-07-08 Xilinx, Inc. Systems and methods for changing decoding parameters in a communication system
US9294226B2 (en) 2012-03-26 2016-03-22 Qualcomm Incorporated Universal object delivery and template-based file delivery
US9571232B2 (en) * 2014-03-14 2017-02-14 Huawei Technologies Co., Ltd. System and method for faster than Nyquist transmission

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988677A (en) * 1975-06-23 1976-10-26 Nasa Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel
US5034966A (en) * 1987-03-09 1991-07-23 Hochstein Peter A Redundant and fault tolerant communication link
US5363408A (en) * 1992-03-24 1994-11-08 General Instrument Corporation Mode selective quadrature amplitude modulation communication system
US5912907A (en) * 1993-11-22 1999-06-15 Thomson Consumer Electronics, Inc. Satellite receiver code rate switching apparatus
US5511096A (en) * 1994-01-18 1996-04-23 Gi Corporation Quadrature amplitude modulated data for standard bandwidth television channel
US6034996A (en) * 1997-06-19 2000-03-07 Globespan, Inc. System and method for concatenating reed-solomon and trellis codes
US6138261A (en) * 1998-04-29 2000-10-24 Trw Inc. Concatenated coding system for satellite communications
EP1009098A1 (de) * 1998-12-10 2000-06-14 Sony International (Europe) GmbH Fehlerkorrektur mit Turbokodierung und CRC
US6553537B1 (en) * 1998-12-11 2003-04-22 Matsushita Electric Industrial Co., Ltd. Reed-Solomon decoding apparatus and control method therefor
US6606724B1 (en) * 2000-01-28 2003-08-12 Conexant Systems, Inc. Method and apparatus for decoding of a serially concatenated block and convolutional code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222286B2 (en) 2002-01-11 2007-05-22 Samsung Electronics Co., Ltd. Decoding device having a turbo decoder and an RS decoder concatenated serially and a method of decoding performed by the same

Also Published As

Publication number Publication date
GB0019545D0 (en) 2000-09-27
US20020023246A1 (en) 2002-02-21
CN1338839A (zh) 2002-03-06
DE10139116B4 (de) 2005-11-03
FR2812990A1 (fr) 2002-02-15
GB2366159B (en) 2003-10-08
GB2366159A (en) 2002-02-27

Similar Documents

Publication Publication Date Title
DE10139116A1 (de) Kombination aus Reed-Solomon- und Turbo-Codierung
EP1121762B1 (de) Verfahren zur kodierung oder dekodierung und vorrichtung zum kodieren oder dekodieren
DE69838451T2 (de) Verfahren und schaltung zur adaptiven kanalkodierung
DE102005010006B4 (de) Verfahren und Vorrichtung zum Terminieren einer iterativen Turbo-Dekodierung
DE19736676C1 (de) Verfahren zur Paketübertragung mit einem ARQ-Protokoll auf Übertragungskanälen in einem digitalen Übertragungssystem
DE69925151T2 (de) Effiziente normalisierung vom trelliszustandsmetrischem wert
DE10238841B4 (de) Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen
DE2914515A1 (de) Verfahren und vorrichtung fuer ein wirksames fehlerentdeckungs- und korrektursystem
WO1999011013A1 (de) Verfahren und einrichtung zur abschätzung der dienstqualität auf übertragungskanälen in einem digitalen übertragungssystem
EP0545498B1 (de) Verfahren und Schaltungsanordnung zum Decodieren von RS-codierten Datensignalen
DE10059490A1 (de) Exklusiv-Oder-Code (XOR-Code) und serielle Verkettungscodierer/-decodierer, die selbigen verwenden
DE19736626C1 (de) Verfahren zur Datenübertragung in einem digitalen Übertragungssystem bei paketvermitteltem Dienst
DE4105860C2 (de) Schaltungsanordnung zum Erkennen und Korrigieren von Fehlern in Datenworten
DE69728255T2 (de) Datenübertragungsverfahren und vorrichtung zur kodierung eines signals
WO2020089102A1 (de) Interleaving mit zirkularer zeilen-rotation für die übertragung bei telegramm-splitting
EP0353694B1 (de) Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation
DE69908629T2 (de) Hybrid verschachteler für turbo-kodierer
EP1016236B1 (de) Schnelle decodierung von partiell empfangenen faltungscodierten daten
DE19924211A1 (de) Verfahren und Vorrichtung zur flexiblen Kanalkodierung
WO2010012524A1 (de) Verfahren zum senden und empfangen eines datenblocks
DE102008055139B4 (de) Verfahren zum Empfangen eines Datenblocks
DE3933822A1 (de) Verfahren zum codieren und decodieren von binaeren daten sowie einrichtung zur durchfuehrung des verfahrens
EP1763168A1 (de) Verfahren zum Erzeugen von Datentelegrammen, die CRC-Sicherungsanhänge aufweisen, welche eine verringerte Restfehlerwahrscheinlichkeit bieten
EP2348639A2 (de) Codieren und Decodieren von Daten zur Übertragung über einen fehlerhaften Übertragungskanal
EP1592138A1 (de) Verfahren und Anordnung zur Vorwärtsfehlerkorrektur bei hohen Datenraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: 1021 TECHNOLOGIES KK, YOKOHAMA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee