DE10138659B4 - Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto - Google Patents

Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto Download PDF

Info

Publication number
DE10138659B4
DE10138659B4 DE10138659A DE10138659A DE10138659B4 DE 10138659 B4 DE10138659 B4 DE 10138659B4 DE 10138659 A DE10138659 A DE 10138659A DE 10138659 A DE10138659 A DE 10138659A DE 10138659 B4 DE10138659 B4 DE 10138659B4
Authority
DE
Germany
Prior art keywords
metal
chip
conductor track
track structure
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10138659A
Other languages
German (de)
Other versions
DE10138659A1 (en
Inventor
Jürgen Fischer
Frank PÜSCHNER
Peter Stampka
Stefan Paulus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10138659A priority Critical patent/DE10138659B4/en
Publication of DE10138659A1 publication Critical patent/DE10138659A1/en
Application granted granted Critical
Publication of DE10138659B4 publication Critical patent/DE10138659B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur, bei dem
in einem ersten Schritt unter Verwendung einer Maske (8) entweder eine Trägerplatte (6) aus Metall durch Ätzen einer Oberseite mit einer herzustellenden Leiterbahnstruktur (2) versehen wird oder eine Trägerplatte (6) aus Metall durch elektrolytische Abscheidung eines Metalles mit einer herzustellenden Leiterbahnstruktur (2) versehen wird, die so hergestellt wird, dass sie eine für ein elektronisches Etikett oder eine kontaktlose Chipkarte geeignete Antennenstruktur umfasst,
in einem zweiten Schritt ein Chip (1), der mit mindestens einem Anschlusskontakt versehen ist, auf der Metallplatte oder Trägerplatte (6) befestigt wird und zumindest der besagte Anschlusskontakt mit einer vorgesehenen Kontaktfläche der Leiterbahnstruktur elektrisch leitend verbunden wird,
in einem dritten Schritt der Chip (1) in eine Abdeckung (5) eingeschlossen wird und
in einem vierten Schritt die Trägerplatte (6) aus Metall derart entfernt wird, dass vorhandene Anteile der Leiterbahnstruktur...Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto, in which
in a first step using a mask (8) either a support plate (6) made of metal is provided by etching an upper side with a printed conductor structure (2) or a support plate (6) made of metal by electrolytic deposition of a metal with a printed conductor structure ( 2), which is manufactured to include an antenna structure suitable for an electronic tag or contactless chip card,
in a second step, a chip (1), which is provided with at least one connection contact, is fastened to the metal plate or carrier plate (6) and at least the said connection contact is electrically conductively connected to an intended contact surface of the conductor structure,
in a third step, the chip (1) is enclosed in a cover (5) and
in a fourth step, the support plate (6) is removed from metal so that existing portions of the conductor track structure ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur, insbesonders einer Antennenstruktur auf einem Träger, wie sie insbesondere für elektronische Etiketten oder Chipkarten eingesetzt wird.The The present invention relates to a process for the preparation of a Arrangement comprising a semiconductor chip and a conductor track structure connected thereto, in particular an antenna structure on a support, as in particular for electronic Labels or smart cards is used.

Elektronische Tags (ID-Tags, RF-ID-Tags, das sind elektronische Etiketten mit in einem IC-Chip gespeicherter Information) oder Chipkarten für kontaktlose Übermittlung von Energie und Daten bilden eine Anordnung aus einem Halbleiterchip und einer Antennenstruktur auf einem Träger. Bisher werden derartige Anordnungen hergestellt, indem eine elektrisch leitende Antennenstruktur aus einer ganzflächigen Metallisierung ausgeätzt oder in der gewünschten Struktur aufgedruckt oder als Spulenwicklung aufgeklebt oder eingeschmolzen wird. Der Chip wird getrennt davon hergestellt, gehäust und nachträglich auf dem Träger der Antennenstruktur befestigt und mit der Antennenstruktur verbunden. Das geschieht mit einem der bekannten Verfahren durch Wire-Bonding oder Flip-Chip-Montage.electronic Tags (ID tags, RF ID tags, these are electronic labels with information stored in an IC chip) or chip cards for contactless transmission of energy and data form an array of a semiconductor chip and an antenna structure on a carrier. So far, such Arrangements made by an electrically conductive antenna structure from a whole-area Etched metallization or in the desired Structure printed or glued or fused as a coil winding becomes. The chip is made separately, housed and clad retrospectively the carrier attached to the antenna structure and connected to the antenna structure. This happens with one of the known methods by wire-bonding or flip-chip mounting.

In der DE 198 40 220 A1 ist ein Verfahren zur Herstellung eines Transpondermoduls beschrieben, bei dem eine als Antenne strukturierte Leiterbahn auf einen Hilfsträger aufgebracht wird, ein Schaltungschip auf eine Leiterstruktur eines weiteren Hilfsträgers aufgebracht und in eine Isolationsschicht eingefasst wird, die Antenne mit dem Schaltungschip verbunden wird und die Hilfsträger entfernt werden.In the DE 198 40 220 A1 a method for producing a transponder module is described, in which a conductor pattern structured as an antenna is applied to a subcarrier, a circuit chip is applied to a conductor structure of a further subcarrier and enclosed in an insulating layer, the antenna is connected to the circuit chip and the subcarriers are removed ,

In der DE 196 39 902 C2 ist ein Verfahren zur Herstellung einer kontaktlosen Chipkarte beschrieben, bei dem auf eine Oberfläche eines Kartenkörpers eine als Antenne vorgesehene Leiterbahn so aufgebracht wird, dass sie über in einer Aussparung des Kartenkörpers vorhandene Höcker verläuft. Ein un gehäuster Chip wird in der Aussparung angeordnet und mit der Leiterbahn im Bereich der Höcker kontaktiert.In the DE 196 39 902 C2 a method for producing a contactless chip card is described in which on a surface of a card body provided as an antenna conductor is applied so that it passes over existing in a recess of the card body hump. An un gehäuster chip is placed in the recess and contacted with the conductor in the bumps.

Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Verfahren zur Herstellung eines elektronischen Tags oder einer kontaktlosen Chipkarte anzugeben.task The present invention is a simplified method for Production of an electronic tag or a contactless chip card specify.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These Task is with the method with the features of the claim 1 solved. Embodiments emerge from the dependent claims.

Bei dem erfindungsgemäßen Verfahren wird eine Leiterbahnstruktur durch oberseitige Ätzung einer Metallplatte oder durch elektrolytische Abscheidung eines Metalles auf eine maskierte Oberseite einer Trägerplatte aus demselben Metall hergestellt. Ein Halbleiterchip wird auf der Leiterbahnstruktur befestigt. Anschlusskontakte des Halbleiterchips werden mit dafür vorgesehenen Kontaktflächen der Leiterbahnstruktur verbunden. Das kann mittels Bonddrähten geschehen oder durch Herstellung eines direkten Kontaktes nach Art einer Flip-Chip-Montage, bei der der Chip mit einer mit Schaltungselementen und Anschlusskontakten versehenen Oberseite nach unten auf die Kontaktflächen aufgesetzt und damit dauerhaft elektrisch leitend verbunden wird, z. B. durch Löten. Nach dem Einkapseln des Halbleiterchips in eine Abdeckung, z. B. Umspritzen mit einer Vergussmasse, wird die Metall- oder Trägerplatte von der von dem Chip abgewandten Rückseite her soweit entfernt, dass nur die somit funktionsfähige Leiterbahnstruktur an der Rückseite vorhanden ist. Die Leiterbahnstruktur umfasst bei den vorgesehenen Anwendungen die Antennenstruktur, die jetzt noch auf einen Träger, z. B. einen Chipkartenkörper, ein Papieretikett oder eine Folie aufgebracht oder darin einlaminiert werden kann.at the method according to the invention is a conductor track structure by top-side etching of a metal plate or by electrolytic deposition of a metal on a masked Top of a backing plate made of the same metal. A semiconductor chip will be on the Wired track structure attached. Connection contacts of the semiconductor chip be with for provided contact surfaces connected to the interconnect structure. This can be done by means of bonding wires or by making a direct contact in the manner of a flip-chip mounting, at the chip with one with circuit elements and connection contacts provided upper side down on the contact surfaces and thus permanently connected electrically conductive, z. B. by Soldering. After encapsulating the semiconductor chip in a cover, for. B. Encasing with a potting compound, the metal or carrier plate far away from the reverse side of the chip, that only the thus functional Conductor structure at the back is available. The interconnect structure includes the intended Applications the antenna structure, which is now still on a support, for. B. a chip card body, a paper label or a foil applied or laminated therein can be.

Es folgt eine genauere Beschreibung von Beispielen des erfindungsgemäßen Verfahrens anhand der beigefügte 1 bis 7.The following is a more detailed description of examples of the method according to the invention with reference to the attached 1 to 7 ,

Die 1, 3 und 5 zeigen Zwischenprodukte nach verschiedenen Schritten des Verfahrens im Querschnitt.The 1 . 3 and 5 show intermediates after different steps of the process in cross section.

Die 2, 4 und 6 zeigen die entsprechenden Zwischenprodukte für eine alternative Ausführungsform.The 2 . 4 and 6 show the corresponding intermediates for an alternative embodiment.

Die 7 zeigt ein Schema einer typischen Anwendung.The 7 shows a schematic of a typical application.

Die 1 zeigt im Querschnitt eine Metallplatte 6 zum Beispiel aus Kupfer, auf der eine Fotolackmaske 8 aufgebracht ist. Die Fotolackmaske, die durch eine andere Maskierungstechnik ersetzt sein kann, besitzt Öffnungen, die entsprechend der herzustellenden Leiterbahnstruktur strukturiert sind. Die Oberseite der Metallplatte wird unter Verwendung der Maske so ausgeätzt (durch die nach unten gerichteten Pfeile angedeutet), dass an der Oberseite die vorgesehene Leiterbahnstruktur 2 entsteht.The 1 shows in cross section a metal plate 6 for example, made of copper, on which a photoresist mask 8th is applied. The photoresist mask, which may be replaced by another masking technique, has openings which are structured according to the printed wiring pattern to be produced. The upper side of the metal plate is etched out using the mask (indicated by the arrows pointing downwards), that at the top, the intended conductor track structure 2 arises.

Die 2 zeigt hierzu ein Alternative, bei der eine Trägerplatte 6 mit der Fotolackmaske 8 oder einer anderen Maske versehen wird, die Öffnungen entsprechend der herzustellenden Leiterbahnstruktur besitzt. Die Trägerplatte ist zum Beispiel Kupfer. In die Öffnungen der Maske wird elektrolytisch ein für die Leiterbahnstruktur 2 vorgesehenes, der Trägerplatte entsprechendes Metall abgeschieden, in dem Beispiel also ebenfalls Kupfer. Wenn die Öffnungen der Maske vollständig aufgefüllt werden, entstehen die dargestellten überhängenden, im Querschnitt pilzförmig aussehenden Strukturen.The 2 shows an alternative, in which a carrier plate 6 with the photoresist mask 8th or another mask having openings corresponding to the printed wiring pattern to be produced. The carrier plate is for example copper. In the openings of the mask is an electrolytic for the conductor track structure 2 provided, the carrier plate corresponding metal deposited, so in the example also copper. When the openings of the mask are completely filled up, the illustrated overhanging, mushroom-shaped structures appear.

Die 3 zeigt für das Ausführungsbeispiel der 1 das Zwischenprodukt nach dem Aufbringen des Chips 1 auf die geätzte Oberseite der Metallplatte und anschließendem Umspritzen mit einer Abdeckung 5. In dem hier dargestellten Beispiel wird der Chip 1 mit der Rückseite auf der geätzten Struktur befestigt, z. B. mit der Klebemasse 4. Die auf der Vorderseite oder Oberseite angeordneten Anschlusskontakte (nicht eingezeichnet) des Chips werden in der an sich bekannten Weise mit Bonddrähten angeschlossen. Diese Bonddrähte 3 sind mit dafür vorgesehenen Kontaktflächen der Leiterbahnstruktur 2 verbunden. Der Chip ist in eine Abdeckung 5 eingeschlossen, z. B. in eine Vergussmasse nach Art eines Globe-Top.The 3 shows for the embodiment of 1 the intermediate after application of the chip 1 on the etched top of the metal plate and then encapsulating with a cover 5 , In the example shown here is the chip 1 attached to the back of the etched structure, z. B. with the adhesive 4 , The arranged on the front or top terminal contacts (not shown) of the chip are connected in the conventional manner with bonding wires. These bonding wires 3 are provided with designated contact surfaces of the conductor track structure 2 connected. The chip is in a cover 5 included, z. B. in a potting compound in the manner of a globe top.

Die 4 zeigt das Zwischenprodukt gemäß der 3 für das Ausführungsbeispiel der 2. Die einander entsprechenden Komponenten sind in den 3 und 4 mit denselben Bezugszeichen versehen. Weitere Erläuterung zur 4 erübrigen sich damit.The 4 shows the intermediate according to the 3 for the embodiment of 2 , The corresponding components are in the 3 and 4 provided with the same reference numerals. Further explanation to the 4 unnecessary with it.

Bei beiden vorgestellten Ausführungsformen kann der Chip statt mit Bonddrähten direkt mit seinen Anschlusskontakten auf Kontaktflächen der Leiterbahnstruktur nach Art einer Flip-Chip-Montage angebracht werden. Statt der Klebemasse 4 oder zusätzlich zu der Klebemasse ist eine Lotmasse oder dergleichen für eine dauerhafte Befestigung vorgesehen, wodurch gleichzeitig eine dauerhafte elektrisch leitende Verbindung zwischen den zu verbindenden Anschlusskontakten und Kontaktflächen gebildet wird. Das ist von dem Prozess der Flip-Chip-Montage an sich bekannt. Für die Befestigung des Chips auf der Leiterbahnstruktur und die elektrische Verbindung kommen im Rahmen der Erfindung die gängigen Verfahren in Betracht, die auch für eine Montage des Chips auf einem Leadframe oder dergleichen geeignet sind.In both embodiments presented, the chip can be attached directly to its connection contacts on contact surfaces of the conductor track structure in the manner of a flip-chip mounting instead of with bonding wires. Instead of the adhesive 4 or in addition to the adhesive, a solder mass or the like is provided for a permanent attachment, whereby at the same time a permanent electrically conductive connection between the terminal contacts to be connected and contact surfaces is formed. This is known from the process of flip-chip mounting itself. For the attachment of the chip on the conductor track structure and the electrical connection come within the scope of the invention, the common methods into consideration, which are also suitable for mounting the chip on a lead frame or the like.

Die 5 und 6 zeigen die Anordnungen der 3 bzw. 4 nach dem rückseitigen Entfernen der Metallplatte im Umfang des unterhalb der Leiterbahnstruktur vorhandenen Anteils (6A in der 3) bzw. der Trägerplatte 6. Die Anteile der Leiterbahnstruktur sind jetzt nicht mehr durch die Metallplatte oder Trägerplatte miteinander verbunden oder kurzgeschlossen, so dass die Leiterbahnstruktur 2 ihre volle Funktionalität besitzt, insbesondere eine Antennenstruktur umfasst.The 5 and 6 show the arrangements of 3 respectively. 4 after the backside removal of the metal plate in the circumference of the portion present below the printed conductor structure ( 6A in the 3 ) or the carrier plate 6 , The portions of the conductor track structure are no longer connected or short-circuited by the metal plate or carrier plate, so that the conductor track structure 2 has its full functionality, in particular comprises an antenna structure.

Die 7 zeigt eine mögliche Anwendung als Tag oder Chipkarte. Die in den 5 und 6 dargestellten Anordnungen können so hergestellt werden, dass die Leiterbahnstruktur 2 die gesamte in der 7 dargestellte spiralförmige Antennenstruktur umfasst. Die Antennenanschlüsse des Chips 1 sind in diesem Beispiel mittels Bonddrähten 3 mit den Kontaktflächen der Antennenstruktur verbunden. Das Ganze kann auf einem Träger 7 aufgebracht werden, der wie erwähnt ein Chipkartenkörper, ein Papieretikett, eine Folie oder dergleichen sein kann.The 7 shows a possible application as a tag or chip card. The in the 5 and 6 arrangements shown can be made so that the conductor track structure 2 the whole in the 7 illustrated spiral antenna structure comprises. The antenna connections of the chip 1 are in this example by means of bonding wires 3 connected to the contact surfaces of the antenna structure. The whole thing can be on a carrier 7 can be applied, as mentioned, a chip card body, a paper label, a film or the like may be.

Claims (3)

Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur, bei dem in einem ersten Schritt unter Verwendung einer Maske (8) entweder eine Trägerplatte (6) aus Metall durch Ätzen einer Oberseite mit einer herzustellenden Leiterbahnstruktur (2) versehen wird oder eine Trägerplatte (6) aus Metall durch elektrolytische Abscheidung eines Metalles mit einer herzustellenden Leiterbahnstruktur (2) versehen wird, die so hergestellt wird, dass sie eine für ein elektronisches Etikett oder eine kontaktlose Chipkarte geeignete Antennenstruktur umfasst, in einem zweiten Schritt ein Chip (1), der mit mindestens einem Anschlusskontakt versehen ist, auf der Metallplatte oder Trägerplatte (6) befestigt wird und zumindest der besagte Anschlusskontakt mit einer vorgesehenen Kontaktfläche der Leiterbahnstruktur elektrisch leitend verbunden wird, in einem dritten Schritt der Chip (1) in eine Abdeckung (5) eingeschlossen wird und in einem vierten Schritt die Trägerplatte (6) aus Metall derart entfernt wird, dass vorhandene Anteile der Leiterbahnstruktur (2) nicht mehr durch die Trägerplatte (6) aus Metall miteinander verbunden oder kurzgeschlossen sind.Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected therewith, in which, in a first step, using a mask ( 8th ) either a carrier plate ( 6 ) of metal by etching an upper side with a printed conductor structure ( 2 ) or a carrier plate ( 6 ) of metal by electrolytic deposition of a metal having a conductor track structure ( 2 ), which is manufactured in such a way that it comprises an antenna structure suitable for an electronic label or a contactless chip card, in a second step a chip ( 1 ), which is provided with at least one terminal contact, on the metal plate or carrier plate ( 6 ) is attached and at least said terminal is electrically connected to a designated contact surface of the wiring pattern, in a third step of the chip ( 1 ) in a cover ( 5 ) and in a fourth step the carrier plate ( 6 ) is removed from metal such that existing portions of the conductor track structure ( 2 ) no longer through the support plate ( 6 ) are interconnected or shorted out of metal. Verfahren nach Anspruch 1, bei dem in einem fünften Schritt die in dem vierten Schritt hergestellte Anordnung auf einem Träger (7) aus der Gruppe von Chipkartenkörper, Papieretikett und Folie aufgebracht wird.A method according to claim 1, wherein in a fifth step the assembly produced in the fourth step is mounted on a support ( 7 ) is applied from the group of chip card body, paper label and foil. Verfahren nach Anspruch 1 oder 2, bei dem das Metall der Trägerplatte (6) Kupfer ist.Method according to claim 1 or 2, in which the metal of the carrier plate ( 6 ) Copper is.
DE10138659A 2001-08-07 2001-08-07 Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto Expired - Fee Related DE10138659B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10138659A DE10138659B4 (en) 2001-08-07 2001-08-07 Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10138659A DE10138659B4 (en) 2001-08-07 2001-08-07 Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto

Publications (2)

Publication Number Publication Date
DE10138659A1 DE10138659A1 (en) 2003-03-06
DE10138659B4 true DE10138659B4 (en) 2006-04-06

Family

ID=7694612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10138659A Expired - Fee Related DE10138659B4 (en) 2001-08-07 2001-08-07 Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto

Country Status (1)

Country Link
DE (1) DE10138659B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005007643A1 (en) * 2005-02-19 2006-08-31 Assa Abloy Identification Technology Group Ab Method and device for contacting semiconductor chips on a metallic substrate
GB2466255B (en) 2008-12-17 2013-05-22 Antenova Ltd Antennas conducive to semiconductor packaging technology and a process for their manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840220A1 (en) * 1998-09-03 2000-04-20 Fraunhofer Ges Forschung Transponder module and method for producing the same
DE19639902C2 (en) * 1996-06-17 2001-03-01 Elke Zakel Process for the production of contactless chip cards and contactless chip card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639902C2 (en) * 1996-06-17 2001-03-01 Elke Zakel Process for the production of contactless chip cards and contactless chip card
DE19840220A1 (en) * 1998-09-03 2000-04-20 Fraunhofer Ges Forschung Transponder module and method for producing the same

Also Published As

Publication number Publication date
DE10138659A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
EP1271399B1 (en) Data carrier with integrated circuit
EP0902973B1 (en) Substrate for a semiconductor chip
DE102006015447B4 (en) Power semiconductor component with a power semiconductor chip and method for producing the same
DE10393164T5 (en) Uncased housing on a substrate basis
DE19500925A1 (en) Integrated circuit (I.C) card or "chip" card
DE10325569A1 (en) IC card and process for its manufacture
EP0891603B1 (en) Non-conductive substrate forming a band or panel, on which are formed a plurality of support elements
EP0948815A1 (en) Chip module and manufacturing process
WO1996007982A1 (en) Circuit with a chip card module and a coil connected therewith
DE102012207519A1 (en) METHOD FOR PRODUCING A BUILDING ELEMENT SUPPORT, AN ELECTRONIC ARRANGEMENT AND A RADIATION ARRANGEMENT AND COMPONENT SUPPORT, ELECTRONIC ARRANGEMENT AND RADIATION ARRANGEMENT
DE19532755C1 (en) Chip module for chip card used as telephone or identification card
DE19702532B4 (en) Smart card and method for creating connection contacts on two main surfaces
EP0645953B1 (en) Method of producing a two or multilayer wiring structure and two or multilayer structure made thereof
DE69930227T2 (en) Method for producing an electronic component
DE2840973A1 (en) METHOD FOR PRODUCING TESTABLE SEMICONDUCTOR MINIATURE HOUSING IN TAPE SHAPE
DE10138659B4 (en) Method for producing an arrangement comprising a semiconductor chip and a conductor track structure connected thereto
WO2008138531A1 (en) Contactless transmission system, and method for the production thereof
DE102008024487B4 (en) Integrated coil semiconductor device and method of manufacturing the same
EP0217082A1 (en) Lead frame and method for producing an electronic element having such a lead frame
DE112017002029T5 (en) Printed circuit board, circuit arrangement and production method for a printed circuit board
DE10358423B4 (en) Module bridges for smart labels
WO2005091365A2 (en) Coupling substrate for semiconductor components and method for the production thereof
DE19841996B4 (en) Semiconductor component in chip format and method for its production
DE102018204553B4 (en) Power electronics module for automotive applications
DE19536464A1 (en) Transponder for lock mechanism in e.g. motor vehicle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee