DE10129387A1 - Elektronisches Bauteil und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil und Verfahren zu seiner Herstellung

Info

Publication number
DE10129387A1
DE10129387A1 DE10129387A DE10129387A DE10129387A1 DE 10129387 A1 DE10129387 A1 DE 10129387A1 DE 10129387 A DE10129387 A DE 10129387A DE 10129387 A DE10129387 A DE 10129387A DE 10129387 A1 DE10129387 A1 DE 10129387A1
Authority
DE
Germany
Prior art keywords
stiffening
electronic component
panel
webs
stiffening webs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10129387A
Other languages
English (en)
Inventor
Alfred Gottlieb
Juergen Zacherl
Martin Reis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10129387A priority Critical patent/DE10129387A1/de
Publication of DE10129387A1 publication Critical patent/DE10129387A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip (4), der mit seiner aktiven Vorderseite auf einer ersten Seite einer Umverdrahtungsplatte (28) befestigt ist, die mit Leiterbahnstrukturen auf einer dem Halbleiterchip abgewandten zweiten Seite versehen ist. Die Umverdrahtungsplatte ist mit Versteifungen auf ihrer ersten Seite versehen. Die Erfindung betrifft zudem ein Verfahren zur Herstellung des elektronischen Bauteils.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Elektronische Bauteile aus Halbleiterchips und zugehörigen Umverdrahtungsplatten wie bspw. Speichergehäusen müssen aus Platzgründen oftmals sehr kompakt und dünn ausgeführt sein. Dünnere Bauteile können bspw. durch die Verwendung eines dünneren Substrats für die Umverdrahtungsplatten realisiert werden. Anstatt bspw. Substrate mit einer Dicke von ca. 200 µm zu verwenden, könnte eine Reduzierung der Bauteildicke durch die Verwendung eines Substrats mit nur ca. 50 µm Dicke erreicht werden. Eine Reduzierung wäre ebenfalls möglich durch die Verwendung von dünneren Halbleiterchips oder durch die Verwendung einer dünneren Verbindungsschicht zwischen Halbleiterchip und Umverdrahtungsplatte.
  • Da der Reduzierung der Kleberschichtdicke enge Grenzen gesetzt sind, und da die Verwendung von dünneren Halbleiterchips mit erheblichen Mehrkosten - bspw. für das Dünnschleifen der Halbleiterwafer - verbunden ist, ist es aus Handhabungs- und Kostengründen wünschenswert, die Umverdrahtungsplatten dünner auszuführen. Dies scheitert in der Regel an der mangelnden Steifigkeit der zu dünnen Platten, was die Handhabung der Nutzen aus noch unzerteilten Umverdrahtungsplatten auf herkömmlichen Verarbeitungsmaschinen erschwert.
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu vermeiden und eine möglichst kostengünstige Reduzierung der Bauhöhe eines elektronischen Bauteils bzw. einer elektronischen Baugruppe aus einer Vielzahl von elektronischen Bauteilen zu erreichen, ohne dass dessen Stabilität reduziert wird.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist das elektronische Bauteil einen Halbleiterchip mit einer aktiven Vorderseite mit Halbleiterstrukturen und einer passiven Rückseite ohne Halbleiterstrukturenauf, wobei der Halbleiterchip mit seiner aktiven Vorderseite auf einer ersten Seite einer Umverdrahtungsplatte befestigt ist, die mit Leiterbahnstrukturen auf einer dem Halbleiterchip abgewandten zweiten Seite versehen ist, und wobei die Umverdrahtungsplatte mit Versteifungen auf ihrer ersten Seite versehen ist.
  • Das erfindungsgemäße elektronische Bauteil hat den Vorteil, dass ein Nutzen, der als Systemträger für Halbleiterchips dient und nach dem Bestücken mit diesen zu einzelnen elektronischen Bauteilen mit Umverdrahtungsplatten und darauf montierten Halbleiterchips vereinzelt wird, durch die Versteifungen wesentlich steifer und stabiler wird und dadurch erheblich dünner ausgeführt werden kann. Auf diese Weise kann die Bauhöhe der elektronischen Bauteile signifikant reduziert werden, was besonders bei sehr begrenzten Einbauverhältnissen wünschenswert ist. So kann bspw. die Dicke des Substrats auf bis zu 50 µm reduziert werden, ohne dass dadurch die Stabilität der elektronischen Bauteile beeinträchtigt ist.
  • Bei einer erfindungsgemäßen Ausführungsform sind die Versteifungen der Umverdrahtungsplatte als Versteifungsstege ausgebildet, was den Vorteil eines nur geringen Platzbedarfs bei gleichzeitiger Erhöhung der notwendigen Stabilität des Bauteils hat. Die Versteifungsstege sind vorzugsweise auf den Sägespurbereichen des Nutzens angeordnet, so dass die Stege beim späteren Zertrennen des Nutzens mittig durchtrennt werden und als Versteifungsstege auch beim einzelnen elektronischen Bauteil stehen bleiben.
  • Gemäß einer Ausführungsform der Erfindung sind die Versteifungsstege zumindest an zwei gegenüber liegenden Seitenkanten der Umverdrahtungsplatte angeordnet. Dies hat den Vorteil, dass dadurch eine stabile Rahmenstruktur in Form eines vorzugsweise geschlossenen umlaufenden Rahmens auf dem Nutzen gebildet ist. Dieser sorgt für eine erhebliche Verbesserung der Steifigkeit des sehr dünnen Nutzens bei der Handhabung, so dass dieser auf herkömmlichen Verarbeitungsmaschinen zu elektronischen Bauteilen verarbeitet werden kann.
  • Eine Ausführungsform der Erfindung sieht vor, dass die Versteifungsstege aus Kunststoff bestehen, was den Vorteil einer einfachen und kostengünstigen Herstellbarkeit der Versteifungen hat. Die Versteifungsstege können bspw. aus Silikonkunststoff bestehen, der sich sehr leicht und bei nicht zu hohen Drücken und Temperaturen verarbeiten lässt.
  • Gemäß einer alternativen Ausführungsform der Erfindung bestehen die Versteifungsstege aus Epoxidharz. Auch dieses Material ist sehr kostengünstig und einfach zu verarbeiten, härtet jedoch als Duroplast dauerhaft aus und bleibt auch bei hohen Bauteiltemperaturen sehr stabil.
  • Eine Ausführungsform der Erfindung sieht vor, dass die Versteifungsstege aus Kunststoff mit einem Füllmaterial bestehen. Dadurch kann die Steifigkeit der Stege nochmals wesentlich erhöht werden, ohne dass sich dadurch das Volumen oder Gewicht der Verstrebungen vergrößert. Vorzugsweise wird als Füllmaterial ein asphärischer Füller verwendet, womit - besonders gegenüber einem Füller mit kugeligen Konturen - der Vorteil einer besonders guten Vernetzung im Kunststoff und damit einer deutlichen Erhöhung der Festigkeit verbunden ist. Als asphärischer Füller eignet sich dabei ein Material, das gegenüber dem Matrixmaterial des Kunststoffs einen relativ hohen E-Modul aufweist. Gegenüber dem Kunststoff kann dabei ein Fülleranteil von ca. 60 bis 80 Gewichtsprozent vorzusehen sein.
  • Gemäß einer Ausführungsform der Erfindung sind die Versteifungsstege mittels Formspritzen aufgebracht. Bei diesem sogenannten Dispensen wird eine Injektionsnadel entlang der zu spritzenden Kontur geführt und gleichzeitig das flüssige Kunststoffmaterial - bspw. ein Silikonkunststoff - auf den Nutzen aufgetragen. Dieses Verfahren hat den Vorteil einer sehr exakten und materialschonenden Verarbeitbarkeit, da keinerlei Druck auf die Nutzenoberfläche ausgeübt werden muss. Somit eignet sich das Formspritzen auch für Auftragungen auf sehr dünnen Substraten.
  • Eine Ausführungsform der Erfindung sieht vor, dass die Versteifungsstege mittels Schablonendruck oder Siebdruck aufgebracht sind. Dieses Ausführungsform eignet sich besonders für Epoxykunststoffe wie Epoxydharz oder dergl. und hat ebenfalls den Vorteil einer leichten und materialschonenden Verarbeitbarkeit.
  • Gemäß einer alternativen Ausführungsform der Erfindung bestehen die Versteifungsstege aus Metall. Hierfür kommt bspw. eine Nickel-Eisen-Legierung wie ALLOY 42 in Frage. Damit ist der Vorteil einer besonders stabilen Versteifung verbunden, die vorzugsweise mit dem Nutzen verklebt ist und gegenüber einer gleich stabilen Kunststoffversteifung sehr dünn und kompakt ausgeführt sein kann.
  • Bei einer erfindungsgemäßen elektronischen Baugruppe mit einer Vielzahl von elektronischen Bauteilen gemäß einer der zuvor beschriebenen Ausführungsformen sind diese auf einem gemeinsamen Nutzen angeordnet, wobei der Nutzen die zu zerteilenden Umverdrahtungsplatten bildet. Durch diese Anordnung besteht der Vorteil einer besonders rationellen und kostengünstigen Fertigung, wobei auch sehr dünne Substrate ausreichend stabil gehalten werden können. Sie können daher auch auf herkömmlichen Maschinen verarbeitet werden, ohne dass die Gefahr von zu starken Durchbiegungen oder gar von Brüchen drohen würde.
  • Eine erfindungsgemäße Ausführungsform der elektronischen Baugruppe sieht vor, dass auf einem rechteckigen Nutzen eine umlaufende Versteifung in Form eines Versteifungssteges am äußeren Rand vorgesehen ist. Ein solcher umlaufender Rahmensteg ist sehr leicht und kann auf einfache Weise in einem kurzen Arbeitsgang aufgebracht werden.
  • Eine Ausführungsform der Erfindung sieht vor, dass auf einem rechteckigen Nutzen eine umlaufende Versteifung in Form eines Versteifungssteges am äußeren Rand vorgesehen ist, wobei zwei gegenüber liegende Stege jeweils durch Querverstrebungen verbunden sind. Diese Anordnung zeichnet sich durch eine erhöhte Stabilität aus, da die jeweils am Nutzen anhaftenden Querverstrebungen für eine geringere Verwindbarkeit des gesamten Substrats sorgen.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist auf einem rechteckigen Nutzen eine umlaufende Versteifung in Form eines Versteifungssteges am äußeren Rand vorgesehen, wobei jeweils zwei gegenüber liegende Stege durch Querverstrebungen in Form einer Gitterstruktur verbunden sind. Diese Ausführungsform hat den Vorteil einer nochmals erhöhten Stabilität durch die sich kreuzenden Querverstrebungen.
  • Ein erfindungsgemäßes Verfahren zur Herstellung einer elektronischen Baugruppe gemäß einer der zuvor beschriebenen Ausführungsformen weist zumindest die folgenden Verfahrensschritte auf: Nach dem Bereitstellen eines Nutzens als Systemträger mit in Zeilen und Spalten angeordneten Umverdrahtungsplatten und dazwischen vorgesehenen Sägespurbereichen werden auf dessen erster Seite Versteifungsstege aufgebracht. Anschließend wird auf der ersten Seite des Nutzens eine klebende Zwischenschicht aufgebracht, auf die Halbleiterchips aufgeklebt werden. Dabei wird jeweils ein Halbleiterchip auf jeder Umverdrahtungsplatte des Nutzens aufgebracht, wonach Bondverbindungen mit der zweiten Seite der Umverdrahtungsplatte hergestellt werden. Schließlich wird der Nutzen zu elektronischen Bauteilen vereinzelt.
  • Dieses erfindungsgemäße Verfahren hat die folgenden Vorteile. Der Nutzen, der als Systemträger für Halbleiterchips dient und nach dem Bestücken mit diesen zu einzelnen elektronischen Bauteilen mit Umverdrahtungsplatten und darauf montierten Halbleiterchips vereinzelt wird, wird durch die Versteifungen wesentlich steifer und stabiler und kann dadurch erheblich dünner ausgeführt werden als dies bisher möglich war. Auf diese Weise kann die Bauhöhe der elektronischen Bauteile signifikant reduziert werden, was besonders bei sehr begrenzten Einbauverhältnissen wünschenswert ist. So kann bspw. die Dicke des Substrats auf bis zu 50 µm reduziert werden, ohne dass dadurch die Stabilität der elektronischen Bauteile beeinträchtigt ist.
  • Gemäß einer erfindungsgemäßen Ausführungsform des Verfahrens werden die Versteifungsstege mittig auf Sägespurbereichen angeordnet. Beim Zertrennen des Nutzens wird somit mittig durch die Versteifungsstege gesägt, deren Hälften jeweils auf den zerteilten Seiten stehen bleiben. Auf diese Weise wird keinerlei zusätzlicher Bauraum für die Versteifungen benötigt, wodurch die Bauteile kompakt bleiben.
  • Bei einem weiteren erfindungsgemäßen Ausführungsbeispiel des Verfahrens werden die Versteifungsstege aus Kunststoff durch Formspritzen, mittels Schablonendruck- oder mittels Siebdruckverfahren aufgebracht. Dies hat den Vorteil einer einfachen, kostengünstigen und materialschonenden -Verarbeitbarkeit.
  • Schließlich werden gemäß einem alternativen Durchführungsbeispiel des Verfahrens die Versteifungsstege aus Metall auf die erste Seite des Nutzens aufgeklebt, womit der Vorteil einer sehr dünnen und gleichzeitig stabilen Versteifung des Substrats verbunden ist.
  • Zusammenfassend ergeben sich die folgenden Aspekte der Erfindung. Durch das Aufbringen einer steifen Verstrebung auf einen Nutzen von zu vereinzelnden Umverdrahtungsplatten kann dessen Wölbungsverhalten (sog. Warpage) wesentlich verbessert werden. Die Verstrebung kann bspw. durch Aufkleben eines starren Klebestreifens, durch Aufbringen einer steifen Struktur mittels Drucken oder Formspritzen (sog. Dispensen) aufgebracht werden. Die Vorteile liegen u. a. in der größeren Freiheit hinsichtlich der Verbindungsschicht von Halbleiterchips und Umverdrahtungsplatten, die bspw. als Klebefolie ausgeführt ist. Zudem können auf bei sehr begrenzten Platzverhältnissen Halbleiterchips in Standarddicke verwendet werden, da die Umverdrahtungsplatten entsprechend dünn ausgeführt werden können. Zudem sind nur geringfügige Modifikationen der verwendeten Verarbeitungsmaschinen erforderlich.
  • Die Verstrebungen können entweder als Rahmen, als Gitter bzw. Raster oder nur als Längs- oder Querverstrebungen ausgeführt sein. Mit Hilfe der Verstrebungen können auch sehr dünne Substrate mit einer Dicke von nur 50 µm in Standardmaschinen verarbeitet werden. Dadurch ist die Herstellung wesentlich dünnerer Speichergehäuse ermöglicht, welche auf Substrat- Basis bisher aufgrund der schwierigen Handhabung der sehr dünnen und damit auch sehr biegeempfindlichen Substrate nur sehr schwer möglich ist.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt eine schematische Draufsicht auf einen Nutzen mit erfindungsgemäßem Versteifungsrahmen.
  • Fig. 2 zeigt eine schematische Draufsicht auf einen Nutzen mit einer Variante des Versteifungsrahmens.
  • Fig. 3 zeigt eine schematische Draufsicht auf einen Nutzen mit einer weiteren Variante des Versteifungsrahmens.
  • Fig. 4 zeigt eine schematische Draufsicht auf einen Nutzen mit einer weiteren Variante des Versteifungsrahmens.
  • Fig. 5 zeigt in einem schematischen Querschnitt den Aufbau einer elektronischen Baugruppe.
  • Die Fig. 1 bis 4 zeigen jeweils in schematischen Draufsichten verschiedene Varianten eines auf einem Nutzen 2 befindlichen Versteifungsrahmens. Erkennbar ist jeweils ein rechteckigförmiger Nutzen 2, der an seinen Längsrändern jeweils eine Vielzahl von Markierungen 24 aufweist, die zur besseren maschinellen Handhabung vorgesehen sind. An einer Schmalseite ist weiterhin eine Aussparung 26 bspw. für ein optisches Erfassungssystem erkennbar, wodurch das richtige Einlegen des Nutzens in eine Verarbeitungsmaschine gewährleistet werden kann. Auf dem Nutzen 2 sind eine Vielzahl von Klebefolien 22 erkennbar, die zur Montage von Halbleiterchips vorgesehen sind. Auf jeweils 2 Klebefolien wird ein Halbleiterchip montiert. Mittig zwischen zwei aneinander grenzenden Längsseiten von zwei Klebefolien 22 ist jeweils ein Bondkanal 10 vorgesehen, durch den dann bei montierten Halbleiterchips jeweils eine Drahtbondung zu - hier nicht erkennbaren - Kontaktflächen auf der zweiten Seite des Nutzens erfolgt.
  • Weiterhin ist jeweils ein umlaufender Rahmen 8 erkennbar, der leicht beabstandet zur äußeren Kontur des Nutzens 2 auf dessen Oberfläche aufgebracht ist. In der ersten Variante der Fig. 1 sind keine Verstrebungen vorgesehen. In der zweiten Variante der Fig. 2 sind jeweils senkrecht Versteifungsstege 6 vorgesehen, welche mit den beiden längeren Kanten des Rahmens 8 verbunden sind und senkrecht auf diese stoßen. In der dritten Variante gemäß Fig. 3 sind jeweils waagrechte Versteifungsstege 6 vorgesehen, welche mit den beiden kürzeren Kanten des Rahmens 8 verbunden sind und senkrecht auf diese stoßen. In der vierten Variante gemäß Fig. 4 sind sowohl senkrecht als auch waagrechte Versteifungsstege 6 vorgesehen, welche in Form einer gitterartigen Struktur zwischen den Positionen der Halbleiterchips verlaufen und jeweils senkrecht auf die Kanten des Rahmens 8 stoßen.
  • Fig. 5 zeigt einen schematischen Querschnitt einer elektronischen Baugruppe, bestehend aus einem Nutzen 2 als Trägerplatte, aus dem dann später durch Zerteilen entlang der Sägespurbereiche 20 elektronische Bauteile mit jeweils einem Halbleiterchip 4 und einer Umverdrahtungsplatte 28 entstehen. Die Halbleiterchips 4 sind jeweils über dünne Klebefolien 22 auf dem Nutzen montiert, so dass ihre aktive Seite diesem zugewandt ist. die Halbleiterchips 4 sind jeweils mittig über einem Bondkanal 10 positioniert, durch den dann jeweils eine Drahtbondung oder dergl. erfolgt. Die Bondverbindungen 12 münden jeweils auf Kontaktflächen, die zu Leiterbahnstrukturen auf der dem Halbleiterchip 4 abgewandten zweiten Seite der Umverdrahtungsplatte 28 des Nutzens 2 führen. Nach der Aufbringung von Kapselungen 16 in den Bondkanälen und nach dem Vergießen der ersten Seite des Nutzens mit einem Gehäuse 18 aus Kunststoff können Kontakthöcker 14 auf den Leiterbahnenden der zweiten Seite des Nutzens angebracht werden.
  • Ein umlaufender Rahmen 8 auf der ersten Seite des Nutzens 2 ist ggf. mit Versteifungsstegen 6 versehen, die jeweils zwischen zwei benachbarten Halbleiterchips 4 verlaufen. Der Rahmen 8 und die Versteifungsstege 6 können bspw. aus Metall bestehen und aufgeklebt sein. Sie können aber auch aus Kunststoff bestehen und bspw. durch Formspritzen (sog. Dispensen), mittels Schablonen- oder Siebdruck aufgebracht werden. Als Kunststoff eignet sich bspw. Epoxyharz oder ein thermoplastischer Kunststoff, der ggf. mittels asphärischem Füller verstärkt sein kann. Der Füller mit relativ hohem E-Modul sollte dabei vorzugsweise zwischen 60 und 80 Gew-% des Materials einnehmen. Als Füller eignen sich auch Mikro-Kurzfasern, die somit zu einer deutlichen Versteifung des Kunststoffmaterials beitragen können. Der thermische Ausdehnungskoeffizient des verwendeten Materials für den Rahmen 8 und die Versteifungsstege 6 sollte ungefähr mit dem thermischen Ausdehnungskoeffizienten des Nutzens, der bspw. ebenfalls aus Epoxydharz bestehen kann, übereinstimmen. Auf diese Weise kann eine Verbiegung beim Erkalten des Kunststoffrahmens vermieden werden. Andernfalls kann der Nutzen 2 entsprechend vorgebogen werden, um die Materialschrumpfung des fest werdenden Kunststoffs auszugleichen.
  • Als Klebefolien 22 eignet sich besonders gut ein druckempfindliches doppelseitiges Klebeband, bspw. aus einer Mischung aus Polyimid und Epoxymaterial, deren Moleküle unter Druckbelastung teilweise vernetzt werden. Ein solches doppelseitiges Klebeband ist typischerweise zwischen 5 und 30 µm dick. Die typische Dicke der Halbleiterchips 4 beträgt zwischen 300 und 750 µm. Der Nutzen kann bis zu 50 µm dünn ausgeführt sein. Mit Hilfe der Versteifungen 6, 8 besteht dennoch keine Gefahr einer zu starken Durchbiegung.
  • Nachdem die elektrischen Verbindungen hergestellt sind und das Gehäuse 18 vergossen ist, kann der Nutzen 2 zu elektronischen Bauteilen vereinzelt werden. Dies erfolgt bspw. durch Sägen entlang der Sägespurbereiche 20. Bezugszeichenliste 2 Nutzen
    4 Halbleiterchip
    6 Versteifungssteg
    8 Rahmen
    10 Bondkanal
    12 Bondverbindung
    14 Kontakthöcker
    16 Kapselung
    18 Gehäuse
    20 Sägespurbereich
    22 Klebefolie
    24 Markierung
    26 Aussparung
    28 Umverdrahtungsplatte

Claims (23)

1. Elektronisches Bauteil mit einem Halbleiterchip mit einer aktiven Vorderseite mit Halbleiterstrukturen und einer passiven Rückseite ohne Halbleiterstrukturen, wobei der Halbleiterchip (4) mit seiner aktiven Vorderseite auf einer ersten Seite einer Umverdrahtungsplatte (28) befestigt ist, die mit Leiterbahnstrukturen auf einer dem Halbleiterchip (4) abgewandten zweiten Seite versehen ist, und wobei die Umverdrahtungsplatte (28) mit Versteifungen auf ihrer ersten Seite versehen ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Versteifungen der Umverdrahtungsplatte (28) als Versteifungsstege (6, 8) ausgebildet sind.
3. Elektronisches Bauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) zumindest an zwei gegenüber liegenden Seitenkanten der Umverdrahtungsplatte (28) angeordnet sind.
4. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Kunststoff bestehen.
5. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Silikonkunststoff bestehen.
6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Epoxidharz bestehen.
7. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Kunststoff mit einem Füllmaterial bestehen.
8. Elektronisches Bauteil nach Anspruch 7, dadurch gekennzeichnet, dass das Füllmaterial ein asphärischer Füller ist.
9. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) mittels Formspritzen (Dispensen) aufgebracht sind.
10. Elektronisches Bauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) mittels Schablonendruck oder Siebdruck aufgebracht sind.
11. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Metall bestehen.
12. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3 oder 11, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus einer Nickel-Eisen- Legierung bestehen.
13. Elektronische Baugruppe mit einer Vielzahl von elektronischen Bauteilen gemäß einem der Ansprüche 1 bis 12, die auf einem gemeinsamen Nutzen (2) angeordnet sind, wobei der Nutzen (2) die zu zerteilenden Umverdrahtungsplatten (28) bildet.
14. Elektronische Baugruppe nach Anspruch 13, dadurch gekennzeichnet, dass auf einem rechteckigen Nutzen (2) eine umlaufende Versteifung in Form eines Versteifungsrahmens (8) am äußeren Rand vorgesehen ist.
15. Elektronische Baugruppe nach Anspruch 13, dadurch gekennzeichnet, dass auf einem rechteckigen Nutzen (2) eine umlaufende Versteifung in Form eines Versteifungsrahmens (8) am äußeren Rand vorgesehen ist, wobei zwei gegenüber liegende Stege jeweils durch Querverstrebungen verbunden sind.
16. Elektronische Baugruppe nach Anspruch 13, dadurch gekennzeichnet, dass auf einem rechteckigen Nutzen (2) eine umlaufende Versteifung in Form eines Versteifungsrahmens (8) am äußeren Rand vorgesehen ist, wobei jeweils zwei gegenüber liegende Stege durch Querverstrebungen in Form einer Gitterstruktur verbunden sind.
17. Elektronische Baugruppe nach einem der Ansprüche 13 bis 16, bei der die Versteifungsstege (6, 8) gemäß einem der Ansprüche 3 bis 12 ausgebildet sind.
18. Verfahren zur Herstellung einer elektronischen Baugruppe gemäß einem der Ansprüche 13 bis 16, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines Nutzens (2) als Systemträger mit in Zeilen und Spalten angeordneten Umverdrahtungsplatten (28) und dazwischen vorgesehenen Sägespurbereichen (20),
- Aufbringen von Versteifungsstegen (6, 8) auf einer ersten Seite des Nutzens (2),
- Aufbringen einer klebenden Zwischenschicht auf der ersten Seite des Nutzens (2),
- Aufbringen jeweils eines Halbleiterchips (4) auf jeder Umverdrahtungsplatte (28) des Nutzens (2) und Herstellung von Bondverbindungen (12) mit der zweiten Seite der Umverdrahtungsplatte (28),
- Vereinzeln des Nutzens zu elektronischen Bauteilen.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Versteifungsstege (8) mittig auf Sägespurbereichen (20) angeordnet werden.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Kunststoff durch Formspritzen, mittels Schablonendruck- oder mittels Siebdruckverfahren aufgebracht werden.
21. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Versteifungsstege (6, 8) aus Metall auf die erste Seite des Nutzens (2) aufgeklebt werden.
22. Verfahren nach einem der Ansprüche 18 bis 21 zur Herstellung einer elektronischen Baugruppe gemäß einem der Ansprüche 13 bis 17.
23. Verfahren nach einem der Ansprüche 18 bis 21 zur Herstellung eines elektronischen Bauteils gemäß einem der Ansprüche 1 bis 12 durch Vereinzeln einer elektronischen Baugruppe gemäß einem der Ansprüche 13 bis 17.
DE10129387A 2001-06-20 2001-06-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung Ceased DE10129387A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10129387A DE10129387A1 (de) 2001-06-20 2001-06-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10129387A DE10129387A1 (de) 2001-06-20 2001-06-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10129387A1 true DE10129387A1 (de) 2003-01-09

Family

ID=7688595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10129387A Ceased DE10129387A1 (de) 2001-06-20 2001-06-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10129387A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333840A1 (de) * 2003-07-24 2005-02-24 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102004029585A1 (de) * 2004-06-18 2006-01-19 Infineon Technologies Ag Chip-Package
DE102005030946A1 (de) * 2005-06-30 2007-01-04 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselement sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102015107660A1 (de) * 2015-05-15 2016-11-17 Osram Opto Semiconductors Gmbh Elektronisches Bauteil sowie Verfahren zur Herstellung eines elektronischen Bauteils

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954888A1 (de) * 1999-11-15 2001-05-23 Infineon Technologies Ag Verpackung für einen Halbleiterchip
DE19962176A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung eines Ball-Grid-Array-Gehäuses und Ball-Grid-Array-Gehäuse
US6287895B1 (en) * 1999-01-29 2001-09-11 Nec Corporation Semiconductor package having enhanced ball grid array protective dummy members

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287895B1 (en) * 1999-01-29 2001-09-11 Nec Corporation Semiconductor package having enhanced ball grid array protective dummy members
DE19954888A1 (de) * 1999-11-15 2001-05-23 Infineon Technologies Ag Verpackung für einen Halbleiterchip
DE19962176A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung eines Ball-Grid-Array-Gehäuses und Ball-Grid-Array-Gehäuse

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2000223608A in Patent Abstracts of Japan *
JP 2002277667A in Patent Abstracts of Japan *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333840A1 (de) * 2003-07-24 2005-02-24 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
US7071571B2 (en) 2003-07-24 2006-07-04 Infineon Technoloiges Ag Semiconductor component having a plastic housing and methods for its production
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102004029585A1 (de) * 2004-06-18 2006-01-19 Infineon Technologies Ag Chip-Package
DE102005030946A1 (de) * 2005-06-30 2007-01-04 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselement sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102005030946B4 (de) * 2005-06-30 2007-09-27 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselement sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102015107660A1 (de) * 2015-05-15 2016-11-17 Osram Opto Semiconductors Gmbh Elektronisches Bauteil sowie Verfahren zur Herstellung eines elektronischen Bauteils

Similar Documents

Publication Publication Date Title
DE69635518T2 (de) Kunststoffpackung für elektronische Anordnungen
EP1547166B1 (de) Lichtquellenmodul sowie verfahren zu dessen herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
CH686325A5 (de) Elektronikmodul und Chip-Karte.
DE4021871C2 (de) Hochintegriertes elektronisches Bauteil
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
WO2004032583A2 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen bereich sowie verfahren zur herstellung von starr-flexiblen leiterplatten
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10129387A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE10162676A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE69930946T2 (de) Thermokopf, thermokopfeinheit und herstellungsverfahren dafür
DE102008012281B4 (de) Verfahren zur Herstellung eines Piezo-Aktuators mit auf einem Träger angeordneten Piezo-Elementen
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102018204772B3 (de) Chip-Stapelanordnung und Verfahren zum Herstellen derselben
WO1997029514A1 (de) Halbleiter-bauelement
EP2302987B1 (de) Integration von SMD-Bauteilen in ein IC-Gehäuse
DE19526010B4 (de) Elektronisches Bauelement
DE10153211A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE10154199A1 (de) Elektronisches Bauteil mit Halbleiterchip und Systemträger mit Bauteilpositionen und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection