DE10100343B4

DE10100343B4 - Bus-System

Info

Publication number: DE10100343B4
Application number: DE2001100343
Authority: DE
Inventors: Dr. Wendorff Wilhard Christophorus von; Dr. Barrenscheen Jens
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-01-05
Filing date: 2001-01-05
Publication date: 2013-05-08
Anticipated expiration: 2021-01-06
Also published as: DE10100343A1

Abstract

Bus-System, welches aus einem Bus und mindestens zwei über diesen verbundenen Einheiten besteht, und bei welchem eine Daten auf den Bus ausgebende Einheit die Ausgabe von Daten auf den Bus abbricht, wenn eine, mehrere oder alle anderen Einheiten gleichzeitig bestimmte Daten auf den Bus ausgeben, dadurch gekennzeichnet, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, zumindest teilweise größer ist als es in Phasen der Fall ist, in welchen nur die Daten auf den Bus ausgebende Einheit Daten auf den Bus ausgeben darf.

Description

Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d. h. ein Bus-System, welches aus einem Bus und mindestens zwei über diesen verbundenen Einheiten besteht, und bei welchem eine Daten auf den Bus ausgebende Einheit die Ausgabe von Daten auf den Bus abbricht, wenn eine, mehrere oder alle anderen Einheiten gleichzeitig bestimmte Daten auf den Bus ausgeben.
Zu solchen Bus-Systemen gehört beispielsweise das sogenannte Controller Area Network (CAN). Der prinzipielle Aufbau eines solchen Bus-Systems ist in 1 veranschaulicht. Es umfaßt einen Bus BUS und über diesen verbundene Einheiten BU1, BU2, ... BUn.
Die Einheiten BU1, BU2, ... BUn versenden bei Bedarf über den Bus BUS Daten aneinander. Beim CAN werden die Daten in Einheiten von Frames übertragen. Ein solcher Daten-Frame besteht, wie in 3 gezeigt ist, aus einer Vielzahl von Feldern, innerhalb welcher jeweils bestimmte Informationen zu übertragen sind. Die in der 3 verwendeten Bezugszeichen FN, BN, TSN, DP und RP bezeichnen

– den Namen des Feldes (Bezugszeichen FN),
– die Anzahl der innerhalb der jeweiligen Felder zu übertragenden Bits (Bezugszeichen BN),
– die Anzahl der Zeitschlitze, innerhalb welcher die pro Feld zu übertragenden Bits zu übertragen sind (Bezugszeichen TSN),
– den ein sogenanntes dominantes Bit repräsentierenden Spannungspegel (Bezugszeichen DP), und
– den ein sogenanntes rezessives Bit repräsentierenden Spannungspegel (Bezugszeichen RP).

Der in der 3 gezeigte (Standard-)Daten-Frame setzt sich aus

– einem Start-Of-Frame-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist,
– einem Identifier-Feld, in welchem eine 11 Bits umfassende Information innerhalb von 11 Zeitschlitzen mit 1 Bit pro Zeitschlitz zu übertragen ist,
– einem RTR-Bit-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist,
– einem IDE-Bit-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist,
– einem Reserved-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist,
– einem Data-Length-Code-Feld, in welchem eine 4 Bits umfassende Information innerhalb von 4 Zeitschlitzen mit 1 Bit pro Zeitschlitz zu übertragen ist,
– einem Data-Feld, in welchem eine 0 bis 64 Bits umfassende Information innerhalb von 0 bis 64 Zeitschlitzen mit 1 Bit pro Zeitschlitz zu übertragen ist,
– einem CRC-Sequence-Feld, in welchem eine 15 Bits umfassende Information innerhalb von 15 Zeitschlitzen mit 1 Bit pro Zeitschlitz zu übertragen ist,
– einem CRC-Delimiter-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist,
– einem ACK-Slot-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist,
– einem ACK-Delimiter-Feld, in welchem eine 1 Bit umfassende Information innerhalb von 1 Zeitschlitz zu übertragen ist, und
– einem End-Of-Frame-Feld, in welchem eine 7 Bits umfassende Information innerhalb von 7 Zeitschlitzen mit 1 Bit pro Zeitschlitz zu übertragen ist,

– im Start-Of-Frame-Feld, im Identifier-Feld, im RTR-Bit-Feld, und im IDE-Bit-Feld alle der am Bus angeschlossenen Einheiten Daten auf den Bus ausgeben können,
– im Reserved-Feld, im Data-Length-Code-Feld, im Data-Feld, im CRC-Sequence-Feld, im CRC-Delimiter-Feld, im ACK-Delimiter-Feld, und im End-Of-Frame-Feld nur diejenige Einheit Daten auf den Bus ausgeben darf, die den im folgenden noch näher beschriebenen Arbitrierungsprozeß für sich entscheiden konnte, und
– im ACK-Slot-Feld alle Einheiten außer derjenigen Einheit, die den Arbitrierungsprozeß für sich entschieden hat, Daten auf den Bus ausgeben dürfen.

Die Arbitrierung, d. h. der Prozeß, in welchem entschieden wird, welche der am Bus angeschlossenen Einheiten danach als einzige Einheit Daten auf den Bus ausgeben darf, erfolgt durch die am Bus angeschlossenen Einheiten selbst, und findet innerhalb des Identifier-Feldes, des RTR-Bit-Feldes, und des IDE-Bit-Feldes statt.
Die Arbitrierung ist notwendig, um sicherzustellen, daß innerhalb der Phasen, in welchen nur eine der am Bus angeschlossenen Einheiten Daten übertragen darf, nicht mehrere Einheiten Daten auf den Bus ausgeben; die gleichzeitige Übertragung von Daten durch mehrere Einheiten hätte in diesen Phasen eine gegenseitige Veränderung der ausgegebenen Daten zur Folge.
Wenn über den Bus gerade keine Daten übertragen werden, kann jede der am Bus angeschlossenen Einheiten jederzeit damit beginnen, Daten auf den Bus auszugeben.
Diejenigen Einheiten, die keine Daten auf den Bus auszugeben haben, aber auch die Einheiten, die gerade Daten auf den Bus ausgeben, überwachen ständig, ob eine der anderen Einheiten Daten auf den Bus ausgibt. Diese Überwachung erfolgt dadurch, daß überprüft wird, ob ein dominantes Bit über den Bus übertragen wird, während die überwachende Einheit selbst keine Daten ausgibt oder ein rezessives Bit zu übertragen hat; dominante Bits sind im betrachteten Beispiel Bits mit dem Wert 0, rezessive Bits sind Bits mit dem Wert 1.
Eine solche Überwachung ist möglich, weil

– die Busleitung oder die Busleitungen, über welche die zu übertragenden Daten übertragen werden, durch einen Pull-up-Widerstand auf einen den rezessiven Bit-Wert repräsentierenden (hohen) Spannungspegel gezogen werden, und
– und die am Bus angeschlossenen Einheiten den Bus nur aktiv treiben, wenn sie ein dominantes Bit auszugeben haben, und den Bus nicht aktiv treiben, wenn sie ein rezessives Bit auszugeben haben (das aktive Treiben des Busses für die Übertragung eines rezessiven Bits ist nicht erforderlich, weil der Bus in Phasen, in welchen kein dominantes Bit übertragen wird, durch den Pull-Up-Widerstand auf einen den rezessiven Bit-Wert repräsentierenden (hohen) Spannungspegel gezogen wird).

Wenn eine der am Bus angeschlossenen Einheiten mit der Übertragung von Daten beginnen möchte, gibt sie ein dominantes Bit auf den Bus aus. Die Einheiten, die dies nicht gleichzeitig tun, erkennen dies, ordnen dieses Bit dem Start-Of-Frame-Feld eines Daten-Frame zu, und wissen, daß sie selbst frühestens nach dem Ende des betreffenden Daten-Frame Daten übertragen dürfen.
Wenn zwei oder mehrere Einheiten gleichzeitig mit der Übertragung von Daten beginnen, können sie zunächst nicht erkennen, daß sie nicht die einzige Einheit sind, die Daten übertragen möchte, weil das dominante Bit, das über den Bus übertragen wird, ja auch von ihnen selbst stammen könnte. Die Feststellung, daß auch noch eine andere Einheit Daten über den Bus ausgibt, ist erst möglich, wenn eine jeweilige Einheit ein rezessives Bit auszugeben hat, also kein dominantes Bit ausgibt und feststellt, daß dennoch ein dominantes Bit über den Bus übertragen wird. An diesem Umstand erkennt die Einheit, die die Übertragung eines nicht von ihr stammenden dominanten Bits feststellt, daß sie eine niedrigere Priorität hat, und bricht die Datenübertragung ab.
Der Arbitrierungsprozeß läuft bis zur Übertragung des IDE-Bit-Feldes. Spätestens nach der Übertragung dieses Feldes steht fest, welche der am Bus angeschlossenen Einheiten den Arbitrierungsprozeß gewonnen hat und das Recht hat den Frame, dessen Übertragung begonnen wurde, zu Ende zu übertragen. Die Einheit, die den Arbitrierungsprozeß gewonnen hat, überträgt sodann das Reserved-Feld, das Data-Length-Code-Feld, das Data-Feld, das CRC-Sequence-Feld, und das CRC-Delimiter-Feld. In dem sich daran anschließenden ACK-Slot-Feld wartet die sendende Einheit auf eine Rückmeldung der anderen Einheiten diese geben im ACK-Slot-Feld ein dominantes Bit aus, wenn bei der Übertragung der zuvor übertragenen Daten ein Fehler aufgetreten ist, und geben ein rezessives Bit (keine Daten) auf den Bus aus, wenn kein Fehler aufgetreten ist. Wenn die den betreffenden Daten-Frame versendende Einheit im ACK-Slot-Feld ein dominantes Bit empfängt, bricht sie die Übertragung des aktuellen Frame ab, und wiederholt die Übertragung zu einem späteren Zeitpunkt; anderenfalls überträgt sie anschließend noch die restlichen Felder des aktuellen Frames.
Bezüglich weiterer Einzelheiten zum CAN wird beispielsweise auf die entsprechenden Veröffentlichungen der ISO- und SAE-Standardisierungskomitees, beispielsweise auf die mit ISO-DIS 11898 und ISO-DIS 11519-2 bezeichneten Dokumente, verwiesen.
Ein solches Bus-System weist aber auch Nachteile auf. Ein bekanntes Problem besteht darin, daß die Länge des Busses gewisse Werte nicht übersteigen darf, und/oder daß nur relativ geringe Datenübertragungsraten realisierbar sind, da es anderenfalls zu Fehlfunktionen kommt. Die Datenübertragungsraten (Bezugszeichen DTR), die abhängig von der Länge der Busleitungen zwischen den am weitesten voneinander entfernten Einheiten (Bezugszeichen BLL) realisiert werden können, sind der 2 entnehmbar: Demnach können beispielsweise im Fall, daß die am weitesten voneinander entfernten Einheiten über eine 40 m lange Busleitung miteinander verbunden sind, die Daten maximal mit 1 MBit/s übertragen werden, und können im Fall, daß die am weitesten voneinander entfernten Einheiten über eine 1000 m lange Busleitung miteinander verbunden sind, die Daten mit maximal mit 50 kBit/s übertragen werden.
Dies sind Einschränkungen, die den Einsatz des CAN und ähnlicher Busse erschweren oder sogar unmöglich machen können.
Über CANs und andere Bus-Systeme existiert eine Vielzahl weiterer Veröffentlichungen, beispielsweise

– K. Etschberger, K. Bogotyrow, S. Fleischer: ”Buscontrollerbaustein für echtzeitfähige Netze”, ELEKTRONIK 25, 8.12. 1989, Seiten 79–83,
– J Sorgenfrei, E. Baum: ”Schnittstellen-IC für den seriellen Kfz-Bus”, ELEKTRONIK 10, 11.5.1990, Seiten 140–143,
– die DE 196 16 753 A1 ,
– die US 5 978 382 A , und
– die DE 195 34 156 C1 .

Auch diesen weiteren Veröffentlichungen sind jedoch keine Lösungen für das vorstehend genannte Problem entnehmbar.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Bus-System gemäß dem Oberbegriff des Patentanspruchs 1, also beispielsweise einen CAN-Bus, derart weiterzubilden, daß längere Busleitungen verwendet werden können und/oder mit höheren Datenübertragungsraten gearbeitet werden kann als es bisher der Fall ist.
Diese Aufgabe wird erfindungsgemäß durch das in Patentanspruch 1 beanspruchte Bus-System gelöst.
Das in Patentanspruch 1 beanspruchte Bus-System zeichnet sich dadurch aus, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, zumindest teilweise größer ist als es in Phasen der Fall ist, in welchen nur die Daten auf den Bus ausgebende Einheit Daten auf den Bus ausgeben darf.
Der Umstand, daß die Anzahl der Zeitschlitze, die zur Übertragung einer bestimmten Datenmenge reserviert ist, in bestimmten Phase erhöht werden kann, eröffnet die Möglichkeit, daß die absolute Dauer der betreffenden Phasen bei einer Verkürzung der Zeitschlitze (bei einer Erhöhung der Datenübertragungsrate) nicht mitverkürzt werden muß. Dadurch können diese Phasen unabhängig von der Datenübertragungsrate stets so lang sein, wie es für den ordnungsgemäßen Betrieb des Bus-Systems erforderlich ist. Insbesondere kann dadurch unter allen Umständen sichergestellt werden, daß eine Daten auf den Bus ausgebende Einheit, die die Ausgabe von Daten beim Empfang bestimmter Daten von einer, mehreren oder allen anderen Einheiten abzubrechen hat, diese bestimmten Daten innerhalb des Zeitfensters erhält, in welchem sie diese erhalten muß, um ordnungsgemäß darauf reagieren zu können; würde die die Daten auf den Bus ausgebende Einheit die bestimmten Daten außerhalb des dafür reservierten Zeitfensters erhalten, müßte damit gerechnet werden, daß die die Daten auf den Bus ausgebende Einheit die Datenausgabe fortsetzt, obwohl sie eigentlich abgebrochen werden müßte, und/oder die Datenausgabe abbricht, obwohl sie eigentlich fortgesetzt werden könnte.
Daß die die Daten auf den Bus ausgebende Einheit die bestimmten Daten innerhalb des dafür reservierten Zeitfensters erhält, ist bei dem eingangs beschriebenen Bus-System nur bis zu einer bestimmten Busleitungs-Länge und/oder einer bestimmten Datenübertragungsrate sichergestellt, und kann bei dem erfindungsgemäßen Bus-System durch eine entsprechende Festlegung der Anzahl der Zeitschlitze, die in diesen Phasen für die Übertragung einer bestimmten Datenmenge reserviert wird), bei beliebigen Busleitungs-Längen und/oder bei beliebigen Datenübertragungsraten sichergestellt werden.
Legt man die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, so fest,

– daß deren Gesamtdauer in den Phasen, in welchen die die Daten auf den Bus ausgebende Einheit und eine, mehrere oder alle anderen Einheiten gleichzeitig Daten auf den Bus ausgeben können, größer als die maximale Signallaufzeit innerhalb des Bus-Systems ist, und
– daß deren Gesamtdauer in den Phasen, die für eine während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit erfolgende Ausgabe von Daten durch eine, mehrere oder alle anderen Einheiten reserviert sind, größer als das Doppelte der maximalen Signallaufzeit innerhalb des Bus-Systems ist,

Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschreibung, und den Figuren entnehmbar.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Figuren näher erläutert. Es zeigen
1 den prinzipiellen Aufbau eines Bus-Systems der vorliegend betrachteten Art,
2 eine graphische Darstellung, die veranschaulicht, mit welcher maximalen Datenübertragungsrate ein herkömmliches CAN in Abhängigkeit von der Länge der Busleitungen zwischen den am weitesten voneinander entfernten Einheiten betrieben werden kann, und
3 einen beim herkömmlichen CAN verwendeten (Standard-)Daten-Frame,
4 ein Beispiel eines bei dem im folgenden beschriebenen Bus-System verwendeten (Standard-)Daten-Frame.
Das im folgenden beschriebene Bus-System basiert auf dem CAN (ist ein modifiziertes CAN). Die nachfolgend näher beschriebenen Besonderheiten des betrachteten Bus-Systems ermöglichen es aber auch, daß andere Bus-Systeme, bei welchen eine Daten auf den Bus ausgebende Einheit die Ausgabe von Daten auf den Bus abbricht, wenn sie von einer, mehreren oder allen anderen Einheiten bestimmte Daten empfängt, längere Busleitungen aufweisen können oder mit höheren Datenübertragungsraten arbeiten können als es ohne diese Besonderheiten möglich ist.
Das beschriebene Bus-System zeichnet sich dadurch aus, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, zumindest teilweise größer ist als es sonst der Fall ist.
Im betrachteten Beispiel ist die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, neun Mal so groß wie es in Phasen der Fall ist, in welchen nur die Daten auf den Bus ausgebende Einheit (die Einheit, die den Arbitrierungsprozeß gewonnen hat) Daten auf den Bus ausgeben darf.
Es sei bereits an dieser Stelle darauf hingewiesen,

– daß auf die Zahl ”9” keine Einschränkung besteht (die Anzahl der Zeitschlitze, die in den Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, reserviert werden, kann auch größer oder kleiner sein), und
– daß die Anzahl der Zeitschlitze, die in den Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, reserviert werden, für verschiedene Phasen unterschiedlich groß sein können.

Die Festlegung erfolgt vorzugsweise abhängig von den jeweiligen Gegebenheiten (abhängig von der maximalen Busleitungslänge und der verwendete Datenübertragungsrate) und ist vorzugsweise durch den Benutzer des Bus-Systems individuell einstellbar; eine solche Einstellung kann beispielsweise durch die Versendung entsprechender Messages an die am Bus angeschlossenen Einheiten erfolgen.
Durch die im betrachteten Beispiel erfolgte Festlegung, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, neun Mal so groß wie es in Phasen der Fall ist, in welchen nur die Daten auf den Bus ausgebende Einheit (die Einheit, die den Arbitrierungsprozeß gewonnen hat) Daten auf den Bus ausgeben darf, wird aus dem in der 3 gezeigten (Standard-)Daten-Frame der in der 4 gezeigte (Standard-)Daten-Frame.
Wie aus der 4 ersichtlich ist, setzt sich der neue Daten-Frame aus

– einem Start-Of-Frame-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches 9 Zeitschlitze reserviert sind,
– einem Identifier-Feld, in welchem eine 11 Bits umfassende Information zu übertragen ist, und für welches pro Bit 9 aufeinanderfolgende Zeitschlitze, also insgesamt 99 Zeitschlitze reserviert sind,
– einem RTR-Bit-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches 9 Zeitschlitze reserviert sind,
– einem IDE-Bit-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches 9 Zeitschlitze reserviert sind,
– einem Reserved-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches pro Bit 1 Zeitschlitz, also insgesamt 1 Zeitschlitz reserviert ist,
– einem Data-Length-Code-Feld, in welchem eine 4 Bits umfassende Information zu übertragen ist, und für welches pro Bit 1 Zeitschlitz, also insgesamt 4 Zeitschlitze reserviert sind,
– einem Data-Feld, in welchem eine 0 bis 64 Bits umfassende Information zu übertragen ist, und für welches pro Bit 1 Zeitschlitz, also insgesamt 0 bis 64 Zeitschlitze reserviert sind,
– einem CRC-Sequence-Feld, in welchem eine 15 Bits umfassende Information zu übertragen ist, und für welches pro Bit 1 Zeitschlitz, also insgesamt 15 Zeitschlitze reserviert sind,
– einem CRC-Delimiter-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches 1 Zeitschlitz reserviert ist,
– einem ACK-Slot-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches 9 Zeitschlitze reserviert sind,
– einem ACK-Delimiter-Feld, in welchem eine 1 Bit umfassende Information zu übertragen ist, und für welches 1 Zeitschlitz reserviert ist, und
– einem End-Of-Frame-Feld, in welchem eine 7 Bits umfassende Information zu übertragen ist, und für welches pro Bit 1 Zeitschlitz, also insgesamt 7 Zeitschlitze reserviert sind,

Die erwähnten Zeitschlitze weisen – wie übrigens auch die Zeitschlitze beim herkömmlichen (Standard-)Daten-Frame – identische Längen auf.
In den Fallen, in welchen für die Übertragung eines Bits mehrere Zeitschlitze zur Verfügung stehen, also bei der Übertragung des Start-Of-Frame-Feldes, des Identifier-Feldes, des RTR-Bit-Feldes, des IDE-Bit-Feldes, und des ACK-Slot-Feldes können die jeweiligen Bits wahlweise ”nur” in einem einzigen der für die Übertragung der jeweiligen Bits reservierten Zeitschlitze, oder wiederholt in mehreren oder in allen Zeitschlitzen ausgegeben werden. Im betrachteten Beispiel wird das zu übertragende Bit nur jeweils im ersten der für die Übertragung des betreffenden Bits reservierten Zeitschlitze ausgegeben.
Die Einheit oder die Einheiten, für die die Informationen, die im Start-Of-Frame-Feld, im Identifier-Feld, im RTR-Bit-Feld, im IDE-Bit-Feld, und im ACK-Slot-Feld übertragen werden, von Interesse sind, durchsuchen die für die Übertragung eines jeweiligen Bits reservierten Zeitschlitze danach, ob in diesen wenigstens ein dominantes Bit übertragen wird, und legen fest, daß ein dominantes Bit empfangen wurde, wenn sie in einem oder mehreren der betreffenden Zeitschlitze ein dominantes Bit erhalten haben, und legen fest, daß ein rezessives Bit empfangen wurde, wenn sie in den betreffenden Zeitschlitzen kein dominantes Bit erhalten haben. Dies die genannte Festlegung kann beispielsweise durch eine entsprechende logische Verknüpfung der Bits erfolgen, die in den für die Übertragung eines jeweiligen Bits reservierten Zeitschlitze empfangen werden.
Dadurch, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in bestimmten Phasen, und zwar nur in bestimmten Phasen vergrößert wird, kann die Datenübertragungsrate, mit welcher die zu übertragenden Daten übertragen werden, erhöht werden. Dadurch kann ein Daten-Frame in einer kürzeren Zeit übertragen werden als es bisher der Fall ist.
Voraussetzung hierfür ist lediglich, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, so festgelegt wird,

– daß deren Gesamtdauer in den Phasen, in welchen die die Daten auf den Bus ausgebende Einheit und eine, mehrere oder alle anderen Einheiten gleichzeitig Daten auf den Bus ausgeben können, was im betrachteten Beispiel im Start-Of-Frame-Feld, im Identifier-Feld, im RTR-Bit-Feld, und im IDE-Bit-Feld der Fall ist, größer als die maximale Signallaufzeit innerhalb des Bus-Systems ist, und
– daß deren Gesamtdauer in den Phasen, die für eine während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit erfolgende Ausgabe von Daten durch eine, mehrere oder alle anderen Einheiten reserviert sind, was im betrachteten Beispiel im ACK-Slot-Feld der Fall ist, größer als das Doppelte der maximalen Signallaufzeit innerhalb des Bus-Systems ist.

Zum besseren Verständnis werden im folgenden der Ablauf der Übertragung eines in der 4 gezeigten und unter Bezugnahme darauf beschriebenen Daten-Frame, und die positiven Effekte der Verwendung eines mehrere Zeitschlitze (im betrachteten Beispiel 9) umfassenden ACK-Slot-Feldes erläutert. Die Übertragung des Daten-Frame beginnt damit, daß eine der am Bus angeschlossenen Einheiten, welche im folgenden als sendende Einheit bezeichnet wird, in einem Stadium, in welchem keine Daten über den Bus übertragen werden, durch die Ausgabe eines dominanten Bits signalisiert, daß sie Daten zu übertragen hat. Die Einheiten, die nicht gleichzeitig Daten zu übertragen haben, welches im betrachteten Beispiel alle anderen der am Bus angeschlossenen Einheiten sein mögen, und welche im folgenden als empfangende Einheiten bezeichnet werden, erkennen daran, daß eine der am Bus angeschlossenen Einheiten mit der Übertragung eines Daten-Frame beginnt, und ordnen das empfangene dominante Bit dem Start-Of-Frame-Feld des betreffenden Daten-Frame zu. Im Anschluß daran gibt die sendende Einheit die im Identifier-Feld, die im RTR-Bit-Feld, die im IDE-Bit-Feld, die im Reserved-Feld, die im Data-Length-Code-Feld, die im Data-Feld, die im CRC-Sequence-Feld, und die im CRC-Delimiter-Feld auszugebenden Daten aus und überprüft sodann unter Auswertung der Daten, die in den für das ACK-Slot-Feld reservierten Zeitschlitzen erhalten werden, ob die empfangenden Einheiten die von der sendenden Einheit ausgegebenen Daten fehlerfrei erhalten haben. Letzteres geschieht dadurch, daß die sendende Einheit überprüft, ob in einem oder mehreren der neun Zeitschlitze, die für das ACK-Slot-Feld reserviert sind, ein dominantes Bit über den Bus übertragen wird. Im ACK-Slot-Feld können alle empfangenden Einheiten Daten auf den Bus ausgeben. Die empfangenden Einheiten geben im ACK-Slot-Feld ein rezessives Bit (also keine Daten) auf den Bus aus, wenn sie die zuvor von der sendenden Einheit ausgegebenen Daten korrekt empfangen haben, und geben ein dominantes Bit aus, wenn dies nicht der Fall ist. Es sei angenommen, daß eine der empfangenden Einheiten die Daten nicht korrekt empfangen hat und daraufhin im ersten Zeitschlitz der für das ACK-Slot-Feld reservierten 9 Zeitschlitze ein dominantes Bit ausgibt, und daß dieses Bit aufgrund der vorhandenen Signallaufzeiten im achten der neun Zeitschlitze, während welcher die sendende Einheit den Zugang eines dem ACK-Slot-Feld zuzuordnenden dominanten Bits überwacht, bei der sendenden Einheit ankommt. Dann registriert die sendende Einheit in den Zeitschlitzen 1 bis 7 und 9 der dem ACK-Slot-Feld zugeordneten Zeitschlitze den Empfang von rezessiven Bits, und im 8. Zeitschlitz der dem ACK-Slot-Feld zugeordneten Zeitschlitze den Empfang eines dominanten Bits. Eine UND-Verknüpfung der Daten, die in den dem ACK-Slot-Feld zugeordneten Zeitschlitzen empfangen werden, führt zum Ergebnis ”0” und zeigt der sendenden Einheit an, daß wenigstens eine der empfangenden Einheiten ein dominantes Bit ausgegeben hat. Die sendende Einheit bricht daraufhin die Übertragung des Daten-Frame ab und wiederholt sie zu einem späteren Zeitpunkt.
Wenn für das ACK-Slot-Feld wie bisher nur ein einziger Zeitschlitz reserviert gewesen wäre, hätte die sendende Einheit davon ausgehen können bzw. müssen, daß die empfangenden Einheiten die zuvor übertragenen Daten korrekt empfangen haben (weil die sendende Einheit in dem Zeitschlitz, der sich an die Übertragung des CRC-Delimiter-Feldes anschließt, ein rezessives Bit empfangen hat).
Die vorstehenden Ausführungen gelten für die Übertragung von Daten im Start-of-Frame-Feld, im Identifier-Feld, im RTR-Bit-Feld, und im IDE-Bit-Feld entsprechend. Unterschiedlich ist im wesentlichen nur, daß die in den genannten Feldern übertragenen Daten keine Reaktion auf zuvor von anderen Einheiten übertragenen Daten darstellen, wodurch hier – anders als beim ACK-Slot-Feld – nicht die doppelte maximale Signallaufzeit, sondern nur die einfache maximale Signallaufzeit zum Tragen kommt, ein von einer Einheit übertragendes Bit von den anderen Einheiten also spätestens im vierten der für die Übertragung des betreffenden Bits reservierten Zeitschlitze empfangen wird.
Es erweist sich als vorteilhaft, wenn das Bus-System, genauer gesagt die daran angeschlossenen Einheiten automatisch oder auf eine entsprechende Veranlassung hin so konfigurierbar sind, daß die Datenübertragung unter Verwendung der in 3 gezeigten herkömmlichen Daten-Frames erfolgt. Dann können die Einheiten des vorstehend beschriebenen Bus-Systems auch in herkömmlichen Bus-Systemen eingesetzt werden bzw. mit Einheiten von herkömmlichen Bus-Systemen zusammenarbeiten.
Der Vollständigkeit halber sei angemerkt, daß der Daten-Frame, anhand dessen die Besonderheiten des vorliegend betrachteten Bus-Systems beschrieben wurden, auch einen beliebigen anderen Aufbau haben kann; er kann mehr Felder, weniger Felder, und/oder andere Felder enthalten, sowie eine andere Feld-Reihenfolge und/oder andere Feld-Längen aufweisen.
Das beschriebene Bus-System ermöglicht es unabhängig von den Einzelheiten der praktischen Realisierung, daß längere Busleitungen verwendet werden können und/oder mit höheren Datenübertragungsraten gearbeitet werden kann als es bisher der Fall ist.

Claims

Bus-System, welches aus einem Bus und mindestens zwei über diesen verbundenen Einheiten besteht, und bei welchem eine Daten auf den Bus ausgebende Einheit die Ausgabe von Daten auf den Bus abbricht, wenn eine, mehrere oder alle anderen Einheiten gleichzeitig bestimmte Daten auf den Bus ausgeben, dadurch gekennzeichnet, daß die Anzahl der Zeitschlitze, die für die Übertragung einer bestimmten Datenmenge reserviert ist, in Phasen, in welchen während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit eine, mehrere oder alle anderen Einheiten Daten auf den Bus ausgeben können, zumindest teilweise größer ist als es in Phasen der Fall ist, in welchen nur die Daten auf den Bus ausgebende Einheit Daten auf den Bus ausgeben darf.
Bus-System nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Zeitschlitze so festgelegt wird, daß deren Gesamtdauer in den Phasen, in welchen die die Daten auf den Bus ausgebende Einheit und eine, mehrere oder alle anderen Einheiten gleichzeitig Daten auf den Bus ausgeben können, großer als die maximale Signallaufzeit innerhalb des Bus-Systems ist.
Bus-System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anzahl der Zeitschlitze so festgelegt wird, daß deren Gesamtdauer in den Phasen, die für eine während der Ausgabe von Daten durch die die Daten auf den Bus ausgebende Einheit erfolgende Ausgabe von Daten durch eine, mehrere oder alle anderen Einheiten reserviert sind, größer als das Doppelte der maximalen Signallaufzeit innerhalb des Bus-Systems ist.
Bus-System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die bestimmte Datenmenge ein Bit umfaßt.
Bus-System nach Anspruch 4, dadurch gekennzeichnet, daß ein Bit, für dessen Übertragung mehrere Zeitschlitze reserviert sind, nur in einem einzigen oder in ausgewählten mehreren der dafür reservierten Zeitschlitze auf den Bus ausgegeben wird.
Bus-System nach Anspruch 5, dadurch gekennzeichnet, daß ein Bit, für dessen Übertragung mehrere Zeitschlitze reserviert sind, nur im ersten der dafür reservierten Zeitschlitze auf den Bus ausgegeben wird.
Bus-System nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Bits, welche in den Zeitschlitzen, die für die Übertragung eines Bits reserviert sind, empfangen werden, einer logischen Verknüpfung unterzogen werden, und daß das Ergebnis dieser logischen Verknüpfung als das Bit verwendet wird, das in den dafür reservierten Zeitschlitzen empfangen wurde.