DE10053915A1 - Production of integrated circuit comprises applying metallization layers to circuit substrate, and forming hard mask at predetermined temperature which effects phase conversion - Google Patents

Production of integrated circuit comprises applying metallization layers to circuit substrate, and forming hard mask at predetermined temperature which effects phase conversion

Info

Publication number
DE10053915A1
DE10053915A1 DE2000153915 DE10053915A DE10053915A1 DE 10053915 A1 DE10053915 A1 DE 10053915A1 DE 2000153915 DE2000153915 DE 2000153915 DE 10053915 A DE10053915 A DE 10053915A DE 10053915 A1 DE10053915 A1 DE 10053915A1
Authority
DE
Germany
Prior art keywords
hard mask
layer
predetermined temperature
metallization layer
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000153915
Other languages
German (de)
Other versions
DE10053915C2 (en
Inventor
Matthias Uwe Lehr
Rene Tews
Mirko Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000153915 priority Critical patent/DE10053915C2/en
Publication of DE10053915A1 publication Critical patent/DE10053915A1/en
Application granted granted Critical
Publication of DE10053915C2 publication Critical patent/DE10053915C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The production of an integrated circuit comprises preparing a circuit substrate (1); applying metallization layers (5, 10) to the substrate; forming a hard mask (20) on the metallization layers; and structuring the metallization layers using the mask. The mask is applied at a predetermined temperature which effects a phase conversion in the metallization layers. Preferred Features: The first metallization layer (5) is a liner layer and the second metallization layer is an aluminum layer. The predetermined temperature is approximately 400 deg C or more. The hard mask is produced by CVD deposition of a SiO2-based material.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfah­ ren für eine integrierte Schaltung mit den Schritten Be­ reitstellen eines Schaltungsubstrats, Aufbringen mindestens einer Metallisierungsschicht auf das Schaltungsubstrat, Bilden einer Hartmaske auf der Metallisierungsschicht und Strukturieren der Metallisierungsschicht mittels der Hart­ maske.The present invention relates to a manufacturing process ren for an integrated circuit with the steps Be provide a circuit substrate, application at least a metallization layer on the circuit substrate, Form a hard mask on the metallization layer and Structuring the metallization layer using the Hart mask.

Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schaltungen in Silizium-Technologie erläutert.Although in principle on any integrated circuits applicable, the present invention and your underlying issues related to integrated Circuits in silicon technology explained.

Die der vorliegenden Erfindung zugrundeliegende Problematik liegt in Anneals nach der Strukturierung von Metallbahnen, vorzugsweise aus Aluminium bestehend, mit Hilfe des reakti­ ven Ionenätzens (RIE).The problem underlying the present invention lies in anneals after the structuring of metal tracks, preferably made of aluminum, with the help of the reacti ven ion etching (RIE).

Mit dem technologischen Fortschritt wachsen die Aspektver­ hältnisse der Metallbahnquerschnitte, d. h. der Pitch (Brei­ te + Abstand) sinkt, aber die Höhe bleibt konstant oder wächst sogar. Um solche Bahnen mittels RIE zu strukturie­ ren, benötigt man relativ dicken Fotolack. Verwendet man jedoch dicken Lack, verringert sich das Prozessfenster der Lithografie. Aspect ratios grow with technological progress Ratios of metal rail cross-sections, d. H. the pitch te + distance) decreases, but the height remains constant or even grows. To structure such webs using RIE ren, you need relatively thick photoresist. One uses however thick paint, the process window of the Lithography.  

Einen Ausweg aus diesen sich widersprechenden Anforderungen bieten Hartmasken. Dabei werden auf das Metall relativ dün­ ne Schichten aus einem anderen Material, als die Leiterbahn besteht (z B. SiO2, SiON oder W), abgeschieden. Diese Hart­ maskenschicht kann mit einem dünnen, also lithografisch günstigen Lack strukturiert werden. Die strukturierte Hart­ maske dient als Maske fürs nachfolgende Metallätzen.Hard masks offer a way out of these conflicting requirements. Relatively thin layers of a different material than the conductor track (e.g. SiO 2 , SiON or W) are deposited on the metal. This hard mask layer can be structured with a thin, i.e. lithographically favorable lacquer. The structured hard mask serves as a mask for subsequent metal etching.

Zum Abschluss der Strukturierung von Leitbahnebenen sind in der Regel Wärmebehandlungen (Anneals) nötig. Bei den nach der Ätzung der Metallebene und vor der Abscheidung des iso­ lierenden Oxids (ILD, Interlevel dielectric) durchgeführten Anneals finden im Metall Phasenumwandlungen und/oder Wach­ stum der Körner statt.At the end of the structuring of interconnect levels are in usually heat treatments (anneals) necessary. In the after the etching of the metal level and before the deposition of the iso oxides (ILD, Interlevel dielectric) Anneals find phase changes and / or wakefulness in the metal grains instead.

Aluminiumbahnen z. B. besitzen üblicherweise mindestens eine Liner- oder Deckschicht aus Ti. Unter dem Wärmeeinfluss kommt es zu einer Phasenumwandlung, wenn sich Al mit Ti zu TiAl3 verbindet, wodurch sich das Volumen der Leiterbahn verkleinert.Aluminum sheets z. B. usually have at least one liner or cover layer made of Ti. Under the influence of heat, a phase change occurs when Al combines with Ti to form TiAl 3 , which reduces the volume of the conductor track.

Betrachtet man Aluminiumbahnen, dann liegen übliche Tempe­ raturen der Anneals im Bereich um 400°C, maximal bei 450°C. Gebräuchliche Zeiten bewegen sich zwischen 0 min (kein Tem­ peraturplateu; ans Hochrampen schließt sich ein sofortiges Herunterrampen an) und 60 min.If you look at aluminum railways, then the usual tempe temperatures of the anneals in the range around 400 ° C, maximum at 450 ° C. Common times are between 0 min (no tem peraturplateu; there is an immediate one at ramping up Ramp down) and 60 min.

Beim Verzicht auf die Anneals werden die erwähnten Struk­ turveränderungen des Metalls erst durch später im Prozess­ ablauf einwirkende Temperaturen bewirkt. Dann sind aller­ dings die Metallbahren schon vom ILD eingekapselt. Das ILD widersetzt sich den Volumenänderungen des Metalls, wodurch es zu Spannungen im Metall kommt, was zur Stressmigration führt. Also beugen Anneals der Stressmigration vor.If the anneals are waived, the above-mentioned structure changes in the metal only through later in the process exposing temperatures effects. Then everyone is However, the metal stretchers are already encapsulated by the ILD. The ILD  resists the volume changes of the metal, causing there is tension in the metal, which leads to stress migration leads. So Anneals prevent stress migration.

Beim heutigen Prozessablauf zur Strukturierung von Metall­ ebenen mittels Hartmasken und RIE wird also unbedingt ein separater Annealschritt nach der Metallätzung bzw. der Rei­ nigung nach der Metallätzung benötigt.In today's process flow for structuring metal leveling with hard masks and RIE is a must separate annealing step after metal etching or tearing needed after metal etching.

Daher ist es Aufgabe der vorliegenden Erfindung, ein ver­ einfachtes Herstellungsverfahren für eine integrierte Schaltung zu schaffen, wobei der zusätzliche Annealschritt vermieden werden kann, ohne daß Probleme durch Streßmigra­ tion bei der Metallisierung auftreten.It is therefore an object of the present invention to provide a ver simple manufacturing process for an integrated Creating circuit, taking the additional anneal step can be avoided without problems caused by stress migra tion occur during metallization.

Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.According to the invention, this object is achieved in that in claim 1 specified manufacturing process solved.

Die der vorliegenden Erfindung zugrundeliegende Idee be­ steht darin, daß bei der Abscheidung der Hartmaske eine derart hohe Temperatur erreicht wird, daß der Annealschritt entfallen kann. Dazu wird die Hartmaske bei einer vorbe­ stimmten Temperatur aufgebracht, welche eine Phasenumwand­ lung und/oder Kornveränderung in der Metallisierungsschicht bewirkt. Hier wird also vorgeschlagen, den aus den oben er­ wähnten Gründen notwendigen Metall-Anneal durch eine geeig­ nete Wahl der Abscheidebedingungen der Hartmaske zu erset­ zen. Das thermische Budget der Abscheidung wird so gewählt, dass es dem eines konventionellen Anneals nahe kommt. The idea underlying the present invention be is that in the deposition of the hard mask such a high temperature is reached that the annealing step can be omitted. To do this, the hard mask is passed agreed temperature applied, which is a phase change development and / or grain change in the metallization layer causes. So here it is suggested that from the above he due to the necessary metal anneal Replacement of the hard mask's deposition conditions Zen. The thermal budget of the deposition is chosen that it comes close to that of a conventional anneal.  

In den Unteransprüchen finden sich vorteilhafte Weiterbil­ dungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.Advantageous further developments can be found in the subclaims Developments and improvements of that specified in claim 1 Manufacturing process.

Gemäß einer bevorzugten Weiterbildung werden eine erste und eine darüberliegende zweite Metallisierungsschicht auf das Schaltungssubstrat aufgebracht und wird die Phasenumwand­ lung an der dazwischenliegenden Grenzfläche bewirkt.According to a preferred development, a first and an overlying second metallization layer on the Circuit substrate applied and the phase change effect at the intermediate interface.

Gemäß einer weiteren bevorzugten Weiterbildung ist die er­ ste Metallisierungsschicht eine Titan-Linerschicht und die zweite Metallisierungschicht eine Aluminiumschicht.According to a further preferred development, it is metallization layer, a titanium liner layer and the second metallization layer an aluminum layer.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Pha­ senumwandlung Ti + 3Al → TiAl3 und beträgt die vorbe­ stimmte Temperatur ungefähr 400°C oder mehr.According to a further preferred development, the phase conversion is Ti + 3Al → TiAl 3 and the predetermined temperature is approximately 400 ° C. or more.

Gemäß einer weiteren bevorzugten Weiterbildung wird die Hartmaske durch CVD-Abscheidung eines SiO2-basierten Mate­ rials hergestellt wird.According to a further preferred development, the hard mask is produced by CVD deposition of an SiO 2 -based material.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnun­ gen dargestellt und in der nachfolgenden Beschreibung näher erläutert.An embodiment of the invention is in the drawings gene shown and in more detail in the following description explained.

Es zeigen:Show it:

Fig. 1 eine schematische Darstellung einer integrierten Schaltung, die mit dem erfindungsgemäßen Herstel­ lungsverfahren hergestellt werden kann; und Fig. 1 is a schematic representation of an integrated circuit that can be manufactured with the manufacturing process according to the invention; and

Fig. 2 ein Prozeßablaufdiagramm für eine Ausführungsform des erfindungsgemäßen Herstellungsverfahrens. Fig. 2 is a process flow diagram for an embodiment of the manufacturing method according to the invention.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.In the figures, the same reference symbols designate the same or functionally identical components.

Fig. 1 zeigt eine schematische Darstellung einer integrier­ ten Schaltung, die mit dem erfindungsgemäßen Herstellungs­ verfahren hergestellt werden kann, und Fig. 2 zeigt ein Prozeßablaufdiagramm für eine Ausführungsform des erfin­ dungsgemäßen Herstellungsverfahrens. Fig. 1 shows a schematic representation of an integrated circuit that can be produced with the manufacturing method according to the invention, and Fig. 2 shows a process flow diagram for an embodiment of the inventive manufacturing method.

In Fig. 1 bezeichnet Bezugszeichen 1 ein Schaltungssub­ strat, beispielsweise eine in einen Siliziumwafer inte­ grierte Schaltung, deren einzelne Bestandteile nicht näher gezeigt sind.In Fig. 1 reference numeral 1 denotes a strat Schaltungssub, for example, an inte grated circuit in a silicon wafer, the individual components are not shown in detail.

Auf dem Schaltungssubstrat 1 wird in einem Verfahrenschritt S1 eine erste Metallisierungsschicht 5 in Form einer Titan- Linerschicht aufgebracht, nämlich beispielsweise durch eine CVD-Abscheidung.On the circuit substrate 1, a first metallization layer is applied in the form of a titanium liner layer 5 in a step S1, namely, for example, by a CVD deposition.

In einem weiteren Verfahrenschritt S2 wird auf der ersten Metallisierungsschicht 5 eine zweite Metallisierungsschicht 10 abgeschieden, nämlich hier eine Aluminiumschicht.In a further method step S2, a second metallization layer 10 is deposited on the first metallization layer 5 , namely here an aluminum layer.

In einem dritten Prozessschritt S3 wird durch eine PECVD- Abscheidung (Plasma Enhanced CVD) eine SiO2-basierte Hart­ maskenschicht 20 auf der zweiten Metallisierungsschicht 10 abgeschieden und derart strukturiert, dass sie eine Öffnung 25 aufweist. In a third process step S3, an SiO 2 -based hard mask layer 20 is deposited on the second metallization layer 10 by means of PECVD (plasma enhanced CVD) deposition and structured in such a way that it has an opening 25 .

Das Abscheiden der Hartmaskenschicht 20 durch die PECVD- Abscheidung geschieht bei einer Temperatur von ungefähr 400°C oder mehr, so dass während der Abscheidung eine Pha­ senumwandlung an der Grenzfläche 15 zwischen der ersten Me­ tallisierungsschicht 5 und der zweiten Metallisierungs­ schicht 10 auftritt, nämlich im vorliegenden Fall eine Um­ wandlung von Titan und Aluminium in TiAl3. Dabei wachsen gleichzeitig im Aluminium die Körner. Je nach Dicke der Schicht und Erwärmungsdauer kann ein Teil oder die ganze Schicht 5 in die Schicht 15 aus TiAl3 umgewandelt werden.The hard mask layer 20 is deposited by the PECVD deposition at a temperature of approximately 400 ° C. or more, so that during the deposition a phase conversion occurs at the interface 15 between the first metalization layer 5 and the second metallization layer 10 , namely in In this case, a conversion of titanium and aluminum into TiAl 3 . The grains grow simultaneously in the aluminum. Depending on the thickness of the layer and the duration of heating, part or all of the layer 5 can be converted into the layer 15 made of TiAl 3 .

Mithin erreicht das Aluminium nach der PECVD-Hartmaskenab­ scheidung einen Zustand, der dem nach einem Annealschritt gemäß dem Stand der Technik am Ende der Strukturierung äh­ nelt. Somit ist bei dieser erfindungsgemäßen Ausführungs­ form ein separater Annealschritt nicht mehr nötig und der Prozessablauf wesentlich vereinfacht.Thus, the aluminum reaches after the PECVD hard mask divorce a condition that is similar to that after an anneal step according to the prior art at the end of the structuring uh Nelt. Thus, in this embodiment according to the invention form a separate annealing step is no longer necessary and the Process flow significantly simplified.

In einem Prozessschritt S4 erfolgt dann eine Strukturierung der Hartmaskenschicht mittels eines üblichen Photolackpro­ zesses.Structuring then takes place in a process step S4 the hard mask layer using a conventional photoresist zesses.

In einem Prozeßschritt S5 werden die Metallschichten 5, 10 durch einen üblichen Ätzschritt unter Verwendung der Har­ maske 20 strukturiert.In a process step S5, the metal layers 5 , 10 are structured by a conventional etching step using the hard mask 20 .

Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar. Although the present invention has been described above in terms of preferred embodiment has been described, it is not limited to this, but in a variety of ways and Modifiable.  

Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.In particular, the selection of layer materials is only exemplary and can be varied in many ways.

Insbesondere kann der Liner auch z. B. aus Ti/TiN herge­ stellt werden. In particular, the liner can also, for. B. from Ti / TiN Herge be put.  

BEZUGSZEICHENLISTELIST OF REFERENCE NUMBERS

S1-S5 Prozeßschritte
S1-S5 process steps

11

Schaltungssubstrat
circuit substrate

55

Ti-Liner
Ti liner

1010

Al-Metallisierung
Al metallization

1515

Grenzfläche mit TiAl3
Interface with TiAl 3

2020

Hartmaske
hard mask

2525

Öffnung
opening

Claims (5)

1. Herstellungsverfahren für eine integrierte Schaltung mit den Schritten:
Bereitstellen eines Schaltungsubstrats (1);
Aufbringen mindestens einer Metallisierungsschicht (5, 10) auf das Schaltungsubstrat (1);
Bilden einer Hartmaske (20) auf der Metallisierungsschicht (5, 10); und
Strukturieren der Metallisierungsschicht (5, 10) mittels der Hartmaske (20);
dadurch gekennzeichnet,
daß die Hartmaske (20) bei einer vorbestimmten Temperatur aufgebracht wird, welche eine Phasenumwandlung und/oder in der Metallisierungsschicht (5, 10) bewirkt.1. Manufacturing process for an integrated circuit with the steps:
Providing a circuit substrate ( 1 );
Applying at least one metallization layer ( 5 , 10 ) to the circuit substrate ( 1 );
Forming a hard mask ( 20 ) on the metallization layer ( 5 , 10 ); and
Structuring the metallization layer ( 5 , 10 ) by means of the hard mask ( 20 );
characterized by
that the hard mask ( 20 ) is applied at a predetermined temperature, which causes a phase change and / or in the metallization layer ( 5 , 10 ). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß einer erste und eine darüberliegende zweite Metallisie­ rungsschicht (5, 10) auf das Schaltungssubstrat (1) aufge­ bracht werden und die Phasenumwandlung an der dazwischen­ liegenden Grenzfläche bewirkt wird.2. The method according to claim 1, characterized in that a first and an overlying second metallization layer ( 5 , 10 ) on the circuit substrate ( 1 ) are brought up and the phase transition is effected at the intermediate interface. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die erste Metallisierungsschicht (5) eine Titan-Liner­ schicht und die zweite Metallisierungschicht (10) eine Alu­ miniumschicht ist.3. The method according to claim 2, characterized in that the first metallization layer ( 5 ) is a titanium liner layer and the second metallization layer ( 10 ) is an aluminum minium layer. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Phasenumwandlung Ti + 3Al → TiAl3 ist und die vorbestimmte Temperatur ungefähr 400°C oder mehr beträgt.4. The method according to claim 3, characterized in that the phase transition is Ti + 3Al → TiAl 3 and the predetermined temperature is approximately 400 ° C or more. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Hartmaske durch CVD-Abscheidung eines SiO2-ba­ sierten Materials hergestellt wird.5. The method according to any one of the preceding claims, characterized in that the hard mask is produced by CVD deposition of a SiO 2 -based material.
DE2000153915 2000-10-31 2000-10-31 Manufacturing process for an integrated circuit Expired - Fee Related DE10053915C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000153915 DE10053915C2 (en) 2000-10-31 2000-10-31 Manufacturing process for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000153915 DE10053915C2 (en) 2000-10-31 2000-10-31 Manufacturing process for an integrated circuit

Publications (2)

Publication Number Publication Date
DE10053915A1 true DE10053915A1 (en) 2002-05-16
DE10053915C2 DE10053915C2 (en) 2002-11-14

Family

ID=7661645

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000153915 Expired - Fee Related DE10053915C2 (en) 2000-10-31 2000-10-31 Manufacturing process for an integrated circuit

Country Status (1)

Country Link
DE (1) DE10053915C2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007035837A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Semiconductor device with a grain orientation layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
EP0716447A2 (en) * 1994-12-05 1996-06-12 AT&T Corp. Metal layers formed as a composite of sub-layers and devices including same
WO1997012399A1 (en) * 1995-09-29 1997-04-03 Intel Corporation Metal stack for integrated circuit having two thin layers of titanium with dedicated chamber depositions
DE19903195A1 (en) * 1999-01-27 2000-08-10 Siemens Ag Multilevel metal wiring used in semiconductor chip production is improved in quality by carrying out an integrated annealing or tempering step at the start of inter-level dielectric deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
EP0716447A2 (en) * 1994-12-05 1996-06-12 AT&T Corp. Metal layers formed as a composite of sub-layers and devices including same
WO1997012399A1 (en) * 1995-09-29 1997-04-03 Intel Corporation Metal stack for integrated circuit having two thin layers of titanium with dedicated chamber depositions
DE19903195A1 (en) * 1999-01-27 2000-08-10 Siemens Ag Multilevel metal wiring used in semiconductor chip production is improved in quality by carrying out an integrated annealing or tempering step at the start of inter-level dielectric deposition

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SCHUMICKI, G. *
SEEGEBRECHT, P.: Prozeßtechnologie, Springer, Berlin, 1991, S. 113-114 *

Also Published As

Publication number Publication date
DE10053915C2 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
DE69535502T2 (en) Dielectric interlayer for a semiconductor device
DE60023573T2 (en) Method for producing a capacitor with tantalum pentoxide in an integrated circuit
WO2001043171A1 (en) Method for producing a hard mask
DE1967363C2 (en)
DE2817258A1 (en) METHOD OF PRODUCING AN INSULATING LAYER FIELD EFFECT TRANSISTOR STRUCTURE
DE3414781A1 (en) Multi-layer connection structure of a semi-conductor device
DE69724980T2 (en) CONDUCTIVE LAYER WITH ANTI-REFLECTION SURFACE
DE19838847B4 (en) A method for reducing the intensity of reflected rays occurring during the process of photolithography
DE10053915C2 (en) Manufacturing process for an integrated circuit
DE3634168A1 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
DE19926501A1 (en) Method of manufacturing a semiconductor memory device
DE2703618A1 (en) METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT
DE102006053930B4 (en) Manufacturing method for a transistor gate structure
DE10330795A1 (en) Carbon hard mask with adhesive layer for adhesion to metal
DE102004005992B3 (en) Manufacturing method for a semiconductor structure
DE69933235T2 (en) INTERMEDIATE LAYER BETWEEN TITANNITRIDE AND HIGH DENSITY PLASMA OXID
DE10104265A1 (en) Method of manufacturing a semiconductor circuit arrangement
DE112004002156T5 (en) A method of preventing the increase in contact hole width during contact making
DE3329072A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ELEMENT
DE19824400C2 (en) Conductor contacting arrangement
DE2634095C2 (en) Process for flattening and leveling steps on the surface of a semiconductor wafer comprising integrated circuits
DE102004012280B4 (en) Method for producing a semiconductor structure
DE4328067C1 (en) Applying metal layers onto non-metallic substrate - uses intermediate adhesion promoter layer of inorganic oxide material
DE19856084C2 (en) Process for producing a metal oxide layer or a structured metal oxide layer
DE102004024105B4 (en) Method for introducing a trench into a semiconductor substrate and for applying a cover layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee