-
Die
vorliegende Anmeldung betrifft ein Verfahren zur Bildung eines Source/Drain-Gebiets
eines Transistors nach den Merkmalen des Oberbegriffs des Patentanspruchs
1. Außerdem
betrifft die Erfindung ein Verfahren zum Herstellen eines elektronischen
Bauteils mit Transistoren komplementären Leistungstyps gemäß dem Oberbegriff
des Patentanspruchs 8.
-
In
der Halbleitertechnik werden Feldeffekttransistoren hergestellt,
die dotierte Source- und Drain-Gebiete aufweisen. Üblicherweise
wird zur Herstellung eines Feldeffekttransistors ein Halbleitersubstrat
bereitgestellt, das eine Oberfläche
aufweist. Auf der Oberfläche
wird ein Gate-Oxid gebildet, auf dem eine Gate-Elektrode angeordnet
und strukturiert wird. Üblicherweise
wird mittels eines Implantationsschrittes ein Source- und ein Drain-Gebiet
in dem Halbleitersubstrat neben der Gate-Elektrode gebildet. Das
Source- und das Drain-Gebiet weisen dabei schwach dotierte LDD-Gebiete
(lightly doped drain) und hoch dotierte HDD-Gebiete (heavily doped
drain) auf.
-
Beispielsweise
ist in der Druckschrift
US 5,665,616 ein
Herstellungsverfahren für
ein Halbleiterbauelement beschrieben. Dabei werden ein Feldeffekttransistor,
ein zu ihm komplementärer
Feldeffekttransistor und ein Bipolartransistor gebildet. Weiterhin
wird dort beschrieben, daß die
Source- und Drain-Gebiete mittels einer Implantation gebildet werden.
Eine Implantation weist den Nachteil auf, daß die implantierten Dotierstoffatome
nach der Implantation noch nicht in das Kristallgittergefüge eingebaut
sind und erst durch einen nachfolgenden Prozeßschritt bei erhöhter Temperatur
in das Kristallgitter eingebaut werden, wodurch ein dotierter Halblei ter
entsteht. Da das thermische Budget eines Herstellungsprozesses für ein Halbleiterbauelement möglichst
niedrig ausfallen sollte, um das Verlaufen von Dotierstoffprofilen
zu vermeiden, ist ein Temperaturschritt zur Aktivierung der implantierten
Dotierstoffatome nachteilig. Ein weiterer Nachteil der Implantation
besteht darin, daß durch
die auftreffenden Dotierstoffatome das Kristallgitter des Halbleitersubstrates
geschädigt
wird, wodurch die Defektdichte in dem Substrat in der Nähe des Source-
oder Drain-Gebiets erhöht
ist. Ein weiterer Nachteil besteht darin, daß Source- und Drain-Gebiete
lediglich mit einer großen minimalen
Implantationstiefe gebildet werden können und somit flache Source-
und Drain-Gebiete
sehr schwierig herzustellen sind.
-
In
der
DE 197 49 378
A1 sind ein MOS-Transistor beschrieben sowie ein Verfahren
zu dessen Herstellung, bei dem Source- und Drain-Gebiete mit selektiver Epitaxie
aufgewachsen werden. Die Source- und Drain-Gebiete werden in einem
Graben angeordnet, der selbstjustiert zur Gateelektrode geätzt wird.
-
In
der
DE 196 39 875
C1 ist ein Verfahren zur Herstellung eines MOS-Transistors
beschrieben, bei dem die Source-/Drain-Gebiete ein Dotierprofil mit stärker dotiertem
Bereich und darüber
angeordneten schwächer
dotierten Bereich aufweisen. Der stärker dotierte Bereich wird
durch Implantation erzeugt, der schwächer dotierte Bereich durch
in situ-dotierte selektive Epitaxie.
-
Es
ist die Aufgabe der Erfindung, ein weiteres Verfahren zur Bildung
eines dotierten Source/Drain-Gebiets eines Transi stors sowie ein
Verfahren zur Herstellung eines elektronischen Bauteils mit Transistoren
komplementären
Leistungstyps, sogenanntes CMOS-Bauteil,
anzugeben.
-
Erfindungsgemäß wird die
erstgenannte Aufgabenstellung gelöst durch ein Verfahren nach
den Merkmalen des Patentanspruchs 1 sowie durch ein Verfahren nach
dem Merkmalen des Patentanspruchs 8.
-
Beim
selektiven Aufwachsen eines in-situ dotierten Source- oder Drain-Gebiets
werden die Dotierstoffatome während
der Epitaxie in das Kristallgitter eingebaut und ein nachfolgender
Temperaturschritt zur Aktivierung der Dotierstoffatome ist daher nicht
notwendig, so daß das
thermische Budget des Halbleiterherstellungsprozesses verringert
ist. Die Defektdichte des Source- oder Drain-Gebiets ist gegenüber einer
Implantation wesentlich verringert und liegt in der Größenordnung
der Defektdichte eines Halbleitersubstrates. Es werden flache junctions (shallow
junctions) ermöglicht,
die mit einer Implantation nur schwerlich realisierbar wären. Bei
den shallow junctions ist das Durchbruchverhalten (punch through)
des Transistors vermindert. Weiterhin ist eine verbesserte Einstellbarkeit
der Dotierstoffkonzentration durch die in-situ dotierte selektive
Epitaxie ermöglicht.
Die Dotierstoffdiffusion ist in nachfolgenden Temperaturschritten
vermindert, da der Dotierstoff während
der selektiven Epitaxie bereits an Gitterplätzen eingebaut wird.
-
In
Weiterbildungen der Erfindung wird auf einer Oberfläche des
Substrats eine Maskenschicht angeordnet; ein Teil der Maskenschicht
wird entfernt wird, wobei ein Maskenfenster einen ersten Bereich der
Oberfläche
des Substrats freilegt und die selektive Epitaxie auf dem ersten
Bereich der Oberfläche des
Substrats aufwächst
und auf einem zweiten Bereich der Oberfläche des Substrats, der von
der Maskenschicht bedeckt ist, nicht aufwächst. Der Vorteil dieser Selektivität besteht
darin, daß die
Epitaxie in einem ersten Bereich der Oberfläche gebildet wird, während ein
zweiter Bereich frei bleibt. Eine selektive Siliziumepitaxieschicht
kann beispielsweise auf einkristallinem Silizium aufwachsen, während auf
einem benachbarten Siliziumoxid bzw. Siliziumnitrid keine Epitaxieschicht
aufwächst.
Durch das Maskenfenster ist gewährleistet,
daß das
Source- oder Drain-Gebiet in einem begrenzten Bereich gebildet wird.
Die selektive Epitaxie ist in diesem Fall so ausgestaltet, daß sie in
dem Maskenfenster aufwächst,
allerdings auf der Maske selbst kein Epitaxiewachstum stattfindet.
-
Gemäß einer
anderen Weiterbildung weist das Halbleitersubstrat eine Oberfläche auf,
von der ausgehend ein Graben in das Halbleitersubstrat geätzt wird
und die selektive in-situ dotierte Epitaxie zur Bildung des Source-
oder Drain-Gebiets auch in dem Graben gebildet wird. Der Graben
und die Ätztiefe des
Grabens sind in vorteilhafter Weise dazu geeignet, die Junction-Tiefe
des Source-/Drain-Gebiets zu definieren, wobei als Ausgangspunkt
die Höhe
des Gate-Oxids unterhalb der Gate-Elektrode dient. Ein derartiger
Graben kann auch durch eine lokale Oxidation und anschließende Entfernung
des Oxids erzeugt werden. Die Abscheidung einer selektiven Epitaxieschicht
zur Bildung von Source-/Drain-Gebieten kann auch ohne einen vorher
gebildeten Graben durchgeführt
werden.
-
Bei
der Bildung des Source-/Drain-Gebiets wird ein Dotierprofil erzeugt,
das unterschiedliche Dotierstoffkonzentrationen aufweist. Die selektive in-situ
dotierte Epitaxie ist folglich dazu geeignet, das Dotierstoffprofil
des Source-/ Drain-Gebiets zu variieren, wobei beispielsweise LDD- und HDD-Gebiete gebildet
werden.
-
Das
Source-/Drain-Gebiet wird mit einem niedrig und einem hoch dotierten
Bereich gebildet. Der niedrig dotierte Bereich kann beispielsweise
einem Kanal eines Transistors zugewandt sein, der hoch dotierte
Bereich kann beispielsweise einem elektrischen Kontakt zugewandt
sein. In dieser Konstellation entspräche der niedrig dotierte Bereich
einem LDD- und der hoch dotierte Bereich einem HDD-Bereich.
-
Die
Erfindung umfaßt
weiterhin, daß ein komplementär dotiertes
Source-/Drain-Gebiet gebildet wird. Das komplementär dotierte
Source-/Drain-Gebiet wird beispielsweise in ei nem CMOS-Herstellungsprozeß verwendet,
der sowohl NMOS- als auch PMOS-Transistoren bildet.
-
Weiterhin
ist vorgesehen, daß eine
Isolierschicht zwischen dem Source-/Drain-Gebiet und dem komplementär dotierten
Source-/Drain-Gebiet gebildet wird. Die Isolationsschicht hat den
Vorteil, daß benachbarte
Source-/Drain-Gebiete
voneinander isoliert werden können.
-
Zwischen
der Bildung eines schwach dotierten Dotiergebietes (LDD) des Source-/Drain-Gebiets und
der Bildung eines hoch dotierten Dotiergebietes (HDD) des Source-/Drain-Gebiets wird ein
seitlicher Randsteg (spacer) an einer Gate-Elektrode gebildet. Der seitliche Randsteg
kann dazu verwendet werden, ein nachfolgend epitaktisch aufgewachsenes HDD-Dotiergebiet von
der Gate-Elektrode zu beabstanden, wodurch beispielsweise Koppelkapazitäten reduziert
werden. Weiterhin kann die Dotierstoffkonzentration der HDD-Gebiete
durch eine zusätzliche Implantation
erhöht
werden.
-
Ein
weiterer Verfahrensschritt sieht vor, daß das Source-/ Drain-Gebiet
siliziert wird. Ein siliziertes Source-/Drain-Gebiet hat einen erniedrigten
Widerstand. Durch das beschriebene Verfahren zur Herstellung der
HDD- und LDD-Gebiete
mittels selektiver Epitaxie steht auch bei einem sehr flachen Source-/Drain-Gebiet
genügend
Material für
eine Silizierung des Source-/Drain-Gebiets zur Verfügung.
-
Beim
CMOS-Herstellungsprozeß sind
das Source-/Drain-Gebiet
und das komplementär
dotierte Source-/Drain-Gebiet
benachbart, und die Silizierung bildet eine leitende Verbindung
zwischen den Source-/Drain-Gebieten. Die leitende silizierte Verbindung zwischen
benachbarten Source-/ Drain-Gebieten hat den Vorteil, daß benachbarte
Source-/Drain-Gebiete elektrisch miteinander verbunden werden können, ohne
dazu Kontaktlöcher
verwenden zu müssen.
-
Die
Erfindung umfaßt,
daß das
Source-/Drain-Gebiet in einem Epitaxieschritt hergestellt wird,
wobei die In-situ-Dotierung
variiert wird. Dieser Verfahrensschritt weist den Vorteil auf, daß eine Kontaminierung
der Substratoberfläche
vermieden werden kann, da das Substrat nicht zwischenzeitlich aus einer
Prozeßkammer
entfernt werden muß und
stellt außerdem
eine Prozeßvereinfachung
dar.
-
Weiterhin
ist vorgesehen, daß eine Gate-Elektrode
auf der Substratoberfläche
angeordnet wird, die bei der Ätzung
des Grabens seitlich unterätzt
wird. Die seitliche Unterätzung der
Gate-Elektrode hat den Vorteil, daß die effektive Kanallänge eines
Transistors verringert wird.
-
Weitere
vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der jeweiligen
abhängigen Ansprüche.
-
Die
Erfindung wird nachfolgend anhand von Ausführungsbeispielen und Figuren
näher erläutert. In
den Figuren bedeuten gleiche Bezugszeichen gleiche bzw. funktionsgleiche
Elemente.
-
In
den Figuren zeigen:
-
1 ein Substrat mit Dotierwannen
und Gate-Elektroden;
-
2 bis 6 ein Verfahren zur Herstellung eines
dotierten Source-/Drain-Gebiets eines Transistors;
-
7 eine Prozeßvariante
zu der in 6 dargestellten
Anordnung;
-
8 bis 10 weitere Herstellungsschritte zur Bildung
eines Transistors;
-
11 eine Prozeßvariante
zu der in 10 dargestellten
Anordnung;
-
12 und 13 eine detaillierte Darstellung zur
Bildung eines Transistors, wobei das Source-/Drain-Gebiet des Transistors
in-situ dotiert mit selektiver Epitaxie aufgewachsen wird und die HDD-Gebiete
zusätzlich
implantiert werden können;
-
14 eine weitere Variante
des erfindungsgemäßen Verfahrens;
-
In 1 ist ein Substrat 1 dargestellt,
das eine Substratoberfläche 2 aufweist.
Auf der Substratoberfläche 2 ist
eine erste Gate-Elektrode 3 und eine zweite Gate-Elektrode 4 angeordnet.
Zwischen der Substratoberfläche 2 und
der ersten Gate-Elektrode 3 befindet sich ein erstes Gate-Oxid 5,
und zwischen der zweiten Gate-Elektrode 4 und der Substratoberfläche 2 ist
ein zweites Gate-Oxid 6 angeordnet. Auf der ersten Gate-Elektrode 3 ist
eine erste Maskierung 7, und auf der zweiten Gate-Elektrode 4 ist
eine zweite Maskierung 8 angeordnet. Die erste Gate-Elektrode 3 ist
dabei auf einer ersten Dotierwanne 9 und die zweite Gate-Elektrode 4 auf
einer zweiten Dotierwanne 10 angeordnet. Bei dem Substrat 1 handelt
es sich beispielsweise um Silizium. Die erste Dotierwanne 9 ist
beispielsweise mit einem ersten Dotierstofftyp dotiert, und die
zweite Dotierwanne 10 ist beispielsweise mit dem komplementären Dotierstofftyp
dotiert. Handelt es sich beispielsweise bei dem Dotierstoff der
ersten Dotierwanne 9 um p-Dotierstoff, so kann die zweite
Dotierwanne 10 mit einem n-Dotierstofftyp dotiert sein.
Weiterhin ist in dem Substrat 1 ein Isolationsgraben 11 angeordnet,
der beispielsweise aus Siliziumoxid besteht und benachbarte Dotiergebiete voneinander
isoliert. Das Gate-Oxid ist beispielsweise aus Siliziumoxid und
die Gate-Elektrode aus dotiertem Polysilizium, wobei ebenfalls silizierte Gate-Elektroden
und metallische Gate-Elektroden verwendbar
sind. Die erste Maskierung 7 und die zweite Maskierung 8 sind
beispielsweise aus Siliziumoxid oder Siliziumnitrid gebildet.
-
Zur
Herstellung der in 1 dargestellten Anordnung
wird beispielsweise ein Substrat 1 bereitgestellt. In das
Substrat 1 wird ausgehend von der Substratoberfläche 2 die
erste Dotierwanne 9 und die zweite Dotierwanne 10 eingebracht.
Weiterhin wird die Grabenisolation 11 gebildet. Das Gate-Oxid
wird beispielsweise mittels einer thermischen Oxidation gebildet.
Auf das Gate-Oxid wird eine Schicht abgeschieden, aus der die erste
Gate-Elektrode 3 und die zweite Gate-Elektrode 4 mittels
einer geeigneten Strukturierung gebildet werden. Dazu ist die erste Gate-Elektrode 3 beispielsweise
mit der ersten Maskierung 7 und die zweite Gate-Elektrode 4 mit
der zweiten Maskierung 8 abgedeckt.
-
Mit
Bezug auf 2 wird eine
dielektrische Schicht 12 auf der Substratoberfläche 2 gebildet. Dies
ist beispielsweise mittels einer thermischen Oxidation möglich. Durch
die thermische Oxidation wird gleichzeitig ein erster seitlicher
Randsteg 13 an der ersten Gate-Elektrode 3 und
ein zweiter seitlicher Randsteg 14 an der zweiten Gate-Elektrode 4 gebildet.
-
3 zeigt einen Graben 15,
der mittels eines Ätzprozesses
und eines optional möglichen
Oxidationsprozesses ausgehend von der Substratoberfläche 2 gebildet
wird. Dabei wird die erste und die zweite Gate-Elektrode 3, 4 jeweils
von der ersten und der zweiten Maskierung 7, 8 maskiert.
Die Tiefe des Grabens entspricht dem Abstand zwischen dem Grabenboden
des Grabens 15 und der Substratoberfläche 2, wie sie beispielsweise
unter dem ersten Gate-Oxid 5 angeordnet ist. Die folgenden
Prozeßschritte
können
auch ohne die Herstellung des Grabens 15 durchgeführt werden.
-
Mit
Bezug auf 4 wird eine
erste Maskenschicht 16 auf der Substratoberfläche abgeschieden. Die
erste Maskenschicht 16 kann dabei beispielsweise konform
abgeschieden werden, so daß sie
den Boden des Grabens 15, die erste Gate-Elektrode 3, die
zweite Gate-Elektrode 4 und ebenfalls die Seitenwände der
Gate-Elektroden bedeckt. Zur Bildung einer konformen Schicht kann
beispielsweise ein CVD-(chemical vapour deposition) Verfahren verwendet
werden. Wird die erste Maskenschicht 16 beispielsweise
aus Siliziumnitrid gebildet, so kann diese Schicht anschließend selektiv
zum darunter liegenden Oxid entfernt werden.
-
Mit
Bezug auf 5 wird ein
erstes Maskenfenster 19 in der ersten Maskenschicht 16 erzeugt. Dazu
wird die erste Maskenschicht 16 in dem Bereich des ersten
Maskenfensters 19 entfernt. Zusätzlich wird die erste Maskenschicht 16 an
weiteren Positionen entfernt, um das Substrat 1 an geeigneten
Positionen des Grabenbodens des Grabens 15 freizulegen.
Anschließend
wird eine selektive Epitaxie durchgeführt, wobei eine erste Epitaxieschicht 17 im Bereich
des ersten Maskenfensters 19 auf dem Boden des Grabens 15 und
eine zweite Epitaxieschicht 18 in einem weiteren freigelegten
Bereich des Bodens des Grabens 15 aufwächst. Die Dotierung der ersten
Epitaxieschicht 16 ist beispielsweise so gewählt, daß sie komplementär zu der
Dotierung der ersten Dotierwanne 9 gebildet ist. Beispielsweise
ist die erste Dotierwanne 9 mit p-Dotierstoff dotiert,
und die erste Epitaxieschicht wird mit n-Dotierstoff abgeschieden.
In diesem Fall bildet die erste Epitaxieschicht 17 die
Source-Drain-Gebiete eines Transistors, der beispielsweise mit der
ersten Gate-Elektrode 3 steuerbar ist. Wird die zweite
Dotierwanne 10 komplementär zur ersten Dotierwanne 9 gebildet
und enthält
beispielsweise einen n-Dotierstofftyp, so ist die zweite Epitaxieschicht 18 ebenfalls
mit n-Dotierstoff
gebildet, wodurch ein elektrischer Anschluß an die zweite Dotierwanne 10 entsteht.
-
Mit
Bezug auf 6 wird eine
zweite Maskenschicht 20 auf dem Substrat abgeschieden.
Die zweite Maskenschicht 20 ist beispielsweise aus Siliziumnitrid
gebildet. Anschließend
wird ein zweites Maskenfenster 23 in der zweiten Maskenschicht 20 gebildet.
In diesem Ausführungsbeispiel
wird von dem zweiten Maskenfenster 23 ein Bereich um die zweite
Gate-Elektrode 4 freigelegt. Anschließend wird eine dritte Epitaxieschicht 21 und
eine vierte Epitaxieschicht 22 auf dem Substrat abgeschieden.
Die dritte Epitaxieschicht 21 bildet dabei die Source-Drain-Gebiete
eines zweiten Transistors 33, der mit der zweiten Gate-Elektrode 4 steuerbar
ist. Die vierte Epitaxieschicht 22 wird in diesem Ausführungsbeispiel
dazu verwendet, die erste Dotierwanne 9 elektrisch zu kontaktieren.
Zu diesem Zweck ist die vierte Epitaxieschicht 22 mit dem
gleichen Dotierstofftyp wie die erste Dotierwanne 9 gebildet.
Die Dotierung der dritten Epitaxieschicht 21 ist komplementär zu der
Dotierung der zweiten Dotierwanne 10 gebildet. Die dritte
Epitaxieschicht 21 und die vierte Epitaxieschicht 22 werden
ebenfalls mit selektiver in-situ dotierter Epitaxie gebildet.
-
In 7 ist eine Prozeßvariante
der in 6 dargestellten
Anordnung gezeigt. 7 schließt sich demnach
im Prozeßablauf
an 5 an, wobei eine zweite
Maskenschicht 20 auf der Substratoberfläche gebildet wird, in der ein
zweites Maskenfenster 23 angeordnet ist. Anschließend wird
die dritte Epitaxieschicht 21 und die vierte Epitaxieschicht 22 gebildet.
Der Unterschied zu 6 besteht
darin, daß die dritte
Epitaxieschicht 21 die erste Epitaxieschicht 17 überlappt.
Als elektrischer Kontakt entsteht dabei ein pn-Übergang, falls die erste Epitaxieschicht
und die dritte Epitaxieschicht 21 komplementär zueinander dotiert
sind. Weiterhin überlappt
die vierte Epitaxieschicht 22 die erste Epitaxieschicht 17 und
die dritte Epitaxieschicht 21 die zweite Epitaxieschicht 18.
-
8 schließt sich in der Prozessierungsreihenfolge
an 6 oder 7 an, wobei eine dritte Maskenschicht 24 auf
dem Substrat 1 abgeschieden wird.
-
Mit
Bezug auf 9 werden in
der dritten Maskenschicht 24 Maskenfenster gebildet, wobei
ein dritter seitlicher Randsteg 25 an der ersten Gate-Elektrode 3 entsteht.
Anschließend
wird eine fünfte
Epitaxieschicht 26 und eine sechste Epitaxieschicht 27 auf
dem Substrat abgeschieden. Die fünfte
Epitaxieschicht 26 kontaktiert dabei die erste Epitaxieschicht 17 und
die sechste Epitaxieschicht 27 kontaktiert die zweite Epitaxieschicht 18.
Beispielsweise weisen die erste Epitaxieschicht 17 und die
zweite Epitaxieschicht 18 eine geringe Dotierstoffkonzentration
auf, wie sie für
LDD-Gebiete geeignet ist, und die fünfte Epitaxieschicht 26 und
die sechste Epita xieschicht 27 weisen eine hohe Dotierstoffkonzentration
auf, wie sie für
HDD-Dotiergebiete geeignet ist. Die Dotierstoffkonzentration des HDD-Gebiets
kann auch durch eine zusätzliche
Implantation erhöht
werden. Die fünfte
Epitaxieschicht 26 ist mittels der dritten seitlichen Randstege 25 von
der ersten Gate-Elektrode 3 beabstandet. Dadurch wird ein Übersprechen
zwischen einem Source- oder Drain-Gebiet und einer Gate-Elektrode vermindert. Weiterhin
sind in diesem Ausführungsbeispiel
die hoch dotierten Source-Drain-Gebiete 26 als sogenannte
elevated source drain gebildet. Dies bedeutet, daß die Source-Drain-Gebiete
oberhalb der ursprünglichen
Substratoberfläche 2 gebildet
werden, die auf der Höhe
des Gate-Oxids angeordnet ist.
-
In 10 ist eine vierte Maskenschicht 28 auf
der Substratoberfläche
angeordnet, wobei mehrere Maskenfenster in der vierten Maskenschicht 28 gebildet
sind. Beispielsweise ist von einem Maskenfenster ein Teil der vierten
Epitaxieschicht 22 und ein Bereich um die zweite Gate-Elektrode 4 freigelegt. Bei
der Bildung der Maskenfenster entstehen beispielsweise die vierten
Randstege 29, die seitlich an der zweiten Gate-Elektrode 4 angeordnet
sind. Anschließend
wird eine siebente Epitaxieschicht 30 und eine achte Epitaxieschicht 31 gebildet.
Die siebente Epitaxieschicht 30 entsteht dabei auf der
dritten Epitaxieschicht 21 und die achte Epitaxieschicht 31 auf der
vierten Epitaxieschicht 22. Beispielsweise sind die dritte
und vierte Epitaxieschicht 21, 22 mit einer niedrigen
Dotierstoffkonzentration gebildet, die einem LDD-Dotiergebiet entspricht.
Weiterhin kann die siebente Epitaxieschicht 30 und die
achte Epitaxieschicht 31 mit einer hohen Dotierstoffkonzentration
gebildet werden, wodurch ein HDD-Dotiergebiet entsteht. Die Dotierstoffkonzentration
im HDD-Gebiet kann auch durch eine zusätzliche Implantation erhöht werden.
In diesem Ausführungsbeispiel
weist die erste Epitaxieschicht 17 den gleichen Dotierstofftyp
auf, wie die zweite Epitaxieschicht 18, die fünfte Epitaxieschicht 26 und
die sechste Epitaxieschicht 27. Komplementär dazu ist
beispielsweise die dritte Epitaxieschicht 21, vierte Epitaxieschicht 22,
siebente Epitaxieschicht 30 und achte Epitaxieschicht 31 gebildet.
Durch die angegebene Anordnung ist beispielsweise die Bildung zweier
Transistoren 32, 33 möglich, die elektrisch komplementär zueinander
gebildet sind.
-
Mit
Bezug auf 11 ist eine
Variante der in 10 dargestellten
Anordnung gezeigt. Der Unterschied zu 10 besteht
darin, daß das
Maskenfenster in der vierten Maskenschicht 28 so gebildet ist,
daß die
achte Epitaxieschicht 31 die fünfte Epitaxieschicht 26 und
die siebente Epitaxieschicht 30 die sechste Epitaxieschicht 27 überlappt.
Dadurch bildet sich im Bereich der Überlappung ein pn-Übergang, der
in einer Polungsrichtung einen elektrischen Kontakt bilden kann.
-
In 12 ist eine Detailzeichnung
des Substrats 1 mit der ersten Dotierwanne 9 und
der Substratoberfläche 2 dargestellt.
Auf der Substratoberfläche 2 ist
ein erstes Gate-Oxid 5 angeordnet. Auf dem ersten Gate-Oxid 5 ist
die erste Gate-Elektrode 3 angeordnet.
Seitlich an der ersten Gate-Elektrode 3 ist ein erster
seitlicher Randsteg 13 und ein dritter seitlicher Randsteg 25 angeordnet.
Der Einsenkprozeß zur
Bildung des Grabens 15 unterätzt bei diesem Verfahren den
Gate-Stapel bestehend aus erster Gate-Elektrode 3, erstem
seitlichem Randsteg 13 und drittem seitlichem Randsteg 25.
-
13 geht aus 12 hervor, indem eine erste Epitaxieschicht 17 aufgewachsen
wird. Da die erste Epitaxieschicht 17 mit In-situ-Dotierung
selektiv durchgeführt
wird, bildet sich eine erste dotierte Schicht in dem Graben 15 und
unterhalb des Gate-Stapels. Weiterhin wird eine fünfte Epitaxieschicht 26 aufgewachsen,
die auf der ersten Epitaxieschicht 17 angeordnet ist. Beispielsweise
ist eine In-situ-Abscheidung möglich,
bei der die Dotierstoffkonzentration zwischen der ersten Epitaxieschicht 17 und
dem Aufwachsen der fünften
Epitaxieschicht 26 verändert
wird. Beispielsweise ist es möglich, die
erste Epitaxieschicht 17 als LDD-Schicht (lightly doped
drain) zu bilden und die fünfte
Epitaxieschicht 26 als HDD-Schicht (heavy doped drain) zu bilden.
-
Es
ist ebenso möglich,
die dritte und vierte Maskierung 24 und 28 in
den 9, 10 und 11 einzusparen
und die fünfte
bis achte Epitaxieschicht 26, 27 sowie 30 und 31 unmittelbar
auf die erste bis vierte Epitaxieschicht 17, 18, 20 und 21 aufzubringen. Dabei
wird die Dotierstoffkonzentration der entsprechenden Epitaxieschichten
so eingestellt, daß LDD- und HDD-Gebiete
entstehen.
-
Insbesondere
kann durch die Einstellung der Grabentiefe und der Epitaxieschichtdicke
die Lage der HDD-Gebiete so eingestellt werden, daß sie eine Oberkante
aufweisen, die oberhalb eines Gate-Oxids liegt. Zusätzlich können die
HDD-Gebiete an den ersten oder zweiten seitlichen Randsteg 13 oder 14 heranreichen.
-
Weiterhin
kann die Bildung des Grabens 15 eingespart werden. Dabei
wird eine Epitaxieschicht direkt auf der Substratoberfläche abgeschieden.
Dotierstoffe können
in den Source-Drain-Gebieten durch
einen Temperaturschritt nach der Epitaxie bis zu einer gewünschten
Tiefe in das Substrat eindiffundiert werden. Auf diese Weise können LDD-
und HDD-Gebiete mittels einer in-situ Dotierung der Epitaxieschicht
erzeugt werden. Durch geeignete Dotierstoffe können darüber hinaus Dotierprofile eingestellt werden,
die einen elektrischen Durchbruch des Transistors (punch through)
verringern. Dies können
beispielsweise sogenannte Pocket-Implantationen bzw. Halo-Implantationen
erreichen, bei denen Dotierstoff des gleichen Dotierstofftyps wie
die Kanaldotierung eingebracht wird. Die Pocket wird beispielsweise
unter einem Winkel von 45° implantiert
und erhöht
die Dotierstoffkonzentration am Übergang
vom HDD-Profil zum Kanalprofil.
-
In 14 ist eine weitere Variante
der Erfindung dargestellt, bei der zunächst ein erstes Gate-Oxid 5 auf
einer Substratoberfläche 2 eines Substrats 1 gebildet
wird. Auf dem Gate-Oxid 5 ist eine erste Gate-Elektrode 3 angeordnet,
an der ein dritter seitlicher Randsteg 25 gebildet ist.
Auf die Oberfläche 2 des
Substrats 1 wird nun zunächst eine neunte Epitaxieschicht 34 aufgewachsen,
die mit dem gleichen Dotierstofftyp wie das Substrat 1 dotiert ist,
allerdings eine höhere
Dotierstoffkonzentration aufweist. Auf die neunte Epitaxieschicht 34 wird
die erste Epitaxieschicht 17 zur Bildung eines LDD-Gebiets
abgeschieden. Auf die erste Epitaxieschicht 17 wird die
fünfte
Epitaxieschicht 26 zur Bildung eines HDD-Gebiets abgeschieden.
Die Dotierstoffkonzentration im HDD-Gebiet kann auch durch eine zusätzliche
Implantation erhöht
werden. Die erste Epitaxieschicht 17 und die fünfte Epitaxieschicht 26 sind in-situ
mit einem zu der Substratdotierung komplementären Dotierstoff dotiert, wobei
die Dotierstoffkonzentration in der ersten Epitaxieschicht 17 niedriger
ist, als in der fünften
Epitaxieschicht.
-
- 1
- Substrat
- 2
- Substratoberfläche
- 3
- Erste
Gate-Elektrode
- 4
- Zweite
Gate-Elektrode
- 5
- Erstes
Gate-Oxid
- 6
- Zweites
Gate-Oxid
- 7
- Erste
Maskierung
- 8
- Zweite
Maskierung
- 9
- Erste
Dotierwanne
- 10
- Zweite
Dotierwanne
- 11
- Grabenisolation
- 12
- Dielektrische
Schicht
- 13
- Erster
seitlicher Randsteg
- 14
- Zweiter
seitlicher Randsteg
- 15
- Graben
- 16
- Erste
Maskenschicht
- 17
- Erste
Epitaxieschicht
- 18
- Zweite
Epitaxieschicht
- 19
- Erstes
Maskenfenster
- 20
- Zweite
Maskenschicht
- 21
- Dritte
Epitaxieschicht
- 22
- Vierte
Epitaxieschicht
- 23
- Zweites
Maskenfenster
- 24
- Dritte
Maskenschicht
- 25
- Dritter
seitlicher Randsteg
- 26
- Fünfte Epitaxieschicht
- 27
- Sechste
Epitaxieschicht
- 28
- Vierte
Maskenschicht
- 29
- Vierter
seitlicher Randsteg
- 30
- Siebente
Epitaxieschicht
- 31
- Achte
Epitaxieschicht
- 32
- Erster
Transistor
- 33
- Zweiter
Transistor
- 34
- Neunte
Epitaxieschicht