DE10033540C2 - Einrichtung zum Erzeugen eines Referenzstromes - Google Patents

Abstract

Einrichtung zum Erzeugen eines Referenzstromes in einem applikationsspezifischen integrierten Schaltkreis - ASIC - mit einem ersten Stromspiegel (T1, T3, T4), der einen genauen Referenzstrom Iref mittels eines externen Widerstandes Rref erzeugt, und mit einem zweiten Stromspiegel (T5, T3), der bei Leitungsbruch oder Abriß des externen Widerstandes Rref einen ausreichend genauen Referenzstrom Iref' für einen Notbetrieb bereitstellt, der über eine Lampe L anzeigbar ist.

Description

Die Erfindung betrifft eine Einrichtung zum Erzeugen eines Referenzstromes in einem applikationsspezifischen integrier­ ten Schaltkreis (ASIC). In vielen derartigen Schaltkreisen werden genaue Referenzströme als Vergleichswerte benötigt, die über den gesamten Betriebsbereich von Versorgungsspan­ nung, Temperatur und Lebensdauer des Schaltkreises stabil bleiben sollen.

Zur Erzeugung dieser Referenzströme werden Referenzspannun­ gen, die auf dem ASIC selbst erzeugt werden, mittels eines Referenzwiderstandes in einen Referenzstrom gewandelt. Dieser Referenzwiderstand wird in der Regel als engtoleriertes, dis­ kretes Bauteil an einen Anschlußpin des ASICs angeschlossen, da integrierte Widerstände große Toleranzen und Temperaturab­ hängigkeiten aufweisen.

Eine derartige Schaltung ist aus JP 10132601 A bekannt.

Die Funktion einer Referenzstromerzeugung ist nur solange ge­ währleistet, solange dieser externe Referenzwiderstand ange­ schlossen ist. Ändert sich der Widerstandswert beispielsweise durch Bruch der Zuleitungen oder der Lötverbindungen (Abriß des Referenzwiderstandes), so kann es zu Fehlfunktionen des ASICs kommen.

Aus DE 44 22 264 A1 ist eine Schaltungsanordnung zum Überwa­ chen eines Schaltungspunktes auf einen Leckwiderstand be­ kannt, bei der in den Schaltungspunkt wenigstens ein Prüf­ strom eingespeist wird und die Spannung am Schaltungspunkt durch einen Komparator überwacht wird.

Bei bisherigen Schaltkreisen wird das Vorhandensein eines ex­ ternen Referenzwiderstandes nur bei der Bestückung einer Pla­ tine mit dem ASIC überwacht. Ein Abriß des Referenzwiderstan­ des während des Betriebes kann damit jedoch nicht erkannt werden.

Es ist deshalb Aufgabe der Erfindung, eine Einrichtung zum Erzeugen eines Referenzstromes in einem applikationsspezifi­ schen integrierten Schaltkreis (ASIC) dahingehend zu erwei­ tern, daß ein Bruch der Zuleitungen oder der Lötverbindungen (Abriß) des Referenzwiderstandes im Betrieb während der ge­ samten Lebensdauer des Schaltkreis erkannt und Fehlfunktionen des ASICs verhindert werden können.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des An­ spruchs 1 gelöst.

Die Erfindung wird nachstehend anhand einer schematischen Zeichnung näher erläutert. In der Zeichnung zeigen:

Fig. 1 einen bekannten Schaltkreis zum Erzeugen eines Re­ ferenzstromes,

Fig. 2 ein Ausführungsbeispiel eines erfindungsgemäßen Schaltkreises.

Fig. 1 zeigt einen herkömmlichen Schaltkreis zum Erzeugen eines Referenzstromes eines applikationsspezifischen integ­ rierten Schaltkreises ASIC. Diese integrierte Schaltkreis ist durch einen punktierten Rahmen angedeutet. Die Schaltung zur Erfüllung der Funktion dieses integrierten Schaltkreises ist jedoch nicht dargestellt. Der Schaltkreis ist über Anschluß­ pins mit den Polen Vcc und GND einer Versorgungsspannung ver­ bunden.

Zwischen Pluspol Vcc und Minuspol GND der Versorgungsspannung ist eine Reihenschaltung eines ersten Transistors T1, eines zweiten Transistors T2 und eines extern angeschlossenen Refe­ renzwiderstandes Rref angeordnet. Der erste Transistor T1 ist als pnp-Transistor ausgebildet, dessen Emitter mit dem Pluspol Vcc verbunden ist, während der zweite Transistor T2 als npn-Transistor ausgebildet ist, dessen Emitter mit dem Refe­ renzwiderstand Rref verbunden ist. Die Kollektoren beider Transistoren sind miteinander verbunden.

Die Basis des zweiten Transistors T2 ist mit dem Ausgang ei­ nes Differenzverstärkers K verbunden, an dessen nichtinver­ tierenden Eingang eine im integrierten Schaltkreis erzeugte Referenzspannung Vref angelegt ist. Der invertierende Eingang des Differenzverstärkers K ist mit dem Emitter des zweiten Transistors T2 verbunden.

Des weiteren ist ein dritter Transistor T3 vorgesehen, dessen Emitter mit dem Pluspol Vcc verbunden ist und dessen Basis mit der Basis und dem Kollektor des ersten Transistors T1 verbunden ist. Der erste und der dritte Transistor T1 und T3 bilden eine Stromspiegelschaltung, wobei der durch den ersten Transistor T1 fließende Strom I1 einen gleich großen (oder zu ihm proportionalen), durch den dritten Transistor T3 zu nicht dargestellten Schaltungsteilen des integrierten Schaltkreises fließenden Strom Iref bewirkt.

Der Strom I1, der durch den Referenzwiderstand Rref fließt, bewirkt an diesem eine Spannung, welche im Differenzverstär­ ker K mit der Referenzspannung Vref verglichen wird. Der Dif­ ferenzverstärker K steuert den zweiten Transistor T2 so, daß durch den Referenzwiderstand Rref ein der Referenzspannung Vref zugeordneter Strom I1 fließt. Der durch den dritten Transistor T3 fließende Referenzstrom Iref entspricht diesem Strom I1 (oder ist proportional zu ihm).

Die Funktion dieser Referenzstromerzeugung ist nur solange gewährleistet, solange der externe Referenzwiderstand vorhanden ist. Bei Abriß des Referenzwiderstandes (Rref → ∞) kann es zu Fehlfunktionen des Schaltkreises kommen.

Um solche Fehlfunktionen des integrierten Schaltkreises zu verhindern, ist diese Schaltung durch weitere Schaltungsteile erweitert, wie in Fig. 2 dargestellt und anschließend erläu­ tert.

Fig. 2 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Schaltkreises. Zwischen Pluspol Vcc und Minuspol GND der Ver­ sorgungsspannung ist eine Reihenschaltung eines ersten Tran­ sistors T1, eines zweiten Transistors T2 und eines extern an­ geschlossenen Referenzwiderstandes Rref angeordnet. Der erste Transistor T1 ist als pnp-Transistor ausgebildet, dessen E­ mitter mit dem Pluspol Vcc verbunden ist, während der zweite Transistor T2 als npn-Transistor ausgebildet ist, dessen E­ mitter mit dem Referenzwiderstand verbunden ist. Die Kollek­ toren beider Transistoren T1 und T2 sind miteinander verbun­ den.

Die Basis des zweiten Transistors T2 ist mit dem Ausgang ei­ nes Differenzverstärkers K verbunden, an dessen nichtinver­ tierenden Eingang eine im integrierten Schaltkreis erzeugte Referenzspannung Vref angelegt ist. Der invertierende Eingang des Differenzverstärkers K ist mit dem Emitter des zweiten Transistors T2 verbunden.

Des weiteren ist ein dritter (pnp-)Transistor T3 vorgesehen, dessen Emitter mit dem Pluspol Vcc verbunden ist und dessen Basis über einen ersten Schalter S1 mit der Basis und dem Kollektor des ersten Transistors T1 verbunden ist. Der Schaltkreis weist auch einen vierten, als pnp-Transistor aus­ gebildeten Transistor T4 auf, dessen Emitter mit dem Pluspol Vcc verbunden ist und dessen Basis mit den Basen der Transis­ toren T1 und T3 verbunden ist. Sein Kollektor ist über einen ersten, integrierten Widerstand R1 mit dem Minuspol GND der Versorgungsspannung verbunden. Er ist auch mit dem Eingang eines ersten von zwei in Reihe geschalteten Invertern V1 und V2 verbunden, wobei der erste Schalter S1 vom Ausgangssignal des zweiten Inverters V2 gesteuert wird.

Der Schaltkreis weist zusätzlich einen fünften, als pnp- Transistor ausgebildeten Transistor T5 auf, dessen Emitter mit dem Pluspol Vcc der Versorgungsspannung verbunden ist. Sein Kollektor ist mit seiner Basis und über einen zweiten, integrierten Widerstand R2 mit dem Minuspol GND verbunden. Die Basis des fünften Transistors T5 ist mit der Basis des dritten Transistors T3 über einen zweiten Schalter S2 verbun­ den, der vom Ausgangssignal des ersten Inverters V1 gesteuert wird.

Wenigstens einer der beiden integrierten Widerstände R1, R2 kann auch als integrierte Stromquelle ausgebildet sein.

Die fünf Transistoren T1 bis T5 können, wie in Fig. 2 darge­ stellt, als Bipolartransistoren ausgebildet sein, sie können aber auch MOS-Transistoren sein.

Der erste, der dritte und der vierte Transistor T1, T3 und T4 bilden eine Stromspiegelschaltung, wobei der durch den ersten Transistor T1 fließende Strom I1 einen gleich großen (oder zu I1 proportionalen), durch den dritten Transistor T3 zu nicht dargestellten Schaltungsteilen des integrierten Schaltkreises fließenden Strom Iref = I1 (Iref ≈ I1) bewirkt.

Der Strom I1, der durch den Referenzwiderstand Rref fließt, bewirkt an diesem eine Spannung, welche im Differenzverstär­ ker K mit der Referenzspannung Vref verglichen wird. Der Dif­ ferenzverstärker K steuert den zweiten Transistor T2 so, daß durch den Referenzwiderstand Rref ein der Referenzspannung Vref zugeordneter Strom I1 fließt.

Der durch den vierten Transistor T4 fließende Strom I3 ent­ spricht diesem Strom I1 oder ist proportional zu ihm. Er er­ zeugt am ersten Widerstand R1 einen Spannungsabfall, der am Ausgang des ersten Inverters V1 ein Lowsignal erzeugt, durch welches der zweite Schalter S2 nichtleitend gesteuert wird. Am Ausgang des zweiten Inverters V2 erscheint dementsprechend ein Highsignal, durch welches der erste Schalter S1 leitend gesteuert wird. Über diesen ersten Schalter wird auch der dritte Transistor T3 leitend; durch ihn fließt nun ebenfalls ein dem Strom I1 entsprechender oder zu ihm proportionaler Strom Iref, welcher der gewünschte Referenzstrom ist.

Wird der Referenzwiderstand Rref infolge eines Bruchs der Zu­ leitungen oder der Lötverbindungen vom Schaltkreis abge­ trennt, so verringert sich der Strom I1 oder wird zu null, wodurch auch der Strom I3 durch den vierten Transistor ab­ sinkt oder zu null wird. Dadurch verringert sich die am ers­ ten Widerstand R1 abfallende Spannung, wodurch die beiden In­ verter V1 und V2 umschalten: am Eingang des ersten und am Ausgang des zweiten Inverters erscheint nun ein Lowsignal, während am Ausgang des ersten Inverters V1 ein Highsignal er­ scheint. Dadurch wird der erste Schalter S1 nichtleitend und der zweite Schalter S2 leitend gesteuert: der Schaltkreis geht in den "Notbetrieb" über.

Im Notbetrieb bilden der fünfte und der dritte Transistor T5 und T3 einen weiteren Stromspiegel. Der fünfte Transistor T5 bildet zusammen mit dem zweiten, integrierten Widerstand R2 einen Pfad zur Erzeugung eines ungenaueren, internen Stromes I2. Mit der am internen zweiten Widerstand R2 abfallenden Spannung wird nun die Basis des dritten Transistors T3 ange­ steuert, wodurch über diesen Transistor ein für die Dauer des Notbetriebs bis zur Beseitigung des Fehlers ein Notbetriebs- Referenzstrom Iref' fließt, durch den ein eingeschränkter Be­ trieb des ASICs gewährleistet wird. Daß sich der Schaltkreis im Notbetrieb befindet, wird daran erkannt, daß am Ausgang des ersten Inverters V1 ein Highsignal liegt, andernfalls ein Lowsignal.

Das Ausgangssignal des ersten Inverters V1 kann beispielswei­ se einem Meßeingang eines nicht dargestellten Mikrocontrol­ lers µC zur Weiterverarbeitung zugeführt werden, beispiels­ weise zur Durchführung eines "Notbetriebes" des integrierten Schaltkreises, mit zwar noch sicherer, aber eingeschränkter Funktion, wenn das Ausgangssignal des ersten Innverters V1 ein Highsignal ist. Über eine Warnlampe L kann dieser Fehler­ fall auch optisch angezeigt werden.

Claims (5)

1. Einrichtung zum Erzeugen eines Referenzstromes (Iref, Iref') in einem zwischen Pluspol (Vcc) und Minuspol (GND) ei­ ner Versorgungsspannung angeordneten applikationsspezifischen integrierten Schaltkreises (ASIC),
mit einer Reihenschaltung aus einem ersten Transistor (T1), dessen Emitter mit dem Pluspol (Vcc) verbunden ist, aus einem zweiten Transistor (T2), dessen Kollektor mit dem Kollektor und der Basis des ersten Transistors (T1) verbunden ist, und aus einem extern am integrierten Schaltkreis (ASIC) ange­ schlossenen Referenzwiderstand (Rref), dessen einer Anschluß mit dem Minuspol (GND) und dessen anderer Anschluß mit dem E­ mitter des zweiten Transistors (T2) verbunden ist,
mit einem Differenzverstärker (K), an dessen nichtinvertie­ renden Eingang eine innerhalb des Schaltkreises erzeugte Re­ ferenzspannung (Vref) liegt, dessen invertierender Eingang mit dem Emitter des zweiten Transistors (T2) verbunden ist, und dessen Ausgang mit der Basis des zweiten Transistors (T2) verbunden ist, und
mit einem dritten Transistor (T3), dessen Emitter mit dem Pluspol (Vcc) verbunden ist, dessen Basis mit der Basis des ersten Transistors (T1) verbunden ist, und an dessen Kollek­ tor der Referenzstrom (Iref) abgreifbar ist,
dadurch gekennzeichnet,
daß ein vierter Transistor (T4) vorgesehen ist, dessen Emit­ ter mit dem Pluspol (Vcc) verbunden ist, dessen Basis mit der Basis des ersten Transistors (T1) verbunden ist, und dessen Kollektor über einen ersten, integrierten Widerstand (R1) mit dem Minuspol (GND) verbunden ist,
daß eine Reihenschaltung eines ersten und eines zweiten In­ verters (V1, V2) vorgesehen ist, wobei der Eingang des ersten Inverters (V1) mit dem Kollektor des vierten Transistors (T4) verbunden ist, und sein Ausgang mit dem Eingang des zweiten Inverters (V2) verbunden ist,
daß zwischen der Basis des dritten Transistors (T3) und der Basis des vierten Transistors (T4) ein erster Schalter (S1) angeordnet ist, der mittels des Ausgangssignals des zweiten Inverters (V2) schaltbar ist, und
daß ein fünfter Transistor (T5) vorgesehen ist, dessen Emit­ ter mit dem Pluspol (Vcc) verbunden ist, dessen Kollektor mit seiner Basis und über einen zweiten, integrierten Widerstand (R2) mit dem Minuspol (GND) verbunden ist, und dessen Basis mit der Basis des dritten Transistors (T3) über einen zweiten Schalter (S2) verbunden ist, der mittels des Ausgangssignals des ersten Inverters (V1) schaltbar ist,
wobei der erste Schalter (S1) leitend ist, wenn der externe Referenzwiderstand (Rref) an die integrierte Schaltung (ASIC) angeschlossen ist, und in diesem Fall der erste, vierte und dritte Transistor (T1, T4, T3) eine Stromspiegelschaltung bilden, wobei durch den Kollektor des dritten Transistors (T3) der Referenzstrom (Iref) fließt, und
wobei der zweite Schalter (S2) leitend ist, wenn der externe Referenzwiderstand (Rref) nicht an die integrierte Schaltung (ASIC) angeschlossen ist, und in diesem Fall der fünfte und dritte Transistor (T5, T3) eine Stromspiegelschaltung bilden, wobei durch den Kollektor des dritten Transistors (T3) ein für einen Notbetrieb ausreichend genauer Referenzstrom (Iref') fließt.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren (T1 bis T5) MOS-Transistoren sind.

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste oder zweite integrierte Widerstand (R1, R2) eine Stromquelle ist.

4. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein externer Mikrocontroller (µC) einen Notbetrieb des integ­ rierten Schaltkreises (ASIC) aufrechterhält, solange am Aus­ gang des ersten Inverters (V1) ein Highsignal erscheint.

5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine externe Warnlampe (L) vorgesehen ist, die einen Fehler des Schaltkreises (ASIC) anzeigt, solange am Ausgang des ers­ ten Inverters (V1) ein Highsignal erscheint.