DE10028460A1 - Signalverarbeitungsschaltkreis - Google Patents

Abstract

Ein Signalverarbeitungsschaltkreis weist auf: DOLLAR A È eine Mehrzahl von Signalverarbeitungsblöcken (13) mit jeweils einem Signaleingang (11) zum Aufnehmen jeweils eines Analogsignals und einem Signalausgang, wobei jeder Signalverarbeitungsblock (13) aufweist: DOLLAR A È eine mit dem Signaleingang (11) gekoppelte Verstärkereinheit (16, 17) zum Verstärken eines ihm zugeführten Analogsignals, DOLLAR A È wobei die Verstärkereinheit (16, 17) derart eingerichtet ist, dass ein bioelektrisches Signal als Analogsignal erfassbar und verstärkbar ist, und DOLLAR A È wobei die Verstärkereinheit (16, 17) eine variabel einstellbare Verstärkung des an dessen Eingang jeweils anlegbaren Signals aufweist, wobei der Ausgang der Verstärkereinheit (16, 17) mit dem Signalausgang des Signalverarbeitungsblocks (13) gekoppelt ist.

Description

Die Erfindung betrifft einen Signalverarbeitungsschaltkreis.

In der medizinischen Diagnostik wird häufig auf die Auswertung von abgeleiteten oder aufgezeichneten Biosignalen zurückgegriffen. Häufig werden hierbei eine Mehrzahl von Biosignalen von Lebewesen abgetastet und/oder aufgezeichnet. Diese Biosignale werden teilweise vor der Aufzeichnung in elektrische Signale umgewandelt oder können direkt als elektrische Signale abgegriffen werden.

Hierzu ist ein vom Messgerätewerk Zwönitz hergestellter integrierter Signalverarbeitungsschaltkreis bekannt, mittels welchem abgeleitete Elektrokardiogramm-Sensorsignale (EKG- Sensorsignale) digitalisiert und über eine bidirektionale serielle Schnittstelle ausgebbar sind. Der Schaltkreis weist einen Eingangssignalvorverstärker als erstes Verstärkungselement mit einem bei dem Design des Signalverarbeitungsschaltkreises fest voreingestelltem Verstärkungsfaktor, sowie einen Hauptverstärkerblock als zweites Verstärkungselement mit fest voreingestelltem Verstärkungsfaktor auf. Der integrierte Schaltkreis weist neun EKG-Signaleingänge auf, an welchen jeweils ein mit dem festen Verstärkungsfaktor verstärktes Eingangssignal anlegbar ist. Mittels eines Multiplexers werden die neun EKG-Signale sukzessive an den Hauptverstärker angelegt und mit dem fest voreingestellten Verstärkungsfaktor verstärkt. Die von dem Hauptverstärker verstärkten Signale werden an einen Analog- Digital-Wandler zur Umwandlung in ein Digitalsignal angelegt. Die mit diesem integrierten Signalverarbeitungsschaltkreis realisierbaren Abtastraten betragen 250 Hz, 500 Hz bzw. 1000 Hz. Der Analog-Digital-Wandler weist eine Auflösung von nur 12 Bit auf. Sämtliche EKG-Sensorsignale werden mit einer fest voretngestellten Gesamtverstärkung mit Verstärkungsfaktor 500 verstärkt. Der Signalverarbeitungsschaltkreis verfügt über unterschiedliche Spannungsversorgungen für den analogen und den digitalen Teil. Für den analogen Teil werden ±5 V Versorgungsspannung benötigt.

Ferner ist der integrierte Signalverarbeitungsschaltkreis AD7716 der Firma Analog Devices bekannt, welcher vier Eingangskanäle aufweist. Die maximale Bandbreite der Eingangssignale beträgt 300 Hz. Jeder der vier Eingangskanäle dieses Signalverarbeitungsschaltkreises ist mit einem eigenen Sigma-Delta-Analog/Digital-Wandler versehen. Die vier mittels der vier Analog-Digital-Wandler bereitgestellten Digitalsignale werden mittels eines digitalen Tiefpassfilters gefiltert und über ein Ausgangs-Schieberegister ausgegeben. Der Signalverarbeitungsschaltkreis AD7716 der Firma Analog Devices weist jedoch einen sehr hohen Rauschpegel sowie eine für das Erfassen von Biosignalen ungeeignete Kanalzahl auf. Auch dieser Schaltkreis benötigt eine Spannungsversorgung von ±5 V was für Batterie bzw. Akkubetriebene Anwendung ungünstig ist.

Die herkömmlichen Signalverarbeitungsschaltkreise lassen sich aufgrund ihrer ungünstigen Rauscheigenschaften und ihrer Funktionalität nicht zur Verarbeitung einer Vielzahl von unterschiedlichen Biosignalen, die im weiteren auch als bioelektrische Signale bezeichnet werden, verwenden.

Insbesondere ist die Kanalvielfalt der bekannten Schaltkreise ungeeignet. Ein synchroner Betrieb mehrerer dieser Schaltkreise um eine höhere Kanalvielfalt zu erreichen, ist ebenfalls nicht vorgesehen.

Mit den bekannten Signalverarbeitungsschaltkreisen sind die unterschiedlichen Biosignale insbesondere aufgrund des hohen Rauschpegels nicht ausreichend genau erfassbar um eine exakte Diagnose zu ermöglichen. Darüber hinaus erlauben die bekannten Signalverarbeitungsschaltkreise für Biosignale nur sehr geringe Abtastraten, welche zum Erfassen beispielsweise von Elektromyogrammen (EMG) nicht ausreichend sind. Zudem benötigen die bekannten Signalverarbeitungsschaltkreise die ungeeignete Spannungsversorgung von ±5 V.

Weiterhin ist für die Verarbeitung von Audiosignalen im Bereich der Telekommunikation ein Signalverarbeitungsschaltkreis TLC32047C mit zwei Eingangskanälen und genau einem Signalverarbeitungsblock aus (Texas instruments^TM, Data Acquisition Circuits - Data Conversion and DSP Analog Interface, Data Book, S. 4-135 bis 4-137 und 4-169, 1998) bekannt. Der Signalverarbeitungsblock weist einen Eingangsverstärker, einen Tiefpass und einen A/D-Wandler auf. Dieser Signalverarbeitungsschaltkreis kann jedoch nur Eingangssignale von ±3 V erfassen und verarbeiten und ist schon aus diesem Grund für das Erfassen bioelektrischer Signale ungeeignet.

Um ein Erfassen sämtlicher vom menschlichen oder tierischen Körper ableitbarer Signale zu ermöglichen, besteht daher der Bedarf an einem Signalverarbeitungsschaltkreis, welcher sowohl eine sehr hohe Auflösung zum Erfassen kleiner Signalpegel im Nanovolt-Bereich als auch sehr geringe Eigenrauscheigenschaften aufweist und gleichzeitig die Verarbeitung von Signalen mit relativ großem Signalpegel im Bereich einiger 100 mV ermöglicht sowie darüber hinaus höhere Abtastraten ermöglicht.

Erfindungsgemäß wird ein Signalverarbeitungsschaltkreis geschaffen, welcher eine Mehrzahl, insbesondere eine Vielzahl, von Signalverarbeitungsblöcken mit jeweils einem Signaleingang zum Aufnehmen jeweils eines Analogsignals und einem Signalausgang aufweist. Jeder Signalverarbeitungsblock weist eine mit dem Signaleingang gekoppelte Verstärkereinheit zum Verstärken eines ihm zugeführten Analogsignals auf. Die Verstärkereinheit ist derart eingerichtet, dass ein bioelektrisches Signal als Analogsignal erfassbar und verstärkbar ist. Dies bedeutet anschaulich, dass zumindest ein Teil der ersten Verstärkerelemente derart eingerichtet ist, dass bioelektrische Signal mit einem Signalpegel von einigen Nanovolt bis einigen 100 mV erfasst werden können und auch mit einem akzeptablen Signal-/Rausch-Verhältnis verstärkt werden können. Die Verstärkereinheit weist ferner eine variabel einstellbare Verstärkung des an dessen Eingang jeweils anlegbaren Signals auf, wobei der Ausgang der Verstärkereinheit mit dem Signalausgang des Signalverarbeitungsblocks gekoppelt ist.

Gemäß einer bevorzugten Ausgestaltung der Erfindung ist es vorgesehen, dass die Verstärkereinheit ein erstes Verstärkerelement und ein zweites Verstärkerelement, allgemein beliebig viele Verstärkerelemente aufweist. Gemäß dieser Ausgestaltung ist das erste Verstärkerelement zum Verstärken eines ihm zugeführten Analogsignals ausgestaltet und das mit dem ersten Verstärkerelement gekoppelte zweite Verstärkerelement zum Verstärken des ihm zugeführten Signals.

Das erste Verstärkerelement ist derart eingerichtet, dass ein bioelektrisches Signal als Analogsignal erfassbar und verstärkbar ist.

Das zweite Verstärkerelement weist eine variabel einstellbare Verstärkung des an dessen Eingang jeweils anlegbaren Signals auf, wobei der Ausgang des zweiten Verstärkerelements mit dem Signalausgang des Signalverarbeitungsblocks gekoppelt ist.

Durch die Erfindung wird den Anforderungen an die Elektronik im Bereich der Signalverarbeitung bioelektrischer Signale, die von Anwendung zu Anwendung sehr stark variieren, Rechnung getragen.

Anschaulich wurde erfindungsgemäß für die verschiedenen Anwendungen mit den entsprechend variierenden Anforderungen an die Signalverarbeitung erkannt, welche Anforderungen an einen Signalverarbeitungsschaltkreis selbst in unterschiedlichen Anwendungsbereichen ähnlich sind.

Ausgehend von dieser Erkenntnis ist erfindungsgemäß ein in den unterschiedlichen biomedizinischen Anwendungen einsetzbarer, kompakter Signalverarbeitungsschaltkreis angegeben, mit dem die unterschiedlichen bioelektrischen Signale ohne weiteres erfassbar sind und verarbeitet werden können.

Ein weiterer Vorteil der Erfindung ist darin zu sehen, dass aufgrund dieser Erfindung nur noch ein Signalverarbeitungsschaltkreis entwickelt und getestet werden muss, der jedoch in einer Vielzahl von Anwendungen eingesetzt werden kann.

Somit ist durch die Erfindung ein Signalverarbeitungsschaltkreis angegeben, der eine erhebliche Kostenreduktion sowohl bei der Entwicklung als auch beim Testen von komplexeren Signalverarbeitungsschaltkreisen im Bereich der medizinischen Elektronik oder medizinischen Geräten, beispielsweise von EEGs, EKGs, EMGs, EPs, etc. ermöglicht.

Weiterhin ist es durch die kompakte Ausgestaltung des Signalverarbeitungsschaltkreises möglich, diesen in telemedizinischen Anwendungen mit portablen medizinischen Signalverarbeitungskomponenten, beispielsweise einem portablen EKG oder EEG, einzusetzen.

Ein weiterer Vorteil der Erfindung ist in der variablen Konfigurierbarkeit des Signalverarbeitungsschaltkreises insbesondere hinsichtlich der Verstärkung des Signals in dem zweiten Verstärkungselement zu sehen.

Gemäß einer Ausgestaltung der Erfindung weist der Signalverarbeitungsschaltkreis einen Multiplexer mit einer der Mehrzahl von Signalverarbeitungsblöcken entsprechenden Anzahl von Multiplexereingängen auf. Der Signalausgang eines jeden Signalverarbeitungsblocks ist dabei mit jeweils einem der Multiplexereingänge gekoppelt.

Auf diese Weise kann eine grundsätzlich beliebige Anzahl von Kanälen auf einfache Weise unter Verwendung eines Multiplexers mit dem Signalverarbeitungsschaltkreis verarbeitet werden.

Ebenso kann der erfindungsgemäße Schaltkreis über einen Signalerzeugungsblock verfügen, dessen Eingang mit einem oder mehreren Ausgängen des Signalverarbeitungsblocks gekoppelt ist und dessen Ausgang mit mindestens einem der Eingänge des Signalverarbeitungsblocks über ein Schaltmittel verbunden ist.

Weiter verfügt der Schaltkreis über eine einfache Spannungsversorgung von maximal 5 V, welche den Batteriebetrieb innerhalb mobiler Anwendungen erleichtert. Insbesondere für portable telemedizinische Anwendungen schafft diese Weiterbildung erhebliche Vorteile gegenüber Geräten, die eine Spannungsversorgung von ±5 V benötigen.

Mit dem Signalverarbeitungsschaltkreis nach bevorzugten Ausführungsformen der Erfindung ist es möglich, während des Betriebs die variabel einstellbare Verstärkung des Hauptverstärkers als zweiten Verstärkerelements, die Abtastraten, die Anzahl der arbeitenden Kanäle und die Art der Referenzsignalerzeugung, und deren Einfluss auf die Signalgewinnung einzustellen.

Für kardiologische Anwendungen sind von dem erfindungsgemäßen Signalverarbeitungsschaltkreis zur Bestimmung von Elektrokardiogrammen sowie Langzeitelektrokardiogrammen verwendete Signale erfassbar und verarbeitbar.

Ferner sind im Bereich der Neurologie und Somnologie Signale erfassbar und weiterverarbeitbar, mittels derer die Bestimmung von

• - Elektroenzephalogrammen (EEG),
• - evozierten Potentialen, wie beispielsweise akustisch evozierten Potentialen (AEP und EAEP),
• - visuell evozierten Potentialen (VEP),
• - somatosensibel evozierten Potentialen (SEP),
• - laserevozierten Potentialen (LEP),
• - magnetisch evozierten Potentialen (MEP)
• - ereigniskorrelierten und kognitiven Potentialen (ERP, CNV, MMN), sowie
• - Elektromyogramme (EMG),
• - Elektroneurogramme (ENG) zur Bestimmung von Nervenleitgeschwindigkeiten, F-Wellen, Reflexen,
• - Elektrookulogramme (EOG),
• - Elektroretinogramrne (ERG), sowie
• - Polysomnogramme (PSG) beispielsweise der Atmung, der Körperposition, des Blutdrucks, der Körpertemperatur, der Sauerstoffsättigung des pH-Werts und der Capnographie

möglich ist.

Ferner sind auch Potentiale des autonomen Nervensystems erfassbar, wie beispielsweise

• - periphere autonome Potentiale (PAP),
• - sympathische Hautreflexe,
• - sudomotorische Hautreflexe, sowie
• - vasomotorische Hautreflexe.

Die für ein Ermitteln der in den einzelnen Anwendungsgebieten abgetasteten bzw. weiterverarbeiteten Eingangssignale erforderlichen Eingangsempfindlichkeiten des erfindungsgemäßen Signalverarbeitungsschaltkreises sind stark unterschiedlich und abhängig von dem jeweils durchzuführenden Diagnoseverfahren. Aus diesem Grund sind erfindungsgemäß die Eingangsverstärker, d. h. die ersten Verstärkerelemente der Signalverarbeitungsblöcke derart eingerichtet, dass sie die zu erfassenden bioelektrischen Signale mit einem Signalpegel von wenigen Nanovolt bis über einige 100 mV erfassen und verarbeiten können.

Beispielsweise sind zur Erfassung eines Elektrokardiogramms (EKG) Signale einer Spannung bis zu 300 mV und einer Frequenz zwischen Gleichspannung und 150 Hz mittels des Signalverarbeitungsblocks verarbeitbar.

Demgegenüber lässt sich die elektrische Aktivität des neuronalen Netzwerks des Gehirns mittels eines Elektroenzephalogramms (BEG) bestimmen. Hierbei wird unterschieden nach Alpha-Rhythmus, Beta-Rhythmus, Delta- Rhythmus sowie Theta-Rhythmus. Da beim EEG, anders als beim EKG, bei welchem Muskelaktivität erfasst wird, Nervenaktivitäten überwacht werden, liegen die zu erfassenden elektrischen Spannungen in einem Bereich kleiner als 50 µV für den Alpha-Rhythmus und den Beta-Rhythmus sowie kleiner als 200 µV bzw. 100 µV für den Delta-Rhythmus und den Theta-Rhythmus. Die zu erfassenden Frequenzen liegen in einem Frequenzbereich zwischen 1 Hz und 32 Hz.

Die mechanische Tätigkeit der Körpermuskulatur lässt sich, vergleichbar dem EKG, an der Körperoberfläche mittels Elektroden erfassen. Bei einem derartigen Elektromyogramm (EMG) sind Signalamplituden bis zu einigen 100 µV bei einer Frequenz zwischen 5 Hz und 1000 Hz messbar.

Mittels eines Elektroretinogramms (ERG) lassen sich Potentialmessungen am menschlichen und tierischen Auge durchführen. Die Potentialdifferenz beträgt ca. 6 mV und ist von dem erfindungsgemäßen Signalverarbeitungsschaltkreis aufgrund der Einrichtung des jeweiligen ersten Verstärkerelements erfassbar.

Ferner besteht auch die Möglichkeit, die Bewegung des Auges mittels eines Elektrookulogramms (EOG) mit dem erfindungsgemäßen Signalverarbeitungsschaltkreis zu erfassen. Hierbei ist eine Auflösung im Bereich von einigen Mikrovolt mittels des erfindungsgemäßen Signalverarbeitungsschaltkreises möglich. Die erfassten Frequenzen der Zitterbewegungen des Auges liegen im Bereich zwischen 30 Hz und 100 Hz.

Bei evozierten Potentialen (EP) liegen die zu erfassenden bioelektrischen Signale sogar bei einem Spannungspegel in einem Bereich einiger Nanovolt. Das Frequenzspektrum der zu erfassenden Signale reicht bei den evozierten Signalen in den oberen Kilohertz-Bereich hinein.

Jeder Signalverarbeitungsblock weist, wie oben beschrieben, einen zwischen den Signaleingang und den Hauptverstärker geschalteten Eingangsverstärker auf, mittels welchem das an den Eingang des Hauptverstärkers anlegbare Analogsignal verstärkbar ist, dessen Eingang mit dem Signaleingang gekoppelt ist und dessen Ausgang mit dem Eingang des Hauptverstärkers gekoppelt ist.

Durch den Eingangsverstärker ist es möglich, den Rauschpegel des entsprechenden Signalverarbeitungsblocks zu verringern und somit ein verbessertes Signal-/Rausch-Verhältnis zu erreichen, wodurch es insbesondere möglich wird, selbst bioelektrische Signale zu erfassen.

Ferner kann zumindest einer der Signalverarbeitungsblöcke zusätzlich einen mit dem Ausgang des Eingangsverstärkers gekoppelten Signalausgang und einen mit dem Eingang des Hauptverstärkers gekoppelten Signaleingang aufweisen, mittels welchen ein von dem Signalverarbeitungsschaltkreis zu verarbeitendes Analogsignal aus dem Signalverarbeitungsschaltkreis herausführbar bzw. diesem zuführbar ist.

Außerdem kann zumindest einer der Signalverarbeitungsblöcke ein Schaltmittel aufweisen, mittels welchem der mit dem Ausgang des Eingangsverstärkers gekoppelte Signalausgang mit dem mit dem Eingang des Hauptverstärkers gekoppelten Signaleingang koppelbar ist und optional mindestens ein weiteres analoges Signal zur Subtraktion eingespeist werden kann.

Der Signalverarbeitungsschaltkreis kann ferner einen Signalverarbeitungsblock mit fest einstellbarem Verstärkungsfaktor aufweisen, dessen Eingang mit einem Gleichspannungseingang gekoppelt ist und dessen Ausgang mit einem zusätzlichen Eingang des Multiplexers gekoppelt ist.

Ferner kann zumindest einer der Signalverarbeitungsblöcke mindestens einen Referenzeingang zum Aufnehmen eines dem jeweiligen Analogsignal zugeordneten Referenzsignals aufweisen und der Eingangsverstärker kann einen Referenzeingang aufweisen, an welchen das jeweilige Referenzsignal anlegbar ist. Mittels der Referenzeingänge ist es möglich, das oder die Referenzsignale bereits vor der Verstärkung durch die Verstärker von dem Analogsignal zu subtrahieren und so eine verbesserte Auflösung, eine geringere Leistungsaufnahme und einen geringeren Rauschpegel bereitzustellen, da lediglich das nach der Subtraktion verbleibende Residuum weiterverarbeitet werden muss. Dadurch können höhere Verstärkungen und damit ein besseres Signal-/Rausch-Verhältnis erreicht werden.

Das Referenzsignal kann beispielsweise ein aus dem jeweiligen Eingangssignal oder mehreren unterschiedlichen Eingangssignalen ermitteltes Prädiktionssignal sein, mit dem das zukünftige Eingangssignal abgeschätzt, d. h. prognostiziert wird.

Ferner kann das Referenzsignal dem Gleichanteil des Eingangssignals entsprechen, wodurch es möglich wird, diesen zu subtrahieren und damit zu unterdrücken.

Weiterhin kann das Referenzsignal aus unterschiedlichen Signalen, vorzugsweise miteinander verknüpften Eingangssignalen gebildet werden, vorzugsweise durch Mittelwertbildung der verschiedenen Signale.

Das Referenzsignal kann selbstverständlich auch ein Signal sein, welches aus einer beliebigen Kombination der drei oben genannten Verfahren gebildet wird.

Eine zum Erzeugen des Referenzsignals vorgesehene Einheit zum Erzeugen des Referenzsignals kann als analoge Schaltung oder als digitale Schaltung ausgestaltet sein.

Ist die Einheit zum Erzeugen des Referenzsignals als digitale Schaltung ausgestaltet, so ist die digitale Schaltung derart eingerichtet, dass das Referenzsignal mittels eines frei vorgebbaren digitalen Verfahrens aus einem oder mehreren digitalisierten Signalen berechnet werden kann.

Das Referenzsignal wird gemäß einer weiteren Ausgestaltung der Erfindung über mindestens einen Digital-/Analog-Wandler bereitgestellt.

Daneben kann zumindest einer der Signalverarbeitungsblöcke einen Bezugseingang aufweisen, an welchen ein dem jeweiligen Analogsignal zugeordnetes Bezugspotential anlegbar ist, wobei der Hauptverstärker einen Bezugseingang aufweist, an welchen das jeweilige Bezugspotential anlegbar ist. Da jeder Signalverarbeitungsblock einen eigenen Eingang für das Bezugspotential aufweist, können die Einflüsse der Kanäle untereinander gemindert werden, und die Eigenschaften des Bezugspotentials für jeden Kanal auch einzeln optimiert werden. Insbesondere können durch die einzelne Heranführung des Bezugspotentials die nachteiligen Einflüsse der Leiterbahnwiderstände minimiert werden. Dies ermöglicht ebenfalls eine Verbesserung der Rauscheigenschaften und der Auflösung des erfindungsgemäßen Signalverarbeitungsschaltkreises.

Daneben kann zumindest einer der Signalverarbeitungsblöcke einen zwischen den Ausgang des Hauptverstärkers und den Signalausgang geschalteten Analog-Digital-Wandler zum Umwandeln des von dem Hauptverstärker ausgegebenen Analogsignals in ein Digitalsignal aufweisen.

Dieser Analog-Digital-Umsetzer ist bevorzugt ein nach überabtastenden Verfahren arbeitender Wandler (z. B. ein Sigma- Delta-Wandler), wobei mindestens ein dem Analog-Digital- Umsetzer nachgeschaltetes digitales Filter zur Reduktion der Abtastrate und Unterdrückung der höherfrequenten Signalanteile (Dezimator) in einem der Signalblöcke vorgesehen ist, und von einem oder mehreren Blöcken genutzt werden kann.

Durch den Einsatz eines nach einem überabtastenden Verfahren arbeitenden A/D-Wandlers wird es möglich, einen relativ einfachen Tiefpass niedriger Ordnung und hoher Grenzfrequenz in jedem Signalverarbeitungsblock einzusetzen.

Der Einsatz dieses Antialiasing-Tiefpasses wird insbesondere dadurch erleichtert, dass aufgrund der hohen Überabtastung keine großen Zeitkonstanten benötigt werden und das Filter mit relativ niedriger Ordnung bereits eine ausreichende Störungsunterdrückung bei der halben Abtastrate bietet. Ferner kann dadurch eine größere herstellungsbedingte Streuung der Zeitkonstante toleriert werden.

Bevorzugt ist zumindest einer der Signalverarbeitungsblöcke außerdem mit einem zwischen den Ausgang des Analog-Digital- Wandlers und den Signalausgang geschalteten Latch versehen, von welchem ein von dem Analog-Digital-Wandler ausgegebenes Digitalsignal pufferbar ist.

Der Signalverarbeitungsschaltkreis ist nach bevorzugten Ausführungsformen der Erfindung in einem Halbleiter-Substrat integriert. Die in den Signalverarbeitungsblöcken zur Einstellung des Verstärkungsverhältnisses der Verstärkerelemente verwendete Spannungsteiler, welche Einheitswiderstände enthaltende, vorzugsweise aus Einheitswiderständen bestehende, Teilwiderstände aufweisen, sind derart ausgebildet, dass die von den Teilwiderständen auf dem Halbleiter-Substrat belegten Flächen im wesentlichen gleich groß sind. Auch und gerade dann wenn die Teilverhältnisse zur Einstellung unterschiedlicher Verstärkungsfaktoren umgeschaltet werden. Dadurch werden durch den Herstellungsprozess bedingte Unterschiede der physikalischen Eigenschaften des Halbleiter- Substrats möglichst gering gehalten.

Die in den Signalverarbeitungsblöcken verwendete Transistoren des Signalverarbeitungsschaltkreises, der nach bevorzugter Ausführungsform der Erfindung in einem Halbleiter-Substrat integriert ausgebildet ist, sind bevorzugt jeweils in flächengleiche Teiltransistoren derart unterteilt angeordnet, dass die jeweiligen verteilt angeordneten Teiltransistoren aller Transistoren denselben Flächenschwerpunkt ausweisen. Hierdurch werden ebenfalls Unterschiede der physikalischen Eigenschaften des Halbleitersubstrats ausgeglichen. Diese Methode der sogenannten Common-Centroid Anordnung von Transistoren wurde derart verfeinert, dass für eine gerade Vielzahl von Transistoren neben der Bedingung des gemeinsamen Flächenschwerpunktes auch die Bedingung der gleichen Randbedingungen eingehalten wird und damit Dummy-Strukturen überflüssig werden. Dadurch wird ein geringerer Offsetfehler erreicht, was sich wiederum positiv auf die erreichbare Eingangsverstärkung und das erreichbare Signal zu Rausch- Verhältnis auswirkt.

Ferner kann der Signalverarbeitungsschaltkreis einen Takt- und Steuerschaltkreis aufweisen, von welchem die Signalverarbeitungsblöcke und der Multiplexer taktbar sind.

Bevorzugt ist von dem Takt- und Steuerschaltkreis ein Synchronisationssignal ausgebbar, mittels welchem ein Takt- und Steuerschaltkreis eines anderen Signalverarbeitungsschaltkreises synchronisierbar ist.

Der Takt- und Steuerschaltkreis kann ferner einen Synchronisationseingang aufweisen, an welchen ein Synchronisationssignal eines Takt- und Steuerschaltkreises vorzugsweise eines anderen Signalverarbeitungsschaltkreises anlegbar ist, und wobei der Takt- und Steuerschaltkreis mittels des Synchronisationssignals steuerbar ist. Das Synchronisationssignal kann jedoch auch von einer anderen, beispielsweise zentralen Synchronisationseinheit erzeugt und bereitgestellt werden.

Die Synchronisierbarkeit mehrerer Signalverarbeitungsschaltkreise spielt insbesondere bei Vielkanal-Anwendungen wie dem EEC eine besondere Rolle.

Bei einigen Anwendungen werden weit über 200 Kanäle parallel geschaltet (typischerweise 32 Kanäle bis 64 Kanäle). Durch die Synchronität der einzelnen Signalverarbeitungsschaltkreise liefern alle Kanäle ihren Abtastwert zum gleichen Zeitpunkt. Weiter können aufgrund der Synchronität alle Signalverarbeitungsschaltkreise in einem einfachen Verfahren hintereinander ausgelesen werden.

Gemäß einer weiteren Ausgestaltung der Erfindung ist eine Einheit zur Datenreduktion vorgesehen.

Die Erfindung wird unter Bezugnahme auf die Zeichnung anhand bevorzugter Ausführungsformen näher erläutert.

In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild einer bevorzugten Ausführungsform des erfindungsgemäßen Signalverarbeitungsschaltkreises,

Fig. 2 eine schematische Ansicht eines der Signalverarbeitungsblöcke des Signalverarbeitungsschaltkreises nach Fig. 1,

Fig. 3 ein schematisches Blockschaltbild einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Signalverarbeitungsschaltkreises,

Fig. 4a eine schematische Ansicht eines mehrere Teilwiderstände aufweisenden herkömmlichen Spannungsteilers,

Fig. 4b ein schematisches Schaltbild eines mehrere Teilwiderstände aufweisenden Spannungsteilers, wie er mit dem erfindungsgemäßen Signalverarbeitungsschaltkreis verwendet wird, in einem ersten Spannungsteilungszustand,

Fig. 4c ein schematisches Schaltbild des mehrere Einzelwiderstände aufweisenden Spannungsteilers aus Fig. 4b, in einem zweiten Spannungsteilungszustand,

Fig. 5a eine schematische Ansicht zweier herkömmlich ausgebildeter Transistoren,

Fig. 5b eine schematische Ansicht zweier rauschoptimiert ausgebildeter Transistoren, wie sie in dem Signalverarbeitungsschaltkreis gemäß einem Ausführungsbeispiel der Erfindung verwendet werden, und

Fig. 5c eine schematische Ansicht eines rauschoptimierten Aufbaus von vier Einzeitransistoren, wie sie in dem Signalverarbeitungsschaltkreis nach einem bevorzugten Ausführungsbeispiel der Erfindung verwendet werden.

Wie aus Fig. 1 ersichtlich weist ein Signalverarbeitungsschaltkreis 10 nach einer ersten bevorzugten Ausführungsform der Erfindung eine Mehrzahl von Signaleingängen 11 und einen Ausgangsanschluss 12 auf. Eine Mehrzahl von Signalverarbeitungsblöcken 13 ist jeweils mit einem der Signaleingänge 11 gekoppelt. Jeder der Signalverarbeitungsblöcke 13 weist einen Eingangsanschluss und einen Ausgangsanschluss auf. Der Eingangsanschluss des Signalverarbeitungsblock 13 ist mit jeweils einem der Signaleingänge 11 des Signalverarbeitungsschaltkreises 10 gekoppelt. Der Ausgangsanschluss des Signalverarbeitungsblocks 13 ist mit einem einer Mehrzahl von Eingängen eines Multiplexers 15 gekoppelt. Eine Steuerleitung 14 ist mit jedem der Signalverarbeitungsblöcke 13 gekoppelt. Über die Steuerleitung 14 ist der Verstärkungsfaktor eines Hauptverstärkers 17 eines jeden der Signalverarbeitungsblöcke 13 variabel einstellbar.

Aus Fig. 2 ist der Aufbau eines der Signalverarbeitungsblöcke 13 ersichtlich, von welchen der Signalverarbeitungsschaltkreis 10 gemäß einer ersten bevorzugten Ausführungsform der Erfindung eine Mehrzahl aufweist. Jeder Signalverarbeitungsblock 13 weist neben dem Signaleingang 11 einen Referenzeingang 11a sowie einen Bezugseingang 11b auf, an welchen ein Bezugspotential anschließbar ist oder welcher wahlweise mit Masse koppelbar ist. Der Signaleingang 11 und der Referenzeingang 11a sind mit einem Eingangsverstärker 16 gekoppelt, welcher einen fest voreingestellten Verstärkungsfaktor aufweist. Der Signaleingang 11 ist mit dem nicht invertierenden hochohmigen Eingangsanschluss des Eingangsverstärkers 16 gekoppelt. Der Referenzeingang 11a ist mit dem invertierenden Eingangsanschluss des Eingangsverstärkers 16 gekoppelt. Der Ausgang des Eingangsverstärkers 16 ist mit einem Eingang eines Hauptverstärkers 17 mit variabel einstellbarer Verstärkung gekoppelt. Der Hauptverstärker 17 mit variabel einstellbarer Verstärkung ist mit der Steuerleitung 14 gekoppelt. Über die Steuerleitung 14 ist die variable einstellbare Verstärkung des variabel einstellbaren Hauptverstärkers 17 einstellbar. Der Ausgang des variabel einstellbaren Hauptverstärkers 17 ist gemäß der bevorzugten Ausführungsform der Erfindung mit einem Analog-Digital-Wandler 18 gekoppelt. Der Ausgangsanschluss des Analog-Digital-Wandlers 18 ist mit dem Signalausgang des Signalverarbeitungsblocks 13 gekoppelt. Der Signalausgang des Signalverarbeitungsblocks 13 ist an einen der Eingänge des Multiplexers 15 angeschlossen.

Aus Fig. 3 ist ein Signalverarbeitungsschaltkreis 20 nach einer weiteren bevorzugten Ausführungsform der Erfindung ersichtlich. Der Signalverarbeitungsschaltkreis 20 ist als integrierter Schaltkreis ausgebildet. Eine Mehrzahl von Signalverarbeitungsblöcken 13 ist in dem Signalverarbeitungsschaltkreis 20 vorgesehen. Jeder der Signalverarbeitungsblöcke 13 weist einen Signaleingangsanschluss und einen Signalausgangsanschluss auf. An dem Eingangsanschluss jedes Signalverarbeitungsblocks 13 ist ein Signaleingang 11, ein Referenzeingang 11a sowie ein Bezugseingang 11b ausgebildet. Der Signaleingang 11 und der Referenzeingang 11a sind mit einem Eingangsverstärker 16 mit fest eingestellter Verstärkung angeschlossen. Dabei ist der nicht invertierende Eingang des Eingangsverstärkers 16 mit dem Signaleingang 11 gekoppelt und der invertierende Eingang des Eingangsverstärkers 16 ist mit dem Referenzeingang 11a gekoppelt. Der Ausgang des Eingangsverstärkers 16 ist mit dem Eingang eines Hauptverstärkers 17 mit variabel einstellbarer Verstärkung gekoppelt. Der Hauptverstärker 17 mit variabel einstellbarer Verstärkung ist an eine Steuerleitung 14 angeschlossen. Über die Steuerleitung 14 ist die variabel einstellbare Verstärkung des variabel einstellbaren Hauptverstärkers 17 einstellbar. Der Ausgangsanschluss des variablen einstellbaren Hauptverstärkers 17 ist mit einem Analog/Digital-Wandler 18 gekoppelt. Neben der Mehrzahl von Signalverarbeitungsblöcken 13 und dem Multiplexer 15 weist der Signalverarbeitungsschaltkreis 20 nach der zweiten bevorzugten Ausführungsform der Erfindung ferner einen zusätzlichen Verstärkerblock auf, welcher mit einem Gleichspannungseingang 12a und einem Bezugseingang 12b versehen ist. Der zusätzliche Verstärkerblock 12 ist ähnlich den Signalverarbeitungsblöcken 13 ausgebildet, unterscheidet sich jedoch dahingehend, dass die Verstärkung des Eingangsverstärkers 16 und des mit diesem gekoppelten Hauptverstärkers 17 nicht variabel einstellbar ist.

Außerdem weist der integrierte Signalverarbeitungsschaltkreis 20 gemäß der zweiten bevorzugten Ausführungsform der Erfindung ferner eine Mehrzahl von Referenzeingängen 21 auf.

Mittels einer Mehrzahl von weiteren Operationsverstärkern 22, 24, welche bevorzugt nach dem gleichen Prinzip, wie die rauscharmen Eingangsverstärker 16 ausgebildet sind, ist eine Mehrzahl von Referenzsignalen mittels der Referenzeingänge 21 erfassbar. Die Mehrzahl von Operationsverstärkern 22, 24 sind derart miteinander verschaltet, dass die abgetasteten Referenzsignale summierbar und das summierte Summensignal ausgebbar ist. Dieses summierte Summensignal kann außerdem gewichtet werden, z. B. mittels eines Spannungsteilers. Das gewichtete summierte Summensignal kann bei einigen der Anwendungen, wie beispielsweise EKG oder BEG, von den erfassten Analogsignalen, welche an den Signaleingängen 11 anliegen, subtrahiert werden, um einem den Nutzsignalen überlagerten Gleichanteil zu minimieren.

Die Referenzeingänge 21 sind jeweils mit einem Operationsverstärker 22 und einem mit diesem gekoppelten Widerstand 23 gekoppelt. Die Ausgänge der Widerstände 23 sind jeweils wahlweise an einen Eingangsanschluss eines Verstärkers 24 anschließbar, dessen Ausgang mit einem Referenzausgang 25 gekoppelt ist. Ein Widerstand 24a ist mit einem Eingangsanschluss des Verstärkers 24 und dem Ausgangsanschluss des Verstärkers 24 gekoppelt. Ein Widerstand 24b ist zwischen den Eingangsanschluss des Verstärkers 24, mit welchem der Widerstand 24a gekoppelt ist, und einen Referenzeingang 25b geschaltet. Ein weiterer Referenzeingang 25a ist mit einem Eingang des Verstärkers 24 gekoppelt.

Mittels der Mehrzahl von Referenzeingängen 21 mit den jeweils zugehörigen Verstärkern 22 und Widerständen 23 sowie dem diesen zugeordneten Verstärker 24, an welchen die Ausgangsanschlüsse der Widerstände 23 jeweils wahlweise anschließbar sind ist es möglich, aus unterschiedlichen eingegebenen Referenzsignalen ein entsprechendes Summenreferenzsignal zu bilden und dieses bei der Verarbeitung der an den Signaleingängen 11 anliegenden Analogsignale entsprechend zu berücksichtigen. Außerdem können über die Referenzeingänge 25a und 25b weitere Signale bei der Bildung des Summenreferenzsignals verarbeitet werden.

Darüber hinaus weist der integrierte Signalverarbeitungsschaltkreis 20 gemäß der zweiten bevorzugten Ausführungsform der Erfindung einen Takt- und Steuerschaltkreis 26 auf. Die Analog-Digital-Wandler 18, die Dezimatoren 15a sowie die Latches 10b sind jeweils über entsprechende Steuerleitungen mit dem Takt- und Steuerschaltkreis 26 gekoppelt. Von dem Takt- und Steuerschaltkreis 26 werden die für den Betrieb des integrierten Signalverarbeitungsschaltkreises 20 erforderlichen Taktsignale erzeugt. Der Mehrzahl von Signalverarbeitungsblöcken 13 wird jeweils das gleiche Taktsignal zugeführt. Die Ausgabe der verarbeiteten digitalen Daten erfolgt über den Datenausgang 12 des Multiplexers 15, welcher als paralleler Datenbus ausgebildet ist. Bevorzugt weist der parallele Datenbus eine Breite von 8 Bit auf.

Ferner ist der Takt- und Steuerschaltkreis 25 mit einem Synchronisationsmittel versehen, mittels welchem die Taktsignale für mehrere integrierte Signalverarbeitungsschaltkreise 20 synchronisierbar sind. Dies ist insbesondere vorteilhaft bei Anwendungen, welche eine sehr hohe Anzahl von einzeln erfassten Signalkanälen erfordern. Das Synchronisationsmittel des Takt- und Steuerschaltkreises 26 kann entweder ein Synchronisationstaktsignal von einem Takt- und Steuerschaltkreis 26 eines anderen integrierten Steuerschaltkreises 20 empfangen, oder ein Synchronisationstaktsignal an einen oder mehrere Takt- und Steuerschaltkreise 26 anderer integrierter Signalverarbeitungsschaltkreise 20 anlegen. Mittels des Takt- und Steuerschaltkreises 26 ist es auch möglich, die Daten über den Datenbus des integrierten Signalverarbeitungsschaltkreises 20 synchron oder asynchron auszugeben.

Die bei den erfindungsgemäßen Ausführungsformen verwendeten Signalverarbeitungsblöcke 13 weisen bevorzugt rauscharme Eingangsverstärker 16 auf. Diese rauscharmen Eingangsverstärker 16 sind jeweils mit ihrem nicht invertierenden Eingangsanschluss mit dem Signaleingang 11 des Signalverarbeitungsblocks gekoppelt. Der jeweilige invertierende Eingangsanschluss des Eingangsverstärkers 16 ist mit dem jeweiligen Referenzeingang 11a des Signalverarbeitungsblocks gekoppelt. Der Verstärkungsfaktor der rauscharmen Hauptverstärker beträgt bevorzugt 6. Um Signale mit unterschiedlichen Signalpegeln von einem Bereich von einigen Nanovolt bis zu einigen 100 mV exakt erfassen zu können ist es erforderlich, die Eingangsverstärker 16 besonders rauscharm auszubilden.

Die bei dem Signalverarbeitungsschaltkreis gemäß bevorzugten Ausführungsformen der Erfindung verwendeten Schaltungskomponenten sind gemäß den nachfolgend beschriebenen Verfahren ausgebildet, um eine hohe Auflösung und einen geringen Rauschpegel zu erreichen.

Bei dem integrierten Signalverarbeitungsschaltkreis werden unter Berücksichtigung der Rauschanforderungen die einzelnen Spannungsteiler aus Einheitswiderständen derart ausgebildet, dass die von den Teilwiderständen des Spannungsteilers belegten Flächen auf dem Substrat in etwa gleich groß sind.

Dadurch ist es möglich, durch den Herstellungsprozess des integrierten Schaltkreises bedingte Prozessschwankungen auszugleichen. Dies führt zu einer geringeren Toleranz der Eigenschaften der einzelnen Signalverarbeitungsblöcke und somit zu einer höheren Empfindlichkeit aufgrund eines geringeren Offsetfehlers jedes einzelnen Kanals sowie der Kanäle zueinander. Weiter wird hierdurch die Genauigkeit bei der Subtraktion eines Referenzsignals bestimmt. Diese liegt bevorzugt bei mindestens 60 dB. Daher sollte die relative Genauigkeit von mindestens 0.1% bei der Erstellung der Widerstände erreicht werden.

Aus Fig. 4a ist ein herkömmlich ausgebildeter Spannungsteiler 41 mit einem Teilungsverhältnis von 1 : 5 ersichtlich. Der herkömmlich ausgebildete Spannungsteiler 41 ist, wie aus Fig. 4a ersichtlich, aus sechs Einheitswiderständen R1 ausgebildet, welche in Serie miteinander verschaltet sind. Der Abgriffpunkt A des herkömmlich ausgebildeten Spannungsteilers 41 ist zwischen dem Ausgangsanschluss des ersten Einheitswiderstands der Serienschaltung von sechs Einheitswiderständen und dem Eingangsanschluss des zweiten Einheitswiderstandes der Serienschaltung von sechs Einheitswiderständen ausgebildet, so dass sich ein Teilungsverhältnis von 1 : 5 ergibt.

Dabei ist der erste Teilwiderstand mit dem relativen Widerstandswert 1 von einem einzigen Einheitswiderstand R1 gebildet. Der andere Teilwiderstand mit einem relativen Widerstandswert von 5 ist aus fünf Einheitswiderständen R1 gebildet, welche in Serie geschaltet sind.

Hierbei unterliegt der einzelne Einheitswiderstand R1 des ersten Teilwiderstands einem erheblich größeren Einfluss durch Prozessschwankungen auf den Herstellungsprozess, als der andere Teilwiderstand, welcher aus fünf Einheitswiderständen R1 gebildet ist, da die von den Teilwiderständen auf dem Substrat belegten Flächen sich stark unterscheiden und somit der Einfluss von Unterschieden der technologischen Eigenschaften des Substrats auf die jeweiligen Teilwiderstände stark abweicht.

Erfindungsgemäß werden daher, wie aus den Fig. 4b und 4c ersichtlich, der erste Teilwiderstand des Spannungsteilers 42 nach bevorzugten Ausführungsbeispielen der Erfindung beispielsweise aus vier parallel geschalteten Einheitswiderständen R1 gebildet und der zweite Teilwiderstand des Spannungsteilers aus einer Reihenschaltung aus einem einzigen Einheitswiderstand R1 mit vier parallel geschalteten Einheitswiderständen R1 gebildet. Es ergibt sich dasselbe Teilungsverhältnis, wie bei dem herkömmlich ausgebildeten Spannungsteiler 41. Allerdings unterscheiden sich die von den jeweiligen Teilwiderständen des Spannungsteilers 42 nach bevorzugten Ausführungsbeispielen der Erfindung belegten Flächen nur gering und das Flächenverhältnis beträgt 4/5. Daher sind herstellungsbedingte Störeinflüsse auf die Toleranz des Spannungsteilers 42 minimiert.

Außerdem ist es mit dem Spannungsteiler 42, wie aus Fig. 4c ersichtlich, leicht möglich, mit einer vorgegebenen Anzahl von Einheitswiderständen R1 unterschiedliche Teilungsverhältnisse durch Umschalten zwischen mehreren Abgriffpunkten A1, A2 in dem Spannungsteiler 42 zu realisieren. Wie aus Fig. 4c ersichtlich beträgt das Teilungsverhältnis des Spannungsteilers 42 mit dem Abgriffpunkt A2, wie aus Fig. 4c ersichtlich, 5 : 1 im Vergleich zu dem Teilungsverhältnis von 1 : 5 des Spannungsteilers 42 mit dem Abgriffpunkt A1, wie aus Fig. 4b ersichtlich.

Dies kann durch Umschalten des Abgriffpunktes A1, A2 leicht erreicht werden.

Auch mit dem aus Fig. 4c ersichtlichen Spannungsteiler 42 ist ein ausgeglichenes Flächenverhältnis von 5 : 4 realisierbar.

Daher sind auch nach Umschalten des Abgriffpunktes A1, A2 des Spannungsteilers 42 die Störeinflüsse durch Prozessschwankungen während des Herstellungsprozesses auf die Toleranz des Teilungsverhältnisses des Spannungsteilers 42 minimiert, da die Flächenverhältnisse selbst nach dem Umschalten im wesentlichen gleich geblieben sind. Geringere Toleranz ermöglicht höhere Genauigkeit, geringere Offsetfehler ein höheres Signal zu Rauschverhältnis und damit eine höhere Auflösung.

Ferner sind die herstellungsbedingten Prozessgradienten, welche zu unterschiedlichen Eigenschaften des Substrats führen, auf welchem der integrierte Schaltkreis ausgebildet ist, auch beim Ausbilden von in dem erfindungsgemäßen Signalverarbeitungsschaltkreis verwendeten Transistoren zu beachten.

Gemäß dieser Ausgestaltung der Erfindung werden, wie aus Fig. 5a ersichtlich, zwei Transistoren T1, T2 getrennt auf einem Substrat ausgebildet. Jeder der beiden Transistoren T1, T2 weist dabei einen Flächenschwerpunkt 51 bzw. 52 auf. Die Flächenschwerpunkte 51 und 52 sind in einem Abstand zueinander angeordnet.

Die herstellungsbedingten Prozessgradienten werden durch Aufteilen von mit gleichen Eigenschaften auszubildenden Transistoren in jeweils zwei oder mehrere Teiltransistoren ausgeglichen, welche über die Fläche des Substrats verteilt angeordnet und miteinander elektrisch gekoppelt sind.

Dabei werden die Transistoren T1 und T2, wie aus Fig. 5b ersichtlich, beispielsweise jeweils in zwei Teiltransistoren T1 bzw. T2 unterteilt, so dass alle Teiltransistoren T1 und T2 einen gemeinsamen Flächenschwerpunkt 5 besitzen. Durch die Ausgestaltung der gleich auszubildenden Transistoren T1 und T2 jeweils als eine Mehrzahl von Teiltransistoren T1 bzw. T2, welche derart angeordnet sind, dass sie mit gleichwirkenden und gleich auszubildenden Transistoren einen gemeinsamen Flächenschwerpunkt 5 bilden, wie aus Fig. 5b ersichtlich, werden durch den Herstellungsprozess bedingte unterschiedliche physikalische Eigenschaften des Substrats, auf welchem der integrierte Signalverarbeitungsschaltkreis ausgebildet ist, ausgeglichen.

Es werden alle für einen Operationsverstärker verwendeten Transistoren vergleichbar dem obigen Prinzip derart in Einzeltransistoren unterteilt und so angeordnet, dass sie einen gemeinsamen Flächenschwerpunkt aufweisen.

Eine Besonderheit dieser Ausgestaltung ist darin zu sehen, dass, wie aus Fig. 5c ersichtlich, eine geradzahlige Anzahl von (gemäß diesem Ausführungsbeispiel vier) Transistoren T1, T2, T3 und T4 eines Operationsverstärkers, welche alle die gleiche Größe und den gleichen Typ aufweisen, jeweils in vier Teiltransistoren T1, T2, T3 bzw. T4, d. h. insgesamt sechzehn Teiltransistoren, unterteilt und die jeweils einen Transistor bildenden Teiltransistoren miteinander elektrisch gekoppelt werden.

Die Transistoren T1, T2, T3 und T4, welche jeweils in vier Teiltransistoren unterteilt sind, sind derart zu einer Matrix angeordnet, dass sie einen gemeinsamen Flächenschwerpunkt S besitzen.

Diese Art der Anordnung funktioniert so für alle geradzahligen Vielfachen von Transistoren und wird gemäß diesem Ausführungsbeispiel für vier und sechs Teiltransistoren auf dem Chip verwendet.

Durch den Herstellungsprozess bedingte Unterschiede der physikalischen Eigenschaften des Substrats, auf welchem der integrierte Signalverarbeitungsschaltkreis nach der zweiten bevorzugten Ausführungsform der Erfindung ausgebildet ist, werden dadurch ausgeglichen.

Darüber hinaus werden durch das Unterteilen von Einzeltransistoren in mehrere Teiltransistoren zusätzliche Strukturen überflüssig (sogenannte Dummy-Strukturen), welche herkömmlicherweise verwendet werden, um die unterschiedlichen Eigenschaften der über das Substrat verteilt ausgebildeten Transistoren, für die die gleichen elektrischen Eigenschaften angestrebt werden, auszugleichen.

Insbesondere bei der zweiten bevorzugten Ausführungsform der Erfindung sollen die bei der Herstellung von integrierten Schaltungen auftretenden Prozessschwankungen berücksichtigt werden. Hierzu sind zusätzlich die Kontaktwiderstände an den Übergangsstellen zwischen Polysilizium-Widerständen und Metallisierungsebenen in großer Anzahl parallel geschaltet, so dass die Prozessschwankungen des Herstellungsprozesses der integrierten Schaltung die zulässigen Toleranzgrenzen für die Eingangsverstärker 16 nicht verschlechtern.

Die rauscharmen Eingangsverstärker 16 arbeiten als Chopperverstärker nach dem Chopper-Prinzip.

Um einen Einfluss des Choppertaktes auf die abzutastenden Signale zu vermeiden, ist der Choppertakt außerhalb des für das Abtasten der abzutastenden Signale gewünschten Frequenzbandes gewählt.

Bevorzugt ist es möglich, den Choppertakt abzuschalten. Das am Signalausgang der rauscharmen Eingangsverstärker 16 anliegende Ausgangssignal ist über zusätzlich an dem Signalverarbeitungsschaltkreis nach den bevorzugten Ausführungsformen der Erfindung vorgesehenen Signalleitungen 30a nach außen geführt und kann extern weiterverarbeitet werden.

Um ein mögliches Übersprechen zwischen den von jeweils einem Signalverarbeitungsblock 13 erfassten Kanälen sind jeweils die den Signaleingang 11 mit dem nicht invertierenden und hochohmigen Eingang des Eingangsverstärkers 16 verbindende Leitung sowie eine zugehörige, den invertierenden Eingang des Eingangsverstärkers 16 mit dem Referenzeingang 11a verbindende Leitung parallel nach außen geführt, so dass Störeinflüsse durch Übersprechen minimiert sind.

Die einzelnen, extern über die jeweiligen Leitungen 30a herausgeführten verstärkten Signale können extern beispielsweise mittels Hochpässen weiterverarbeitet werden. Über Rückführleitungen 30b, welche jeweils an den Eingang des Hauptverstärkers 17 des Signalverarbeitungsblocks 13 angeschlossen sind, können die extern weiterverarbeiteten Signale den Hauptverstärkern 17 zugeführt werden.

Hierbei ist es möglich, beispielsweise externe Hochpässe mit langen Zeitkonstanten für niedrige Grenzfrequenzen einzusetzen, welche sich auf einer integrierten Schaltung aus Platzgründen nur schwer realisieren lassen, oder über ein Widerstandsnetzwerk Signalanteile die nach beliebigem Verfahren, extern mittels DA-Wandlern generiert werden vom Nutzsignal zu subtrahieren, um das Signal-/Rausch-Verhältnis weiter zu erhöhen.

Die Hauptverstärker 17 weisen eine variabel einstellbare Verstärkung auf.

Beispielsweise können die variabel einstellbaren Verstärkungsfaktoren der Hauptverstärker 17 mittels einem oder mehreren Teilwiderstände unterschiedlicher Widerstandswerte aufweisende Spannungsteilern einstellbar sein.

Die variablen Verstärkungsfaktoren sind beispielsweise durch Umschalten des Teilungsverhältnisses der aus einer Mehrzahl von Widerständen ausgebildeten Spannungsteilers mittels Transistoren einstellbar.

Die Hauptverstärker 17 weisen jeweils einen invertierenden Eingang und einen nicht invertierenden Eingang auf. Mittels zusätzlich vorgesehener Transistoren können die nicht invertierenden Eingänge der Hauptverstärker 17 an den Bezugseingang 11b des jeweiligen Signalblocks 13 angeschlossen werden, wodurch die Signalleitungen 30a und 30b miteinander gekoppelt werden und somit beispielsweise extern angeschlossene Hochpässe überbrückbar sind.

Bevorzugt ist dem variablen Hauptverstärker 17 ein nicht gezeigter Tiefpass als Anti-Aliasing-Filter sowie ein nicht gezeigter Symmetrierverstärker nachgeschaltet. Bevorzugt weist der Tiefpass eine Grenzfrequenz von 15 kHz auf. Der Symmetrierverstärker der einzelnen Signalverarbeitungsblöcke 13 ist mit einer Toleranz von 1% realisiert.

Um die hohen Toleranzanforderungen des integrierten Signalverarbeitungsschaltkreises 20 einzuhalten werden ein oder mehrere der für den integrierten Signalverarbeitungsschaltkreis 20 verwendeten Transistoren nach den oben erläuterten Optimierungsverfahren mit im wesentlichen identischen Eigenschaften ausgebildet.

Als Analog/Digital-Wandler 18 werden bevorzugt Sigma-Delta- Wandler verwendet.

Diese bieten den Vorteil eines großen Dynamikbereichs (über 20 Bit) Auflösung sowie hoher Abtastraten.

Die mit dem erfindungsgemäßen Signalverarbeitungsschaltkreis verwendeten Sigma-Delta-Wandler sind zwischen einer Überabtastung von 256 und 64 umschaltbar, d. h. mit dem 256- fachen bzw. 64-fachen der Abtastfrequenz taktbar.

Daraus ergibt sich beispielsweise eine interne Taktfrequenz von 128 kHz für eine externe gewünschte Abtastrate von 500 Hz bei einer Überabtastung von 256.

Die Sigma-Delta-Wandler sind jeweils voll-differentiell ausgebildet, so dass die meisten Signalstörungen mittels einer Gleichtaktunterdrückung der verwendeten Cperationsverstärker unterdrückbar sind.

An den Ausgangsanschluss eines jeden Sigma-Delta-Wandlers des entsprechenden Signalverarbeitungsblocks 13 ist ein Dezimator 18a angeschlossen. Mittels des Dezimators wird der von dem Sigma-Delta-Wandler ausgegebene Ein-Bit-Strom in ein digitales Mehrbitwort umgewandelt.

Der Signalverarbeitungsschaltkreis kann ferner mit Datenreduktionsmitteln versehen sein, von welchen unter Abarbeiten eines Datenkomprimierungs-Algorithmus eine Reduktion der von dem Multiplexer ausgegebenen Datenmenge möglich ist. Ein derartiges Datenreduktionsmittel kann beispielsweise zwischen den Ausgang des Multiplexers 15 und den Signalausgang des Signalverarbeitungsschaltkreises 20 geschaltet sein oder zwischen den Ausgang des Analog/Digital-Wandlers 18 und den Signalausgang des Signalverarbeitungsblocks 13 geschaltet sein.

In einer alternativen Ausführungsform ist es vorgesehen, zur Datenreduktion Signale zu generieren, die aus den Nutzsignalen berechnet werden und wieder am Eingang des Signalverarbeitungsschaltkreises eingespeist werden können. Dies kann sowohl auf sehr einfachem Niveau mit der Referenzsignalerzeugung über die Summierung von drei (zwei) Einzelsignalen erfolgen, jedoch auch auf komplexe Weise und damit sehr effizient im digitalen Bereich, und über DA-Wandler wieder zurückgeführt werden. Auch das ist ein sehr effektives Mittel zur Datenreduktion.

Claims (22)

1. Signalverarbeitungsschaltkreis, welcher aufweist:
eine Mehrzahl von Signalverarbeitungsblöcken (13) mit jeweils einem Signaleingang (11) zum Aufnehmen jeweils eines Analogsignals und mit einem Signalausgang, wobei jeder Signalverarbeitungsblock (13) aufweist:
eine mit dem Signaleingang (11) gekoppelte Verstärkereinheit (16, 17) zum Verstärken eines ihm zugeführten Analogsignals,
wobei der Ausgang der Verstärkereinheit (16, 17) mit dem Signalausgang des Signalverarbeitungsblocks (13) gekoppelt ist,
wobei die Verstärkereinheit (16, 17) derart eingerichtet ist, dass ein bioelektrisches Signal als Analogsignal erfassbar und verstärkbar ist, und
wobei die Verstärkereinheit (16, 17) eine variabel einstellbare Verstärkung des an dessen Eingang jeweils anlegbaren Signals aufweist.

2. Signalverarbeitungsschaltkreis nach Anspruch 1, bei dem die Verstärkereinheit (16, 17) ein erstes Verstärkerelement (16) und ein zweites Verstärkerelement (17) aufweist, wobei
der Eingang des zweiten Verstärkerelements (17) mit dem Ausgang des ersten Verstärkerelements (16) gekoppelt ist,
wobei das erste Verstärkerelement (16) derart eingerichtet ist, dass ein bioelektrisches Signal als Analogsignal erfassbar und verstärkbar ist, und
wobei das zweite Verstärkerelement (17) eine variabel einstellbare Verstärkung des an dessen Eingang jeweils anlegbaren Signals aufweist, wobei der Ausgang der Verstärkereinheit (16, 17) mit dem Signalausgang des Signalverarbeitungsblocks (13) gekoppelt ist.

3. Signalverarbeitungsschaltkreis nach Anspruch 2, bei dem das erste Verstärkerelement (16) derart eingerichtet ist, dass ein bioelektrisches Signal mit einem Signalpegel im Bereich unterhalb weniger Nanovolt bis über einige 100 mV als Analogsignal erfassbar und verstärkbar ist.

4. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 3, mit einem Multiplexer (15) mit einer der Mehrzahl von Signalverarbeitungsblöcken (13) entsprechenden Anzahl von Multiplexereingängen, wobei der Signalausgang eines jeden Signalverarbeitungsblocks (13) mit jeweils einem der Multiplexereingänge gekoppelt ist.

5. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 4, bei dem zumindest einer der Signalverarbeitungsblöcke (13) einen Referenzeingang (11a) zum Aufnehmen eines dem jeweiligen Analogsignal zugeordneten Referenzsignals und die Verstärkungseinheit (16, 17) einen Referenzeingang aufweist, an welchen das jeweilige Referenzsignal anlegbar ist.

6. Signalverarbeitungsschaltkreis nach Anspruch 5, mit mindestens einer Einheit zum Erzeugen des Referenzsignals.

7. Signalverarbeitungsschaltkreis nach Anspruch 6, bei dem die Einheit zum Erzeugen des Referenzsignals als digitale Schaltung ausgestaltet ist derart, dass das Referenzsignal mittels eines digitalen Verfahrens aus einem oder mehreren digitalisierten Signalen berechnet werden kann.

8. Signalverarbeitungsschaltkreis nach Anspruch 6 oder 7, bei dem das Referenzsignal über mindestens einen Digital- /Analog-Wandler bereitgestellt wird.

9. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 8, bei dem die Verstärkereinheit (16, 17) mindestens einen Bezugseingang aufweist an welchen ein dem jeweiligen Analogsignal zugeordnetes Bezugspotential anlegbar ist.

10. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 9, bei dem zumindest einer der Signalverarbeitungsblöcke (13) ferner einen zwischen den Ausgang der Verstärkungseinheit (16, 17) und den Signalausgang (11) geschalteten Analog-/Digital- Wandler (18) zum Umwandeln des von der Verstärkungseinheit (16, 17) ausgegebenen Analogsignals in ein Digitalsignal aufweist.

11. Signalverarbeitungsschaltkreis nach Anspruch 10, bei dem zumindest einer der Signalverarbeitungsblöcke (13) außerdem ein zwischen den Ausgang des Analog-/Digital-Wandlers (18) und den Signalausgang (11) geschaltetes Latch (18b) aufweist.

12. Signalverarbeitungsschaltkreis nach Anspruch 10 oder 11, bei dem der Analog-/Digital-Wandler (18) ein Sigma-Delta- Wandler ist.

13. Signalverarbeitungsschaltkreis nach Anspruch 12, bei dem der Signalverarbeitungsblock (13) einen dem Sigma- Delta-Wandler nachgeschalteten Dezimator (18a) aufweist.

14. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 13, bei dem der Signalverarbeitungsschaltkreis in einem Halbleiter- Substrat (50) integriert ausgebildet ist und die in den Signalverarbeitungsblöcken (13) zur Einstellung des Verstärkungsverhältnis der Verstärkungseinheit verwendeten Spannungsteiler (42), welche Einheitswiderstände aufweisende Teilwiderstände aufweisen, derart ausgebildet sind, dass die von den Teilwiderständen auf dem Halbleiter-Substrat belegten Flächen im wesentlichen gleich groß sind.

15. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 14, bei dem der Schaltkreis in einem Halbleiter-Substrat (50) integriert ausgebildet ist und in den Signalverarbeitungsblöcken (13) verwendete Transistoren jeweils in geradzahlige flächengleiche Teiltransistoren (T1, T2, T3, T4) derart unterteilt angeordnet sind, dass die jeweiligen verteilt angeordneten Teiltransistoren aller Transistoren (T1, T2, T3, T4) denselben Flächenschwerpunkt aufweisen.

16. Signalverarbeitungsschaltkreis nach einem der Ansprüche 2 bis 15, bei dem zumindest einer der Signalverarbeitungsblöcke (13) zusätzlich einen mit dem Ausgang des ersten Verstärkungselements (16) gekoppelten Signalausgang (30a) und einen mit dem Eingang des zweiten Verstärkungselements (17) gekoppelten Signaleingang (30b) aufweist.

17. Signalverarbeitungsschaltkreis nach Anspruch 16, bei dem zumindest einer der Signalverarbeitungsblöcke (13) ein Schaltmittel aufweist, mittels welchem der mit dem Ausgang des ersten Verstärkungselements (16) gekoppelte Signalausgang (30a) mit dem mit dem Eingang des zweiten Verstärkungselements (17) gekoppelten Signaleingang (30b) koppelbar ist.

18. Signalverarbeitungsschaltkreis nach einem der Ansprüche 4 bis 17, welcher ferner einen Takt- und Steuerschaltkreis (26) aufweist, von welchem die Signalverarbeitungsblöcke (13) und/oder der Multiplexer (15) taktbar sind.

19. Signalverarbeitungsschaltkreis nach Anspruch 18, bei dem von dem Takt- und Steuerschaltkreis (26) ein Synchronisationssignal ausgebbar ist, mittels welchem ein Takt- und Steuerschaltkreis (26) eines anderen Signalverarbeitungsschaltkreises synchronisierbar ist.

20. Signalverarbeitungsschaltkreis nach Anspruch 18 oder 19, bei dem der Takt- und Steuerschaltkreis (26) einen Synchronisationseingang aufweist, an welchen ein Synchronisationssignal anlegbar ist, und wobei der Takt- und Steuerschaltkreis (26) mittels des Synchronisationssignals steuerbar ist.

21. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 20, bei dem in den Leiterbahnen zwischen den einzelnen Elementen zumindest teilweise zusätzliche Leitungswiderstände integriert sind.

22. Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 21, bei dem eine Einheit zur Datenreduktion vorgesehen ist.