DE10006951A1 - Verfahren zur Herstellung integrierter Bausteine - Google Patents

Verfahren zur Herstellung integrierter Bausteine

Info

Publication number
DE10006951A1
DE10006951A1 DE10006951A DE10006951A DE10006951A1 DE 10006951 A1 DE10006951 A1 DE 10006951A1 DE 10006951 A DE10006951 A DE 10006951A DE 10006951 A DE10006951 A DE 10006951A DE 10006951 A1 DE10006951 A1 DE 10006951A1
Authority
DE
Germany
Prior art keywords
wafer
conductor tracks
adhesive
tape
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10006951A
Other languages
English (en)
Inventor
Achim Neu
Volker Strutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10006951A priority Critical patent/DE10006951A1/de
Publication of DE10006951A1 publication Critical patent/DE10006951A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Zur Herstellung integrierter Bausteine ist über einem auf einem Waferhalter (3) fixierten Wafer (2) ein in einen Rahmen (1) gespanntes Band (4) mit Leiterbahnen angeordnet. Das Band (4) wird mittels eines Klebemittels paß- und anschlußgenau auf dem Wafer (2) befestigt. Nach dem Anbonden der Anschlußdrähte werden die Bondfenster mit einer Füllmasse gefüllt, die Lötbällchen auf die hierfür vorgesehenen Landing pads gesetzt, und schließlich werden die einzelnen fertigen Bausteine aus dem Wafer (2) z. B. durch Sägen herausgetrennt.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung inte­ grierter Bausteine aus einem Wafer bestehend aus mehreren Chips und aus einem Band mit Leiterbahnen und Landing pads für Lötbällchen.
Es ist bekannt, zur Herstellung integrierter Bausteine auf einen sogenannten Wafer, einer Siliziumplatte mit einer Viel­ zahl aufgeprägter Chips, ein Polyimidband mit Leiterbahnen aus Kupfer aufzulegen und die Anschlußdrähte, welche den Chip mit den Lötstützpunkten verbinden, an den vorgesehenen An­ schlußpunkten z. B. nach dem Bonding-Verfahren anzuschweißen. Bis zur Fertigstellung der einzelnen Bausteine aus dem Wafer schließen sich weitere, zum Teil komplizierte und kritische Verfahrensschritte an.
Es ist daher Aufgabe der Erfindung, aus einem Wafer mit Chips in möglichst wenigen und einfachen Verfahrensschritten inte­ grierte Bausteine herzustellen.
Das erfindungsgemäße Herstellungsverfahren löst diese Aufgabe mit den folgenden im Anspruch 1 angegebenen Verfahrensschrit­ ten:
Der dünn geschliffene Wafer wird von einem Waferhalter gehalten,
das Band mit den Leiterbahnen wird in einen Rahmen ge­ spannt,
auf den Wafer oder auf das Band mit den Leiterbahnen wird ein Klebemittel aufgebracht,
der Wafer und das Band mit den Leiterbahnen werden paß­ genau gegeneinander gedrückt und miteinander verbunden,
die Anschlußdrähte werden an die Anschlußfahnen der Lei­ terbahnen und an die Anschlußpunkte der Chips ange­ schweißt,
die Bondfenster werden mit einer Füllmasse gefüllt,
die Lötbällchen werden auf die Bonding-pads gesetzt und
die einzelnen fertigen Bausteine werden aus dem Wafer herausgetrennt.
Das erfindungsgemäße Verfahren sieht vor, einen Wafer mit ei­ ner Vielzahl an Chips auf einem Waferhalter zu fixieren. Ein Band mit Leiterbahnen wird in einen über dem Wafer und den Waferhalter angeordneten Rahmen gespannt. Anschließend wird entweder auf den Wafer oder auf das Band mit den Leiterbahnen ein Klebemittel aufgebracht, das beispielsweise ein Klebstoff oder aber auch ein Klebeband sein kann. Der Wafer und das Band mit den Leiterbahnen werden nun paßgenau gegeneinander­ gedrückt und wegen des dazwischenliegenden Klebemittels fest miteinander verbunden. Weil nun das Band mit den Leiterbahnen paß- und anschlußgenau auf den einzelnen Chips des Wafers mittels des Klebemittels befestigt ist, können nun die An­ schlußdrähte an die Anschlußfahnen der Leiterbahnen und an die Anschlußpunkte des Chips angeschweißt werden. Vorzugswei­ se erfolgt das Anschweißen nach dem bekannten und bewährten Bonding-Verfahren. Nach dem Anbonden der Anschlußdrähte wer­ den die Bondfenster der einzelnen Chips mit einer Füllmasse gefüllt. Schließlich werden noch die Lötbällchen auf die Landing pads am Ende der Leiterbahnen auf dem Polyimidband gesetzt. Nachdem nun aus allen Chips auf dem Wafer je ein fertiger Baustein hergestellt ist, werden die einzelnen Bau­ steine aus dem Wafer herausgestrennt, vorzugsweise durch Her­ aussägen. Der Wafer, das Klebemittel und das Band mit den Leiterbahnen bilden ein Sandwich aus dem die Teile mit den Chips herausgesägt werden, welche die einzelnen fertigen Bau­ steine darstellen.
Als Klebemittel kann ein Klebstoff oder ein Klebeband vorge­ sehen sein. Beim Aufbringen auf das Band mit den Leiterbahnen oder auf die Chips wird das Klebeband ausgewölbt, um Luftein­ schlüsse im Baustein zu vermeiden. Die Auswölbung des Klebe­ bandes kann durch einen Überdruck auf dessen Oberseite und/oder durch einen Unterdruck auf seiner Unterseite erzeugt werden. Es hat sich als vorteilhaft erwiesen, die Wölbung des Klebebandes zu etwa 500 µm zu wählen.
Anstatt das Klebeband zu wölben kann das Anbringen des Klebe­ bandes auf das Band mit den Leiterbahnen oder auf die Chips auch in einem Vakuum durchgeführt werden, um Lufteinschlüsse zu vermeiden.
Der Abstand zwischen den Chips und dem Band mit den Leiter­ bahnen, welcher der Schichtdicke des Klebemittels entspricht, ist vorzugsweise zu 80 bis 150 µm gewählt.
Das Band mit den Leiterbahnen kann teilweise oder ganz mit einer dünnen Goldschicht überzogen sein. Für die Leiterbahnen eignet sich besonders gut Kupfer. Als Klebstoff kann bei­ spielsweise Silikon oder ein Epoxiharz vorgesehen sein. Be­ sonders vorteilhaft ist es, einen Klebstoff vorzusehen, der durch Erhitzen oder unter Druck wieder klebefähig wird.
Zum Zusammenpressen des Chips und des Bandes mit den Leiter­ bahnen ist ein Druck von mindestens zwei kp/cm2 erforderlich. Dieser Druck kann mittels mechanischer Mittel, z. B. mittels eines Stempels, oder durch Druckluft erzeugt werden.
Bevor die einzelnen Bausteine aus dem Wafer herausgesägt wer­ den, kann das Band mit den Leiterbahnen mittels eines Lasers oder ähnliche trennende Prozesse bereits in die zu den ein­ zelnen Bausteinen gehörenden Zonen aufgetrennt werden. Diese Maßnahme hat den Vorteil, dass die einzelnen Bausteine noch im Verbund auf dem Wafer durch Anschluß einer Prüfmaske elek­ trisch geprüft werden können. Nach dieser Prüfung werden die einzelnen Bausteine aus dem Wafer gesägt und brauchen nun nicht mehr wie üblich elektrisch geprüft zu werden.
Zusammenfassend sind die folgenden Vorteile des erfindungsge­ mäßen Herstellungsverfahrens zu nennen.
Das erfindungsgemäße Herstellungsverfahren zeichnet sich durch niedere Kosten, einfache und wenige Verfahrensschritte sowie durch geringen Materialaufwand aus. Die einzelnen Bau­ steine können noch im Verbund auf dem Wafer elektrisch ge­ prüft und getestet werden.
Anhand der Figuren wird das erfindungsgemäße Herstellungsver­ fahren näher beschrieben und erläutert.
In der Zeichnung zeigen:
Fig. 1 eine Vorrichtung zur Herstellung integrierter Bausteine nach einem erfindungsgemäßen Verfah­ ren,
Fig. 2 einen vergrößerten Ausschnitt der Vorrichtung aus Fig. 1 und
Fig. 3 einen Schnitt durch einen nach dem erfindungsgemäßen Verfahren hergestellten Baustein.
In der Fig. 1 ist eine Vorrichtung zur Herstellung inte­ grierter Bausteine nach dem erfindungsgemäßen Verfahren abge­ bildet.
Der Wafer 2 ist auf einem Waferhalter 3 fixiert. Über dem Wa­ fer 2 ist ein Rahmen 1 angeordnet, in dem das Band 4 mit den Leiterbahnen aus Kupfer eingespannt ist.
Fig. 2 zeigt einen vergrößerten Ausschnitt aus der Fig. 1.
Am Rahmen 1 ist das Band 4 mit den Leiterbahnen eingespannt. Auf dem Band 4 kann eine Schutzfolie 12 aufgebracht sein, die das Band 4 beim Aufdrücken auf den Chip vor Beschädigungen schützt.
Fig. 3 zeigt einen Längsschnitt durch einen nach dem erfin­ dungsgemäßen Verfahren hergestellten integrierten Baustein.
Der Baustein zeigt einen sandwichartigen Aufbau. Auf dem Chip 11, der eine Dicke von etwa 200 µm aufweist, ist das Band 4 mit den Leiterbahnen 13 mittels des Klebemittels 5, das z. B. ein Klebstoff oder ein Klebeband sein kann, befestigt. Am En­ de der einzelnen Leiterbahnen 13 sind die Landing pads 7 an­ geordnet, auf denen die Lötbällchen 8 sitzen. Im Bondfenster 9, das mit einer Füllmasse 10 gefüllt ist, liegen die An­ schlußfahnen 6 der Leiterbahnen auf der Oberseite des Chips 11 auf. Der Baustein hat den folgenden schichtartigen Aufbau. Auf den Chip 11 folgt das Klebemittel 5, an das sich die Lei­ terbahnen 13 aus Kupfer anschließen, auf die das Band 4 aus Polyimid folgt. Die Dicke der Klebeschicht 5 liegt bevorzugt zwischen 80 und 150 µm. Die Dicke der Polyimidschicht ist vor­ zugsweise zu 50 µm gewählt.
Durch das Auffüllen des Bondfensters 9 mit einer Füllmasse wird eine thermomechanische Entkopplung erzielt.
Bezugszeichenliste
1
Rahmen
2
Wafer
3
Waferhalter
4
Band mit Leiterbahnen
5
Klebemittel
6
Anschlußfahne
7
Landung pad für Lötbällchen
8
Lötbällchen
9
Bondfenster
10
Füllmasse
11
Chip
12
Schutzfolie
13
Leiterbahn

Claims (12)

1. Verfahren zur Herstellung integrierter Bausteine aus einem Wafer (2) mit mehreren Chips (11) und aus einem Band (4) mit Leiterbahnen (13) und Landing pads (7) für Lötbällchen (8) gekennzeichnet durch folgende Verfahrensschritte:
Der dünngeschliffene Wafer (2) wird von einem Waferhal­ ter (3) gehalten,
das Band (4) mit den Leiterbahnen (13) wird in einen Rahmen (1) gespannt,
auf den Wafer (2) oder auf das Band (4) mit den Leiter­ bahnen (13) wird ein Klebemittel (5) aufgebracht,
der Wafer (2) und das Band (4) mit den Leiterbahnen (13) werden paßgenau gegeneinandergedrückt und miteinander verbunden,
die Anschlußdrähte werden an die Anschlußfahnen (6) der Leiterbahnen (13) und an die Anschlußpunkte der Chips (11) angeschweißt,
die Bondfenster (9) werden mit einer Füllmasse (10) ge­ füllt,
die Lötbällchen (8) werden auf die Landing pads (7) ge­ setzt und
die einzelnen fertigen Bausteine werden aus dem Wafer (2) herausgetrennt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die ferti­ gen Bausteine aus dem vom Wafer (2), dem Klebemittel (5) und dem Band (4) mit den Leiterbahnen (13) gebildeten Sandwich herausgesägt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Klebe­ mittel (5) ein Klebstoff vorgesehen ist.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Klebe­ mittel (5) ein Klebeband vorgesehen ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Klebe­ band (5) beim Anbringen auf das Band (4) mit den Leiterbahnen (13) oder auf die Chips (11) gewölbt wird, um Lufteinschlüsse zu vermeiden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Wölbung des Klebebandes (5) etwa 500 µm beträgt.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Wölbung des Klebebandes (5) durch Überdruck auf seiner Oberseite und/oder durch Unterdruck auf seiner Unterseite erzeugt wird.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass beim An­ bringen des Klebebandes (5) auf das Band (4) mit den Leiter­ bahnen (13) oder auf die Chips (11) ein Unterdruck erzeugt wird, um Lufteinschlüsse zu vermeiden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Abstand zwischen dem Chip (11) und dem Band (4) mit den Leiterbahnen (13) - also die Schichtdicke des Klebemittels (5) - 80 bis 150 µm beträgt.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Band (4) mit den Leiterbahnen (13) zumindest teilweise mit Gold beschichtet ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Band (4) mit den Leiterbahnen (13) aus Polyimid gefertigt ist und dass die Leiterbahnen (13) aus Kupfer sind.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass, bevor die einzelnen Bausteine vom Wafer (2) getrennt werden, das Band (4) mit den Leiterbahnen (13) in die zu den einzelnen Bau­ steinen gehörenden Zonen mittels eines Laserstrahls oder ähn­ lich trennenden Prozessen aufgeteilt wird und dass die ein­ zelnen Bausteine im Verbund auf dem Wafer (2) elektrisch ge­ prüft und getestet werden.
DE10006951A 2000-02-16 2000-02-16 Verfahren zur Herstellung integrierter Bausteine Withdrawn DE10006951A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10006951A DE10006951A1 (de) 2000-02-16 2000-02-16 Verfahren zur Herstellung integrierter Bausteine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10006951A DE10006951A1 (de) 2000-02-16 2000-02-16 Verfahren zur Herstellung integrierter Bausteine

Publications (1)

Publication Number Publication Date
DE10006951A1 true DE10006951A1 (de) 2001-09-06

Family

ID=7631123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10006951A Withdrawn DE10006951A1 (de) 2000-02-16 2000-02-16 Verfahren zur Herstellung integrierter Bausteine

Country Status (1)

Country Link
DE (1) DE10006951A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19716342A1 (de) * 1997-04-18 1998-10-22 Pav Card Gmbh Verfahren zur Herstellung einer Chipkarte

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19716342A1 (de) * 1997-04-18 1998-10-22 Pav Card Gmbh Verfahren zur Herstellung einer Chipkarte

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 10261673 A. In: Pat. Abstr. of JP *
JP 11016959 A. In: Pat. Abstr. of JP *
productronic 11/97, S. 124-125 *

Similar Documents

Publication Publication Date Title
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE3414961C2 (de)
DE2938240C2 (de) Verfahren zum Herstellen einer druckempfindlichen Einrichtung
DE112015005836B4 (de) Leistungsmodul
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102006032960A1 (de) Verkapselungsverfahren
DE1752679B2 (de) Verfahren zum verbindungsschweissen von kleinstbauteilen
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE112016006433T5 (de) Halbleitereinrichtung und verfahren zum herstellen derselben
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE3932213A1 (de) Verbundanordnung mit leiterplatte
DE2640613C2 (de) Verfahren und Vorrichtung zum Kontaktieren von Schaltungsbausteinen in eine Schichtschaltung
DE102013103351B4 (de) Elektronikmodul
DE69706720T2 (de) Höckerloses Verfahren zur Verbindung von inneren Leitern mit integrierten Halbleiterschaltungen
DE19709912A1 (de) Verfahren und Vorrichtung zum Ultraschallbonden
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE10251527A1 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE10006951A1 (de) Verfahren zur Herstellung integrierter Bausteine
DE3838085A1 (de) Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
WO2013037807A2 (de) Verfahren zur temporären elektrischen kontaktierung einer bauelementanordnung und vorrichtung hierfür
DE112010002901T5 (de) Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
DE3406542A1 (de) Verfahren zum herstellen eines halbleiterbauelementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee