DE10001869A1 - Controllable semiconducting component that can block in both directions achieves higher blocking voltage between first and second conducting zones - has first conducting zone with strongly doped zone for connecting connection electrode and more weakly doped zone enclosing strongly doped zone - Google Patents
Controllable semiconducting component that can block in both directions achieves higher blocking voltage between first and second conducting zones - has first conducting zone with strongly doped zone for connecting connection electrode and more weakly doped zone enclosing strongly doped zoneInfo
- Publication number
- DE10001869A1 DE10001869A1 DE10001869A DE10001869A DE10001869A1 DE 10001869 A1 DE10001869 A1 DE 10001869A1 DE 10001869 A DE10001869 A DE 10001869A DE 10001869 A DE10001869 A DE 10001869A DE 10001869 A1 DE10001869 A1 DE 10001869A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- doped zone
- source
- switching element
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000007717 exclusion Effects 0.000 claims description 13
- 239000002800 charge carrier Substances 0.000 claims description 12
- 230000006798 recombination Effects 0.000 claims description 11
- 238000005215 recombination Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Halbleiterschaltele ment gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.The present invention relates to a semiconductor switch ment according to the features of the preamble of claim 1.
Derartige Halbleiterschaltelemente sind beispielsweise Feld effekttransistoren (FET), insbesondere MOSFET, bei denen die Source-Zone eine erste Leitungszone, die Drain-Zone eine zweite Leitungszone und der sogenannte Body-Bereich oder Bulk eine Sperrzone bilden. Die Leitungszonen sind dabei p- oder n-dotiert, die Sperrzone ist komplementär zu den Leitungszo nen dotiert. Die Gate-Elektrode bildet bei FET eine Steuer elektrode, welche bei MOSFET durch eine Isolationsschicht ge genüber dem Halbleiterkörper, in dem das Bauteil ausgebildet ist, bzw. gegenüber der Sperrzone und den Leitungszonen iso liert ist. Bei Anlegen eines Ansteuerpotentials an die Steu erelektrode bildet sich ein leitender Kanal in der Sperrzone zwischen den beiden Leitungszonen aus. Hierdurch ist das Leitverhalten bzw. das Schaltverhalten des MOSFET steuerbar.Such semiconductor switching elements are, for example, field effect transistors (FET), in particular MOSFET, in which the Source zone a first conduction zone, the drain zone a second conduction zone and the so-called body area or bulk form a restricted zone. The line zones are p- or n-doped, the exclusion zone is complementary to the line zo endowed. The gate electrode forms a control in FET electrode, which ge in MOSFET through an insulation layer compared to the semiconductor body in which the component is formed is, or iso with respect to the restricted zone and the line zones is. When applying a control potential to the tax The electrode forms a conductive channel in the exclusion zone between the two line zones. This is it Conductivity or the switching behavior of the MOSFET controllable.
Bei sogenannten Vertikal-MOSFET ist es üblich in einem Halb leiterkörper des ersten Leitungstyps eine oder mehrere Wannen des zweiten Leitungstyps anzuordnen, in denen wiederum je weils eine Wanne des ersten Leitungstyps angeordnet ist. An schlußelektroden für die Drain- und Source-Zonen befinden sich dabei an gegenüberliegenden Seiten des Halbleiterkör pers.In so-called vertical MOSFET, it is common in one half conductor body of the first conduction type one or more troughs to arrange the second line type, in which each because a trough of the first conduction type is arranged. On terminal electrodes for the drain and source zones are located itself on opposite sides of the semiconductor body pers.
Die erste und zweite Leitungszone, d. h. die Source- und Drain-Zone, sind bei dieser Ausführung nicht identisch aufge baut. Hieraus resultieren verschiedene Sperrspannungen je nachdem, ob bei nicht anliegendem Ansteuerpotential eine Flußspannung, d. h. eine positive Spannung bei n-Kanal-MOSFET und eine negative Spannung bei p-Kanal-MOSFET, zwischen der Drain- und der Source-Elektrode oder der Source- und der Drain-Elektrode angelegt wird. In Drain-Source-Richtung las sen sich Sperrspannungen bis zu 600 V erreichen, während die Sperrspannung in Source-Drain-Richtung, die auch als Rück wärtsrichtung des MOSFET bezeichnet wird, bei bekannten MOSFET in Siliziumtechnologie nur etwa 5 V beträgt.The first and second conduction zones, i.e. H. the source and Drain zones are not identical in this version builds. This results in different reverse voltages each after whether a control potential is not present Yield voltage, d. H. a positive voltage with n-channel MOSFET and a negative voltage in p-channel MOSFET between which Drain and the source electrode or the source and the Drain electrode is applied. Read in the drain-source direction reverse voltages can reach up to 600 V, while the Reverse voltage in the source-drain direction, which also acts as a return downward direction of the MOSFET is known in known MOSFET in silicon technology is only about 5 V.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein steuerbares Halbleiterschaltelement mit einer erhöhten Sperrspannung zwischen der ersten und zweiten Leitungszone, d. h. in Rückwärtsrichtung, zur Verfügung zu stellen.The present invention is therefore based on the object a controllable semiconductor switching element with an increased Reverse voltage between the first and second line zone, d. H. in the reverse direction.
Dieses Ziel wird durch ein Halbleiterschaltelement mit den Merkmalen des Anspruchs 1 gelöst.This goal is achieved with a semiconductor switching element Features of claim 1 solved.
Danach weist das Halbleiterschaltelement neben den eingangs genannten Merkmalen eine erste Leitungszone auf, die eine stark dotierte Zone zum Anschließen einer Anschlußelektrode und eine die stark dotierte Zone umgebende schwächer dotierte Zone aufweist. Die Ausgestaltung der ersten Leitungszone, d. h. der Source-Zone bei MOSFET, mit unterschiedlich stark dotierten Bereichen bewirkt eine erhöhte Sperrspannung bei Anlegen einer Flußspannung zwischen der ersten und zweiten Leitungszone, also in Rückwärtsrichtung des Halbleiterschalt elements.Then the semiconductor switching element has next to the input mentioned features on a first line zone, the one heavily doped zone for connecting a connection electrode and a weakly doped surrounding the heavily doped zone Zone. The design of the first line zone, d. H. the source zone in MOSFET, with different strengths doped areas causes an increased reverse voltage Applying a forward voltage between the first and second Conduction zone, i.e. in the reverse direction of the semiconductor switch elements.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.Advantageous embodiments of the invention are the subject of subclaims.
Vorzugsweise ist die stark dotierte Zone als dünne Schicht in einer wannenartig ausgebildeten schwach dotierten Zone ange ordnet. Die Dotierung der stark dotierten Zone mit Fremdato men zur Bereitstellung von Ladungsträgern des ersten Lei tungstyps beträgt vorzugsweise mehr als 1015 cm-2 und die Do tierung der schwächer dotierten Zone mit Fremdatomen beträgt vorzugsweise zwischen 1013 cm-2 und 1014 cm-2. Die Dicke der ersten Leitungszone, bzw. deren Höhe in vertikaler Richtung des Halbleiterkörpers beträgt vorzugsweise etwa 1-2 µm.The heavily doped zone is preferably arranged as a thin layer in a trough-like, weakly doped zone. The doping of the heavily doped zone with foreign atoms to provide charge carriers of the first line type is preferably more than 10 15 cm -2 and the doping of the less doped zone with foreign atoms is preferably between 10 13 cm -2 and 10 14 cm -2 . The thickness of the first conduction zone, or its height in the vertical direction of the semiconductor body, is preferably approximately 1-2 μm.
Die Sperrzone ist vorzugsweise ebenfalls wannenartig und in der zweiten Leitungszone ausgebildet und nimmt die erste Lei tungszone auf, wobei sie die erste Leitungszone und die zwei te Leitungszone voneinander trennt. Die Dotierung der zweiten Leitungszone mit Fremdatomen zur Abgabe von Ladungsträgern des zweiten Leitungstyps beträgt vorzugsweise weniger als 1013 cm-2, die Dicke, bzw. Höhe in vertikaler Richtung des Halbleiterkörpers, der Sperrzone beträgt vorzugsweise etwa 3- 4 µm.The blocking zone is preferably also trough-shaped and is formed in the second line zone and receives the first line zone, separating the first line zone and the second line zone from one another. The doping of the second line zone with foreign atoms to release charge carriers of the second line type is preferably less than 10 13 cm -2 , the thickness or height in the vertical direction of the semiconductor body, the barrier zone is preferably about 3-4 microns.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorge sehen, die Sperrzone über einen Widerstand mit der ersten Leitungszone, insbesondere der stark dotierten Zone der er sten Leitungszone, zu verbinden. Eine andere Ausführungsform sieht vor, die Sperrzone "floatend" anzuordnen.According to a further embodiment of the invention is pre see the restricted area via a resistance with the first one Conduction zone, especially the heavily doped zone of the most line zone to connect. Another embodiment intends to arrange the exclusion zone "floating".
Eine weitere Ausführungsform der Erfindung sieht vor, ein Ma terial in der Sperrzone anzuordnen, das die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps in der Sperrzone fördert. Durch die Abfolge der ersten Leitungszone vom ersten Leitungstyp, der Sperrzone vom zweiten Leitungstyp und der zweiten Leitungszone vom ersten Leitungstyp ist in dem Halbleiterschaltelement ein parasitärer Bipolartransistor gebildet, der die Sperrspannung des Halbleiterschaltelements mitbestimmt. Die Sperrzone bildet die Basis, die erste Lei tungszone den Emitter und die zweite Leitungszone den Kollek tor des parasitären Bipolartransistors. Dabei hat sich ge zeigt, daß durch Einbringen eines die Rekombination von er sten und zweiten Ladungsträgern fördernden Materials in die Sperrzone, und damit die Basis des parasitären Bipolartransi stors, die Stromverstärkung dieses Bipolartransistors stark reduziert und dessen Durchbruchspannung, und damit die Durch bruchspannung des MOSFET, gegenüber solchen MOSFET ohne der artigen Rekombinationsbereich gesteigert werden kann. Diese Maßnahme erhöht sowohl die Sperrspannung eines MOSFET in Drain-Source-Richtung als auch in Source-Drain-Richtung.Another embodiment of the invention provides a Ma to arrange material in the exclusion zone, which the recombination of Charge carriers of the first and second line types in the Exclusion zone promotes. Through the sequence of the first line zone of the first line type, the exclusion zone of the second line type and the second line zone of the first line type is in the semiconductor switching element is a parasitic bipolar transistor formed the reverse voltage of the semiconductor switching element co-determined. The exclusion zone forms the basis, the first lei the emitter and the second conduction zone the collector Gate of the parasitic bipolar transistor. It has ge shows that by inserting a the recombination of he most and second charge carriers conveying material into the Exclusion zone, and thus the base of the parasitic bipolar transi stors, the current gain of this bipolar transistor strong reduced and its breakdown voltage, and thus the through breaking voltage of the MOSFET, compared to such MOSFET without the like recombination area can be increased. This Measure increases both the reverse voltage of a MOSFET Drain-source direction as well as in the source-drain direction.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei spielen anhand von Figuren näher erläutert. Es zeigen:The present invention is hereinafter described play with the help of figures. Show it:
Fig. 1 Erfindungsgemäßes Halbleiterschaltelement gemäß ei ner ersten Ausführungsform in Seitenansicht im Quer schnitt; Fig. 1 inventive semiconductor switching element according to egg ner first embodiment in side view in cross section;
Fig. 2 Halbleiterschaltelement nach Fig. 1 in perspektivi scher Darstellung im Querschnitt; Fig. 2 semiconductor switching element according to Figure 1 in perspective shear representation in cross section;
Fig. 3 Halbleiterschaltelement gemäß einer weiteren Ausfüh rungsform in Seitenansicht im Querschnitt. Fig. 3 semiconductor switching element according to a further embodiment in side view in cross section.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.In the figures, unless otherwise stated, same reference numerals same parts with the same meaning.
Fig. 1 zeigt einen Ausschnitt eines als n-Kanal-MOSFET aus gebildeten steuerbaren Halbleiterschaltelements gemäß der Er findung im Querschnitt. Der MOSFET weist eine n-dotierte Source-Zone 10 als erste Leitungszone des ersten Leitungs typs, eine p-dotierte Sperrzone 20 und eine n-dotierte Drain- Zone 32, 43 als zweite Leitungszone des ersten Leitungstyps auf. Die Source-Zone 10 ist mittels einer Source-Elektrode 50, S kontaktiert. Eine Gate-Elektrode 40 als Steuerelektrode ist mittels einer Isolationsschicht 42, vorzugsweise einer Oxidschicht, gegenüber den Source- und Drain-Zonen 10, 32 isoliert angeordnet. Fig. 1 shows a section of a controllable semiconductor switching element formed as an n-channel MOSFET according to the invention in cross section. The MOSFET has an n-doped source zone 10 as the first conduction zone of the first conduction type, a p-doped blocking zone 20 and an n-doped drain zone 32 , 43 as the second conduction zone of the first conduction type. The source zone 10 is contacted by means of a source electrode 50 , S. A gate electrode 40 as a control electrode is arranged insulated from the source and drain zones 10 , 32 by means of an insulation layer 42 , preferably an oxide layer.
Fig. 2 zeigt eine perspektivische Schnittdarstellung des MOSFET nach Fig. 1, bei der auf die Darstellung der Source- Elektrode 50 und der Gate-Elektrode 40 mit Isolationsschicht 42 verzichtet ist. FIG. 2 shows a perspective sectional illustration of the MOSFET according to FIG. 1, in which the illustration of the source electrode 50 and the gate electrode 40 with insulation layer 42 is dispensed with.
Der MOSFET weist einen n-dotierten Halbleiterkörper 1 auf, der im Bereich einer rückseitigen Oberfläche 2 eine stark n- dotierte, d. h. n+-dotierte, Zone 34 aufweist und der im übri gen Bereich 32 schwächer als die Zone 34 n-dotiert ist. Die stark dotierte Zone 34 und die Zone 32 wirken als Drain-Zone in dem MOSFET. Die p-dotierte Sperrzone 20 ist wannenartig in der n-dotierten Zone 32 angeordnet, wobei die Source-Zone 10 wannenartig in der Sperrzone 20 ausgebildet ist. Bei Anlegen eines Steuerpotentials an die Gate-Elektrode 40, wobei die beiden in Fig. 1 dargestellten Gate-Elektroden 40 an ein ge meinsames Potential angeschlossen werden, bzw. bei Anlegen einer Steuerspannung zwischen der Gate-Elektrode und der Source-Elektrode, bildet sich in der Sperrzone 20 in horizon taler Richtung unterhalb der Gate-Elektrode 40 ein leitender Kanal aus, der einen Stromfluß in dem MOSFET bei Anlegen ei ner Flußspannung in Drain-Source-Richtung oder bei Anlegen einer Flußspannung in Source-Drain-Richtung ermöglicht.The MOSFET has an n-doped semiconductor body 1 which has a heavily n-doped, ie n + -doped, zone 34 in the region of a rear surface 2 and which is weaker in the rest of the region 32 than the zone 34 n-doped. The heavily doped zone 34 and zone 32 act as a drain zone in the MOSFET. The p-doped blocking zone 20 is arranged like a trough in the n-doped zone 32 , the source zone 10 being formed like a trough in the blocking zone 20 . When a control potential is applied to the gate electrode 40 , the two gate electrodes 40 shown in FIG. 1 being connected to a common potential, or when a control voltage is applied between the gate electrode and the source electrode, it forms in the blocking zone 20 in the horizontal direction below the gate electrode 40, a conductive channel, which allows a current flow in the MOSFET when applying a forward voltage in the drain-source direction or when applying a forward voltage in the source-drain direction.
Die Source-Zone 10 weist erfindungsgemäß eine stark n-do tierte Zone 12 zum Anschluß der Source-Elektrode 50 auf, wo bei die stark n-dotierte Zone 12 von einer schwächer n-do tierten Zone 14 umgeben ist. Die Dotierung der stark dotier ten schichtartigen Zone 12 mit Fremdatomen zur Abgabe von n- Ladungsträgern beträgt vorzugsweise mehr als 1015 cm-2, d. h. ein Volumenabschnitt der Zone 12, der eine Fläche von einem Quadratzentimeter aufweist und, sich über die gesamte Höhe der Zone 12 in vertikaler Richtung des Halbleiterkörpers er streckt weist mehr als 1015 Fremdatome auf. Die Dotierung der schichtartigen schwächer dotierten Zone 14 mit Fremdatomen zur Abgabe von n-Ladungsträgern beträgt vorzugsweise zwischen 1013 cm-2 und 1014 cm-2. Die stark dotierte Zone 12 ist eine dünne Schicht, die in der schwächer dotierten Zone 14 ange ordnet ist, wobei eine Dicke D1, bzw. eine Höhe in vertikaler Richtung des Halbleiterkörpers, der schwächer dotierten Zone 14 vorzugsweise zwischen 1 µm und 2 µm beträgt. According to the invention, the source zone 10 has a heavily n-doped zone 12 for connecting the source electrode 50 , where the heavily n-doped zone 12 is surrounded by a weakly n-doped zone 14 . The doping of the heavily doped layer-like zone 12 with foreign atoms for the release of n-charge carriers is preferably more than 10 15 cm -2 , ie a volume section of the zone 12 , which has an area of one square centimeter and extends over the entire height of the zone 12 in the vertical direction of the semiconductor body he stretches has more than 10 15 foreign atoms. The doping of the layer-like, weakly doped zone 14 with foreign atoms for releasing n-charge carriers is preferably between 10 13 cm -2 and 10 14 cm -2 . The heavily doped zone 12 is a thin layer which is arranged in the less heavily doped zone 14 , a thickness D1 or a height in the vertical direction of the semiconductor body of the less heavily doped zone 14 preferably being between 1 μm and 2 μm.
Die Dotierung der Sperrzone 20 mit Fremdatomen zur Abgabe von p-Ladungsträgern beträgt vorzugsweise weniger als 1013 cm2. Eine Dicke der Sperrzone D, bzw. deren Höhe in vertikaler Richtung des Halbleiterkörpers, beträgt vorzugsweise zwischen 3 µm und 4 µm.The doping of the blocking zone 20 with foreign atoms for the release of p-charge carriers is preferably less than 10 13 cm 2 . A thickness of the blocking zone D, or its height in the vertical direction of the semiconductor body, is preferably between 3 μm and 4 μm.
Die Ausgestaltung der Source-Zone 10 aus unterschiedlich do tierten Bereichen 12, 14 resultiert in einer erhöhten Span nungsfestigkeit in Rückwärtsrichtung, d. h. bei Anlegen einer Flußspannung zwischen der Source-Elektrode S und einer an die Drain-Zone 34 angeschlossenen Drain-Elektrode D, wenn kein Steuerpotential an der Gate-Elektrode anliegt. Bei n-Kanal- MOSFET ist diese Flußspannung eine positive Spannung zwischen der Source-Elektrode und der Drain-Elektrode, bei p-Kanal- MOSFET ist diese Flußspannung eine negative Spannung zwischen der Source-Elektrode 5 und der Drain-Elektrode D. Die Source- Zone 10 wirkt bei Anlegen einer derartigen Spannung als nied rig dotiertes Drain (lightly doped drain = LDD), was eine er höhte Sperrspannung bzw. Durchbruchspannung in Rückwärtsrich tung mit sich bringt. In Siliziumtechnologie beträgt die Sperrspannung in Rückwärtsrichtung bei dieser Ausführungsform mehr als 12 V.The design of the source zone 10 from differently doped areas 12 , 14 results in increased voltage resistance in the reverse direction, ie when a forward voltage is applied between the source electrode S and a drain electrode D connected to the drain zone 34 , if there is no control potential at the gate electrode. With n-channel MOSFET this forward voltage is a positive voltage between the source electrode and the drain electrode, with p-channel MOSFET this forward voltage is a negative voltage between the source electrode 5 and the drain electrode D. The source - Zone 10 acts when such a voltage is applied as a low-doped drain (lightly doped drain = LDD), which entails an increased reverse voltage or breakdown voltage in the reverse direction. In silicon technology, the reverse voltage in the reverse direction is more than 12 V in this embodiment.
Wie aus Fig. 2 ersichtlich ist, wiederholt sich die in Fig. 1 dargestellte Struktur mehrfach zu beiden Seiten des in Fig. 1 dargestellten Ausschnitts. Die Sperrzonen 20 sind in dem Ausführungsbeispiel als langgestreckte Wannen ausgebil det, in denen die Source-Zonen 10 ausgebildet sind. Die Sour ce-Zonen 10 können sich dabei über die gesamte Länge der Sperrzonen 20 erstrecken, wie im rechten Teil der Fig. 2 dargestellt ist, oder es können mehrere Source-Zonen 10 in einer Sperrzone angeordnet sein, wie im linken Teil der Fig. 2 dargestellt ist, wobei in jedem Fall die schwächer dotierte Zone 14 die stark dotierte Zone 12 gegenüber der Sperrzone 20 umgibt. Die einzelnen Source-Zonen 10 und die nicht näher dargestellten Gate-Elektroden, die über den nach oben in ei ner Oberfläche des Halbleiterkörpers 1 freiliegenden Bereichen der Sperrzonen 20 angeordnet sind, sind ebenfalls an ein gemeinsames Potential angeschlossen.As can be seen from FIG. 2, the structure shown in FIG. 1 is repeated several times on both sides of the detail shown in FIG. 1. The blocking zones 20 are ausgebil det in the embodiment as elongated troughs in which the source zones 10 are formed. The source zones 10 can extend over the entire length of the blocking zones 20 , as shown in the right part of FIG. 2, or a plurality of source zones 10 can be arranged in a blocking zone, as in the left part of FIG. 2 is shown, in each case the weakly doped zone 14 surrounding the heavily doped zone 12 with respect to the blocking zone 20 . The individual source zones 10 and the gate electrodes, not shown, which are arranged above the regions of the blocking zones 20 which are exposed upward in a surface of the semiconductor body 1 , are likewise connected to a common potential.
Vorzugsweise sind einige oder alle Source-Zonen 10 über einen Widerstand R mit der Sperrzone 20 verbunden. Hierdurch wird das Potential der Sperrzone auf einen durch das Potential der Source-Zone 10 definierten Wert gelegt. Der Widerstand R ist in Fig. 2 lediglich als Schaltsymbol dargestellt. Der Wider stand R kann auf beliebige Weise in Halbleitertechnologie realisiert werden. Möglich ist auch, den Widerstand in der Verdrahtungsebene oberhalb des Halbleiterkörpers auszubilden, wobei in der Verdrahtungsebene Kontaktlöcher zum Anschluß des Widerstands R an die Sperrzone 20 und die Source-Zone 10 vor zusehen sind.Some or all of the source zones 10 are preferably connected to the blocking zone 20 via a resistor R. As a result, the potential of the blocking zone is set to a value defined by the potential of the source zone 10 . The resistor R is only shown as a circuit symbol in FIG. 2. The counter stood R can be realized in any way in semiconductor technology. It is also possible to form the resistor in the wiring level above the semiconductor body, contact holes for connecting the resistor R to the blocking zone 20 and the source zone 10 being provided in the wiring level.
Fig. 3 zeigt eine weitere Ausführungsform eines als MOSFET ausgebildeten erfindungsgemäßen Halbleiterschaltelements. FIG. 3 shows a further embodiment of a semiconductor switching element according to the invention designed as a MOSFET.
Bei dieser Ausführungsform ist in der Sperrzone 20 ein Be reich 70 ausgebildet, der ein Material aufweist, welches die Rekombination von n-Ladungsträgern und p-Ladungsträgern in der Sperrzone fördert. Dieses Material ist vorzugsweise ein Metall, insbesondere Platin, Polysilizium oder ein Silzid. Der Bereich 70 kann als zusammenhängender Bereich aus dem die Rekombination fördernden Material ausgebildet sein. Es können auch mehrere, beispielsweise plattenartig ausgebildete, der artige Bereiche 70 in der Sperrzone vorhanden sein. Es be steht weiterhin die Möglichkeit, den Bereich 70 durch Eindo tieren von Atomen eines die Rekombination von n- und p- Ladungsträgern fördernden Materials, vorzugsweise Platin, auszubilden.In this embodiment, a loading area 70 is formed in the exclusion zone 20 , which has a material which promotes the recombination of n-type carriers and p-type carriers in the exclusion zone. This material is preferably a metal, in particular platinum, polysilicon or a silicide. The area 70 can be formed as a coherent area from the material promoting the recombination. There may also be several, for example plate-like, regions 70 in the blocking zone. There is also the possibility of forming the region 70 by doping atoms of a material which promotes the recombination of n- and p-charge carriers, preferably platinum.
Durch die Abfolge der n-dotierten Source-Zone 10, der p-do tierten Sperrzone 20 und der n-dotierten Drain-Zone 32, 34 weist der MOSFET einen parasitären Bipolartransistor auf, dessen Basis durch die Sperrzone 20, dessen Emitter je nach Polung der Drain-Source-Spannung durch die Source-Zone 10 oder die Drain-Zone 32, 34 und dessen Kollektor je nach Po lung der Drain-Source-Spannung durch die Drain-Zone 32, 34 oder die Source-Zone 10 gebildet ist. Bei n-Kanal-MOSFET ist der parasitäre Bipolartransistor ein npn-Transistor, wobei bei einer positiven Drain-Source-Spannung der Emitter des Bi polartransistors durch die Source-Zone 10 und bei negativer Drain-Source-Spannung, also bei Betrieb des MOSFET in Rück wärtsrichtung, durch die Drain-Zone 32, 34 gebildet ist.Due to the sequence of the n-doped source zone 10 , the p-doped blocking zone 20 and the n-doped drain zone 32 , 34 , the MOSFET has a parasitic bipolar transistor, the base of which is blocked by the blocking zone 20 and the emitter, depending on the polarity the drain-source voltage through the source zone 10 or the drain zone 32 , 34 and its collector, depending on the po ment of the drain-source voltage through the drain zone 32 , 34 or the source zone 10 . In the case of n-channel MOSFET, the parasitic bipolar transistor is an npn transistor, with the emitter of the bipolar transistor through the source zone 10 when the drain-source voltage is positive and when the drain-source voltage is negative, that is to say when the MOSFET is in operation Backward direction, is formed by the drain zone 32 , 34 .
Die Kollektor-Emitter-Sperrspannung des parasitären Bipolar transistors bestimmt die Sperrspannung des MOSFET sowohl in Drain-Source-Richtung als auch in Source-Drain-Richtung, wo bei die Sperrspannung in Source-Drain-Richtung aufgrund des unsymmetrischen Aufbaus geringer als in Drain-Source-Richtung ist.The collector-emitter reverse voltage of the parasitic bipolar transistor determines the reverse voltage of the MOSFET both in Drain-source direction as well as source-drain direction where at the reverse voltage in the source-drain direction due to the asymmetrical structure less than in the drain-source direction is.
Die Basis des parasitären Bipolartransistors, bzw. die Sperr zone 20 ist floatend in dem Halbleiterkörper angeordnet, d. h. sie verfügt über keinen Anschluß, um sie auf ein definiertes Potential zu legen. Mit steigender Drain-Source-Spannung oder steigender Source-Drain-Spannung werden p-Ladungsträger in die Sperrzone injiziert, die eine Vorspannung der Basis des parasitären Bipolartransistors bewirken. Dies beeinträchtigt die Spannungsfestigkeit des parasitären Bipolartransistors bzw. des MOSFET.The base of the parasitic bipolar transistor, or the blocking zone 20 is arranged floating in the semiconductor body, ie it has no connection in order to place it at a defined potential. With increasing drain-source voltage or increasing source-drain voltage, p-charge carriers are injected into the blocking zone, which cause a biasing of the base of the parasitic bipolar transistor. This affects the dielectric strength of the parasitic bipolar transistor or the MOSFET.
Das in die Sperrzone eingebrachte, die Rekombination von n- und p-Ladungsträgern fördernde Material wirkt diesem Effekt entgegen. Das Ausbilden des Bereiches 70 mit einem die Rekom bination von n- und p-Ladungsträgern fördernden Material in der Basis des parasitären Bipolartransistors reduziert die Stromverstärkung des parasitären Bipolartransistors und er höht damit dessen Kollektor-Emitter-Durchbruchspannung und zwar polungsabhängig sowohl in Drain-Source-Richtung als auch in Source-Drain-Richtung gegenüber einem MOSFET ohne Bereich 70 aus Rekombinationsmaterial, wobei auch hier gilt, daß die Drain-Source-Sperrspannung üblicherweise ein Vielfaches der Source-Drain-Sperrspannung beträgt. The material introduced into the exclusion zone, which promotes the recombination of n- and p-charge carriers, counteracts this effect. Forming the region 70 with a material which promotes the recombination of n- and p-charge carriers in the base of the parasitic bipolar transistor reduces the current gain of the parasitic bipolar transistor and thus increases its collector-emitter breakdown voltage, specifically depending on the polarity, both in drain-source Direction as well as in the source-drain direction with respect to a MOSFET without region 70 made of recombination material, whereby the same applies here that the drain-source reverse voltage is usually a multiple of the source-drain reverse voltage.
D Drain-Anschluß
G Gate-Anschluß
R Widerstand
S Source-Anschluß
D drain connector
G gate connector
R resistance
S source connector
11
Halbleiterkörper
Semiconductor body
22
Rückseite des Halbleiterkörpers
Back of the semiconductor body
1010th
erste Leitungszone
first line zone
1212th
stark dotierter Bereich
heavily endowed area
1414
schwächer dotierter Bereich
weakly doped area
2020th
Sperrzone
Exclusion zone
4040
Steuerelektrode
Control electrode
5050
Anschlußelektrode
Connecting electrode
3232
, ,
3434
zweite Leitungszone
second line zone
7070
Rekombinationsbereich
Recombination area
Claims (9)
- - eine erste Leitungszone (10) eines ersten Leitungstyps (n);
- - eine zweite Leitungszone (32, 34) des ersten Leitungstyps (n);
- - eine zwischen der ersten und zweiten Leitungszone (10; 32, 34) angeordnete Sperrzone (20) eines zweiten Leitungstyps (p);
- - eine Steuerelektrode (40) zur Bewirkung eines leitenden Ka nals in der Sperrzone (20) bei Anlegen eines Ansteuerpotenti als;
- - a first line zone ( 10 ) of a first line type (n);
- - a second line zone ( 32 , 34 ) of the first line type (n);
- - A blocking zone ( 20 ) of a second conduction type (p) arranged between the first and second conduction zones ( 10 ; 32 , 34 );
- - A control electrode ( 40 ) for effecting a conductive channel in the exclusion zone ( 20 ) when a control potentiometer is applied as;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10001869A DE10001869B4 (en) | 2000-01-18 | 2000-01-18 | In both directions blocking controllable semiconductor switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10001869A DE10001869B4 (en) | 2000-01-18 | 2000-01-18 | In both directions blocking controllable semiconductor switching element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10001869A1 true DE10001869A1 (en) | 2001-07-26 |
| DE10001869B4 DE10001869B4 (en) | 2006-10-26 |
Family
ID=7627848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10001869A Expired - Fee Related DE10001869B4 (en) | 2000-01-18 | 2000-01-18 | In both directions blocking controllable semiconductor switching element |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10001869B4 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10227832C1 (en) * | 2002-06-21 | 2003-11-13 | Infineon Technologies Ag | Bridge circuit for controlling inductive load using MOSFETs has at least one transistor of each series transistor pair provided with floating or high ohmic body zone |
| US7439198B2 (en) | 2004-06-15 | 2008-10-21 | Infineon Technologies Ag | Method for fabricating a buried metallic layer in a semiconductor body and semiconductor component having a buried metallic layer |
| US7560783B2 (en) | 2002-04-19 | 2009-07-14 | Infineon Technologies Ag | Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method |
| DE10262169B4 (en) * | 2002-04-19 | 2016-11-03 | Infineon Technologies Ag | Semiconductor device and integrated circuit arrangement so |
| CN113809728A (en) * | 2021-11-16 | 2021-12-17 | 上海维安半导体有限公司 | Integrated blocking type surge protection device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006016049B4 (en) * | 2006-04-04 | 2016-12-15 | Infineon Technologies Austria Ag | Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07122749A (en) * | 1993-09-01 | 1995-05-12 | Toshiba Corp | Semiconductor device and its manufacture |
| JP3334290B2 (en) * | 1993-11-12 | 2002-10-15 | 株式会社デンソー | Semiconductor device |
| EP0726603B1 (en) * | 1995-02-10 | 1999-04-21 | SILICONIX Incorporated | Trenched field effect transistor with PN depletion barrier |
-
2000
- 2000-01-18 DE DE10001869A patent/DE10001869B4/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7560783B2 (en) | 2002-04-19 | 2009-07-14 | Infineon Technologies Ag | Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method |
| DE10262169B4 (en) * | 2002-04-19 | 2016-11-03 | Infineon Technologies Ag | Semiconductor device and integrated circuit arrangement so |
| DE10227832C1 (en) * | 2002-06-21 | 2003-11-13 | Infineon Technologies Ag | Bridge circuit for controlling inductive load using MOSFETs has at least one transistor of each series transistor pair provided with floating or high ohmic body zone |
| US7439198B2 (en) | 2004-06-15 | 2008-10-21 | Infineon Technologies Ag | Method for fabricating a buried metallic layer in a semiconductor body and semiconductor component having a buried metallic layer |
| CN113809728A (en) * | 2021-11-16 | 2021-12-17 | 上海维安半导体有限公司 | Integrated blocking type surge protection device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10001869B4 (en) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19704995B4 (en) | Integrated high voltage power circuit | |
| DE3110230C2 (en) | ||
| DE2706623C2 (en) | ||
| DE19611045C1 (en) | Field effect transistor e.g. vertical MOS type | |
| EP0057256B1 (en) | Vertical mis field effect transistor with low forward resistance | |
| DE19630740B4 (en) | Bipolar transistor with shorting anode and laterally arranged insulated gate electrode | |
| DE2559360A1 (en) | SEMI-CONDUCTOR COMPONENT WITH INTEGRATED CIRCUITS | |
| EP1039548A2 (en) | Field effect controlled semiconductor component | |
| DE2505573C3 (en) | Semiconductor circuit arrangement with two insulating-layer field effect transistors | |
| DE4110369A1 (en) | SEMICONDUCTOR DEVICE OF THE MOS TYPE | |
| DE10224201B4 (en) | Semiconductor device with breakdown current path and manufacturing method thereof | |
| DE69408772T2 (en) | Fast lateral DMOST semiconductor device with high voltage source electrode | |
| EP0098496A1 (en) | IGFET with injector zone | |
| DE19534154C2 (en) | Power semiconductor device controllable by field effect | |
| WO2005076366A2 (en) | Soi semi-conductor component with increased dielectric strength | |
| DE10001869A1 (en) | Controllable semiconducting component that can block in both directions achieves higher blocking voltage between first and second conducting zones - has first conducting zone with strongly doped zone for connecting connection electrode and more weakly doped zone enclosing strongly doped zone | |
| DE3876359T2 (en) | INSULATED GATE TRANSISTOR, SUITABLE FOR LOW DRAIN SOURCE VOLTAGE. | |
| DE69418109T2 (en) | Integrated arrangement consisting of a bipolar transistor and a field effect transistor | |
| DE4227840C2 (en) | MOS power switching transistor | |
| DE19926109B4 (en) | breakers | |
| EP0656659B1 (en) | ESD protection structure for integrated circuits | |
| DE68929359T2 (en) | Lateral bipolar transistor arrangements with isolated control electrode with split anode | |
| DE3138747A1 (en) | Normally-off field-effect transistor of the depletion type | |
| DE3780620T2 (en) | SEMICONDUCTOR STRUCTURE WITH MULTILAYER CONTACT. | |
| DE69516952T2 (en) | Insulated gate thyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |