DD280613A1 - ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES - Google Patents

ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES Download PDF

Info

Publication number
DD280613A1
DD280613A1 DD32656789A DD32656789A DD280613A1 DD 280613 A1 DD280613 A1 DD 280613A1 DD 32656789 A DD32656789 A DD 32656789A DD 32656789 A DD32656789 A DD 32656789A DD 280613 A1 DD280613 A1 DD 280613A1
Authority
DD
German Democratic Republic
Prior art keywords
unit
diagnostic
bus
units
switch
Prior art date
Application number
DD32656789A
Other languages
German (de)
Inventor
Bernhard Weissbach
Original Assignee
Numerik Karl Marx Veb
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numerik Karl Marx Veb filed Critical Numerik Karl Marx Veb
Priority to DD32656789A priority Critical patent/DD280613A1/en
Publication of DD280613A1 publication Critical patent/DD280613A1/en

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Die Erfindung betrifft eine Online-Diagnoseanordnung fuer nicht am Bus arbeitende Hardwarebaugruppen und bezieht sich auf das Gebiet der elektrischen Steuerungstechnik. Ihre Anwendung ist in Mikrorechnersteuerungen moeglich und zweckmaessig. Wesentliche Merkmale der Erfindung sind das Koppeln einer Ein-bit-Speichereinheit (SPE) zum Lesen und einer Steuerlogikeinheit (SLE) zum Adressieren und zum Beaufschlagen mit einer definierten Steuerfunktion ueber den internen Bus (IB) mit einer zentralen Prozessoreinheit (CPU) sowie das ausgangsseitige Anschliessen der Steuerlogikeinheit zum Einstellen der Weichenfunktion an eine eingangsseitig mit den Diagnoseeinheiten (DE 1 bis DE k) verbundene Weichenfunktionseinheit (WFE) und das eingangsseitige Anschliessen einer Ein-bit-Speichereinheit (SPE) zum Festlegen des Speicherinhaltes an die Weichenfunktionseinheit. Fig. 1The invention relates to an online diagnostic device for non-bus working hardware assemblies and relates to the field of electrical control technology. Their application is possible and expedient in microcomputer controls. Essential features of the invention are the coupling of a single-bit memory unit (SPE) for reading and a control logic unit (SLE) for addressing and for applying a defined control function via the internal bus (IB) with a central processing unit (CPU) and the output side Connecting the control logic unit for setting the switch function to an on the input side with the diagnostic units (DE 1 to DE k) connected points function unit (WFE) and the input side connecting a single-bit memory unit (SPE) for setting the memory contents to the points function unit. Fig. 1

Description

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.The invention will be explained in more detail below using an exemplary embodiment.

Fig. 1: das Blockschaltbild einer On-Iine-Diagnose-Anordnung unter Verwendung der erfinderischen Lösung, Fig. 2: das Funktionsschema der Anordnung.Fig. 1: the block diagram of an on-line diagnostic arrangement using the inventive solution, Fig. 2: the functional scheme of the arrangement.

In Fig. 1 iöt das Blockschaltbild gemäß der erfinderischen Lösung dargestellt. In einer zentralen Recheneinheit ZRE ist mindestens o!ne zentrale Prozessoreinheit CPU mit einer Ein-bit-Speichereinheit SPE und einer Steuerlogikeinheit SLE über einen internen Bus IB gekoppelt, Die Steuerlogikeinhe.t SLE ist ausgangsseitig mit den Eingängen einer Weichenfunktionseinheit WI:E verbunden, an deren weiteren Eingängen Diagnoseeinheiten DE 1 bin DE k liegen. Ausgangsseitig ist die Weichenfunktionseinheit WFE mit einem Eingang der Ein-bit-Speichereinheit SPE verbunden. Die Diagnoseeinheiten DE 1 bis DE k und die Weichenfunktionseinheit WFE gehören zu einer periphoren Einheit PE. Fig. 2 zeigt das Funktionsschema der Anordnung vom „Start" bis „Exit", woraus der genaue Ablauf anhand der gesamten Einzelreaktionen erkennbar istIn Fig. 1, the block diagram according to the inventive solution is shown. In a central processing unit ZRE, at least one central processor unit CPU is coupled to a one-bit memory unit SPE and a control logic unit SLE via an internal bus IB. The control logic unit SLE is connected on the output side to the inputs of a point function unit WI : E whose further inputs are diagnostic units DE 1 bin DE k. On the output side, the switch function unit WFE is connected to an input of the one-bit memory unit SPE. The diagnostic units DE 1 to DE k and the switch function unit WFE belong to a peripheral unit PE. Fig. 2 shows the functional scheme of the arrangement from the "start" to "exit", from which the exact sequence can be seen on the basis of the entire individual reactions

Die Anordnung arbeitet auf folgende Weise. The arrangement works in the following way.

Gemäß Fig.2 wird ein Modul, der durch die Betriebssoftware gesteuert wird, aufgerufen. Durch diesen Modul wird danach die Weichenfunktionseinheit WFE über die programmierbare Steuerlogikeinheit SLE mit einer Steuerfunktion n, wobei η im Bereich 1 < η < k liegt, beaufschlagt und bewirkt, daß das Diagnosesignal η der Diagnoseeinheit DEkindieEin-bit-Speicheroinheit SPE eingeschrieben wird. Im Anschluß daran wird der Inhalt der Ein-bit-Speichereinheit SPE durch die zentrale Prozessoreinheit CPU gelesen und ausgewertet. Dieser Algorithmus wird für alle vorhandenen k Diagnosefunktionen ausgeführt. Da auf diese Weise die Diagnosefunklion n, mit der die Weichenfunktionseinheit WFE zu diesem Zeitpunkt beaufschlagt ist, immer bekannt ist, ist im Fehlerfall eine fehlorbezogene Reaktion einleitbar. Entsprechend der Anordnung mit der Anwendung der erfindungsgemäßen Lösung und des daraus sich ergebenden Auswerteverfahrens sind für diese On-Iine-Diagnose-Funktionen eine Anzahl von Verbindungen V < k + 1 wischen den peripheren Einheiten PE und der zentralen Rechnereinheit ZRE notwendig. Damit reduziert sich der Aufwand gegenüber einer Buskopplung wesentlich.According to Figure 2, a module which is controlled by the operating software is called. By this module, the switch function unit WFE via the programmable control logic unit SLE with a control function n, where η in the range 1 <η <k is applied, then causes and causes the diagnostic signal η of the diagnostic unit DEkindieEin bit memory unit SPE is written. Subsequently, the content of the one-bit memory unit SPE is read by the central processing unit CPU and evaluated. This algorithm is executed for all existing k diagnostic functions. Since in this way the diagnostic function n, with which the switch function unit WFE is acted upon at this time, is always known, a fault-related reaction can be initiated in the event of an error. According to the arrangement with the application of the solution according to the invention and the evaluation method resulting therefrom, a number of connections V <k + 1 between the peripheral units PE and the central computer unit ZRE are necessary for these on-line diagnostic functions. This considerably reduces the effort compared to a bus coupling.

Claims (2)

On-Iine-Diagnose-Anordnung für nicht am Bus arbeitende Hardwarebaugruppen, die aus einer,eine zentrale Prozessoreinheri, ainen internen Bus, eine Ein-bit-Speichereinheit und eine Steuerlogikeinheit enthaltende zentrale Recheneinheit und einer eine Weichenfunktionseinheit und Diagnoseeinheiten enthaltenden peripheren Einheit besteht, gekennzeichnet dadurch, daß die Ein-bit-Speichereinheit (SPE) zum Lesen und die Steuerlogikeinneit (SLE) zum Adressieren und zum Beaufschlagen mit einer definierten Steuerfunktion über den internen Bus (IB) mit der zentralen Prozessoreinheit (CPU) gekoppelt und an die eingangsseitig mit den Diagnoseeinheiten (DE 1 bis DE k) verbundene Weichenfunktionseinheit (WFE) die Steuorlogikeinheit (SLE) ausgangsseitig zum Einstellen der Weichenfunktion und die Ein-bit-Speichereinheit (SPE) eingangsseitig zum Festlegen des Speicherinhaltes angeschlossen sind.An on-line diagnostic arrangement for non-bus hardware assemblies consisting of a central processing unit including a central processor unit, an internal bus, a one-bit memory unit and a control logic unit, and a peripheral unit including a routing unit and diagnostic units in that the one-bit memory unit (SPE) for reading and the Steuerlogikeinneit (SLE) for addressing and for applying a defined control function via the internal bus (IB) coupled to the central processing unit (CPU) and to the input side with the Diagnostic units (DE 1 to DE k) connected point control unit (SLE) on the output side for setting the switch function and the one-bit memory unit (SPE) on the input side to set the memory contents are connected. HierzuFor this 2 Seiten Zeichnungen2 pages drawings Anwendungsgebiet der ErfindungField of application of the invention Die Erfindung bezieht sich auf das Gebiet der elektrischen Steuerungstechnik und ihre Anwendung ist in Mikrorechnersteuerungen möglich und zweckmäßig.The invention relates to the field of electrical control technology and its application is possible and appropriate in microcomputer controls. Charakteristik des bekannten Standes der TechnikCharacteristic of the known state of the art In Mikrorechnersteuerungen ist es notwendig, bei auftretenden Havarien und Fehlern eine diesen angemessene Reaktion auszulösen. Dazu sind Diagnoseanordnungen bekannt, die mittels Hardware (NMI) ein Betriebsbereitschaftssignal auswerten. Dabei ist keine Fehlerlokalisierung möglich, und die Reaktion auf Fehler ist immer gleichartig. Des weiteren wird der Diagnosezustand mittels einer Interfacebaugruppe mit einer Busanschaltung über einen Speicher- oder I/O-Zugriff erfaßt und ausgewertet. Zur Realisierung dieser Anordnung ist ein hoher Aufwand erforderlich. Eine Kombination aus beiden Anordnungen ist ebenfalls möglich, wobei jedoch die Nachteile nicht beseitigt werden.In microcomputer controls, it is necessary to trigger this appropriate response in case of accidents and errors. For this purpose, diagnostic arrangements are known which evaluate a ready-to-operate signal by means of hardware (NMI). No error localization is possible, and the reaction to errors is always the same. Furthermore, the diagnostic state is detected and evaluated by means of an interface module with a bus interface via a memory or I / O access. To realize this arrangement a lot of effort is required. A combination of both arrangements is also possible, but the disadvantages are not eliminated. In der DE-OS 3004818; G05B23/02 ist dazu eine programmierbare Diagnoseanordnung für ein digitales System beschrieben, das eine programmierbare, diagnostizierende, über eine erste von der Zentraleinheit programmierbare Weiche mit einem Programmspeicher und/oder mit einer Seite erster, in eine Interruptkette geschalteter Funktionseinheiten verbindbare diagnostizierende Einheit enthält. Diese Einheit ist an einen Diagnosebus gekoppelt, und an ihn sind über zweite, in vier Stellungen programmierbare Weichen Funktionseinheiten anschließbar. Durch eine geeignete Weichenstellung ist eine andere Seite der ersten Funktionseinheiten und eine Seite zweiter Funktionseinheiten mit dem Diagnosebus verbindbar. Ohne Anüchluß der diagnostizierenden Einheiten kann ein Test der Zentraleinheit durchgeführt werden. Ein Parallelein-AAusgabebaustein kann als programmie bare diagnostizierende Einheit verwendet werden. Aus den Funktionseinheiten und dem Diagnosebus i st eine Matrix aufgebai .t, an deren Schnittpunkten die programmierbaren Weichen angeordnet sind. Mittels erster und zweiter Weichen kann die programmierbare diagnostizierende Einheit die Testung der Funktionseinheiten ausführen. Bei einer entsprechenden Weichenstellung registriert die diagnostizierende Einheit über den Diagnosebus und/oder be entsprechender Stellung der ersten Weiche auch über den Systembus diagnostisch relevante Merkmale der Funktionseinheiten. Über die geschlossene erst j Weiche erfolgt die Auswertung der Merkmale durch das Verbinden der diagnostizierenden Einheit und des Programmspeichers. Über die zweite Weiche ist durch den Eingriff der diagnostizierenden Einheit eine Unterscheidung der Fehlerhaftigkeit einer ersten und zweiten Funktionseinheit möglich. Außerdem sind Testmöglichkeiten auch für dif; Funktionsfähigkeit des Interruptsystems und der Zentraleinheit vorhanden. D ' Nachteil dieser bekannten Anordnung sind ebenfalls die hohen Aufwendungen für deren technische Realisierung.In DE-OS 3004818; G05B23 / 02 therefor a programmable diagnostic system for a digital system is described, which contains a programmable, diagnosing, via a first programmable by the central unit switch with a program memory and / or with a first, connected in an interrupt chain functional units diagnostic unit to be connected. This unit is coupled to a diagnostic bus, and functional units can be connected to it via second switches that can be programmed in four positions. By means of a suitable switch position, another side of the first functional units and one side of second functional units can be connected to the diagnostic bus. Without attaching the diagnosing units, a test of the central unit can be performed. A Parallelein-Ausgabebaustein can be used as programmable diagnosing unit. From the functional units and the diagnostic bus, a matrix is set up, at whose points of intersection the programmable switches are arranged. By means of first and second points, the programmable diagnosing unit can carry out the testing of the functional units. With a corresponding set point, the diagnosing unit registers diagnostically relevant features of the functional units via the diagnostic bus and / or corresponding position of the first switch also via the system bus. The evaluation of the features by connecting the diagnosing unit and the program memory takes place via the closed first switch. By means of the second switch, the intervention of the diagnosing unit makes it possible to distinguish the defectiveness of a first and a second functional unit. In addition, test options are synonymous for dif; Functionality of the interrupt system and the central unit available. D 'disadvantage of this known arrangement are also the high cost of their technical realization. Ziel der ErfindungObject of the invention Ziel der Erfindung ist es, bei einer On-ine-Diagnose-A nordnung, für nicht am Bus arbeitende Hardwarebaugruppen υ lter Vermeidung des hohen schaltungstechnischen Aufwandes den Funktionsumfang und die Flexibilität zu erweitern.The aim of the invention is to expand the functional scope and the flexibility in an on-in-diagnostic A-arrangement, for not working on the bus hardware modules υ lter avoidance of high circuit complexity. Darlegung des Wesens der ErfindungExplanation of the essence of the invention Es ist Aufgabe der Erfindung, eine On-ine-Diagnose-A nordnung für nicht am Bus arbeitende Hardwarebaugruppen zu schaffen, die bestehend aus eine eine zentrale Prozessoreinheit, einen internen Bus, eine Ein-bit-Speichereinheit und eine Steuerlogikeinheit enthaltende zentrale Recheneinheit und einer eine Weichenfunktionseinheit und Diagnoseeinheiten enthaltende peripherei ι Einheit eine Selektion unterschiedlicher Diagnosezustände und flexible Reaktionen auf alle auftretenden Fehlerund Havarien ermöglicht. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Ein-bit-Speichereinheii.zum Lesen und die Steuerlogikeinheit zum Adressieren der Steuerfunktion über den internen Bus mit der zentralen Prozessoreinheit gekoppelt sind. An die eingangsseitig mit den Diagnoseeinheiten verbundene Weichenfunktionseinheit ist ausgangsseitig die Ein-bit-Speichereinheit zum Festlegen des Speicherinhaltes angeschlossen. Mit den Steuereingängen der Woichenfunktionseinheit ist die Steuerlogikeinheit zum Einstellen der Weichenfunktion verbunden.It is an object of the invention to provide an on-in diagnostic device for non-bus hardware assemblies consisting of a central processing unit including a central processor unit, an internal bus, a one-bit memory unit and a control logic unit a point function unit and diagnostic units containing peripheral i ι unit allows a selection of different diagnostic conditions and flexible responses to all errors and accidents. According to the invention the object is achieved in that the one-bit Speichereinheii.Zum to read and the control logic unit for addressing the control function via the internal bus to the central processing unit are coupled. On the input side connected to the diagnostic units switch function unit, the output side, the one-bit memory unit for setting the memory contents is connected. With the control inputs of the Woichenfunktionseinheit the control logic unit is connected to set the switch function.
DD32656789A 1989-03-14 1989-03-14 ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES DD280613A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD32656789A DD280613A1 (en) 1989-03-14 1989-03-14 ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD32656789A DD280613A1 (en) 1989-03-14 1989-03-14 ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES

Publications (1)

Publication Number Publication Date
DD280613A1 true DD280613A1 (en) 1990-07-11

Family

ID=5607712

Family Applications (1)

Application Number Title Priority Date Filing Date
DD32656789A DD280613A1 (en) 1989-03-14 1989-03-14 ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES

Country Status (1)

Country Link
DD (1) DD280613A1 (en)

Similar Documents

Publication Publication Date Title
EP1248198B1 (en) Program-controlled unit with emulation units
EP0104635A2 (en) Digital computer test method and configuration
DE3702408A1 (en) METHOD AND TEST DEVICE FOR TESTING AN INTEGRATED CIRCUIT ARRANGEMENT
DE3336977A1 (en) FAILURE-PROOF METHOD FOR A VEHICLE COMPUTER
CH654425A5 (en) Redundant control arrangement
EP0766092A1 (en) Testable circuit with multiple identical circuit blocks
EP0024045A1 (en) Verifying device for error diagnosis in multiprocessor systems, in particular in multimicroprocessor systems
DE102007045509A1 (en) Vehicle control unit with a supply voltage monitored microcontroller and associated method
EP1283472A2 (en) Program controlled unit
DD280613A1 (en) ONLINE DIAGNOSTIC ARRANGEMENT FOR NON-BUS HARDWARE ASSEMBLIES
DE10040050A1 (en) Test module for comparative testing of electronic component, simulation module connects component, simulation interfaces, compares/records component, simulation output signals
DE3005872A1 (en) Test unit for input and output stages of programmed control - includes threshold switching stage with filter and address coder switchable to reference
DE10303654A1 (en) Integrated semiconductor circuit with built-in self-test function and associated system
EP1224480B1 (en) Programme-controlled unit and method for identifying and/or analysing errors in programme-controlled units
DE3531901C2 (en)
DE2756948A1 (en) CIRCUIT ARRANGEMENT FOR ERROR SYMTOM COMPRESSION
DE3740078C1 (en) Circuit arrangement for the safety-effective determination of the state of an output storage stage
EP1019824B1 (en) Method for generating an error identification signal in the data inventory of a memory, and device designed for that purpose
DE2505475C3 (en) Method and device for checking errors in a programmable logic unit for the execution of logical operations
DE1524147C (en) Circuit arrangement for operational readiness control of the test circuits for the adder of a program-controlled data processing system
DE3732429A1 (en) ELECTRONIC ASSEMBLY WITH A SELF-TEST CIRCUIT
DE3241175A1 (en) Test system for testing control unit assemblies containing processors and/or memory assemblies forming peripheral complements to such control unit assemblies
DD253312A1 (en) CIRCUIT ARRANGEMENT FOR CHECKING THE TYPE IDENTIFICATION OF ELECTRONIC MODULES
DD278044A3 (en) DIAGNOSTIC ARRANGEMENT FOR THE ASSEMBLIES OF THE PROCESS PITCHING OF A CONTROL COMPRISING CONTROLLER AND SLAVE CALCULATOR
EP0292748A2 (en) Test system for electronic sub-assemblies equiped with microprocessor

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee