DD276541B5

DD276541B5 - Direction discriminator for suppressing undesired multiple detection of a path or angle increment in incremental encoders in measuring and positioning systems of digitizers and numerical controls

Info

Publication number: DD276541B5
Application number: DD32113688A
Authority: DD
Inventors: Bernd Dipl-Ing Braeuniger; Martina Schneidereit
Original assignee: Bernd Dipl-Ing Braeuniger; Martina Schneidereit
Priority date: 1988-10-27
Filing date: 1988-10-27
Publication date: 1994-05-05
Also published as: DD276541A1

Description

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft die Schaltungsanordnung eines Richlungsdiskriminators zur Auswertung und Verarbeitung zweier um 90° verschobener Taktsignale entsprechend der Bewcgungs- oder Drehrichtung von inkrcmcntalcn Gebern, bei der nur der einer Bewegungsrichtung zugeordnete Ausgang während der Bewegung entsprechend den Weg- oder Winkclinkremcnten Impulse liefert, während der andere Ausgang in dieser Bewegungsphase gesperrt ist. Durch eine Erweiterung des Richtungsdiskriminators werden die Ausgangssignale fur die ZAhlcrtypen angepaßt, für die ein Zählrichtungssignal und ein Taktsignal erforderlich ist.The invention relates to the circuit arrangement of a Richlungsdiskriminators for evaluating and processing two shifted by 90 ° clock signals according to the Bewcgungs- or direction of incremental incremental encoders, in which only the one movement direction associated output during movement corresponding to the Weg- or Winkclinkremcnten provides pulses while the other Output is locked in this movement phase. By extending the direction discriminator, the output signals are adapted to the number of counting types for which a count direction signal and a clock signal are required.

Die Schaltungsanordnung stellt weiterhin sicher, daß bei kleinen Schwingungen des inkremcnlalcn Gebers unzulässige Impulse auf den nachgcschaltetcn Vor-Rückwärts-Zahlcr unterdrückt werden und bei größeren Schwingungen für jeden unzulässigen Impuls der einen Bewegungsrichtung auch ein adäquater Impuls für die Gegenrichtung erzeugt wird, so daß die in den Zähler eingezahlten Impulse immer den verfahrenen Weg- oder Winkclinkremcnten entsprechen.The circuit arrangement further ensures that impermissible pulses are suppressed on the nachgcschlachnn back-forth Zahlcr at small oscillations of the inkremcnlalcn encoder and larger oscillations for each impermissible pulse of a direction of movement and an adequate impulse for the opposite direction is generated, so that in the counter paid in pulses always correspond to the moved path or Winkclinkremcnten.

Charakteristik des bekannten Standes der Technik ,Characteristic of the known state of the art,

In der Zeitschrift "Messen, Steuern, Regeln" (rrisr 4/1988. Seite 173 - 174, VEB Vcilag Technik Berlin.In the magazine "Messen, Steuern, Regeln" (rrisr 4/1988, page 173 - 174, VEB Vcilag Technik Berlin.

W. Winkler "Fehlererkennung bei inkrcmcntalen Positionsgebers") wird ein Richlungsdiskriminator beschrieben, der die Einkopplung oder Aufprägung von Störimpulsen auf die um 90° phascnvcrschobcncn Nutzsignalc durch verschiedene mögliche Ursachen (elektromagnetische Einkopplung auf Übcrtagungslcitungcn, Verschmutzung und schlechte Kontaktgabc) und die aus diesen Störinipulsen auf die Nulzsignalc resultierenden Fehler bewertet und ausblendet.W. Winkler "Error detection with incremental position sensor") describes a direction discriminator, the coupling or imprinting of glitches on the 90 ° phascnvcrschobcncn Nutzsignalc by various possible causes (electromagnetic coupling on Ücrtagungslcitungcn, pollution and bad Kontaktgabc) and from these Störinipulsen on the Nulzsignalc resulting errors evaluated and hides.

Im Unterschied zu diesen möglichen Fehlern werden in der Literatur verschieden digitale Schaltungsanordnungcn angegeben, die sich mit der Auswertung von zwei um 90° phasenverschobenen Taktsignalcn oluic Störimpulsbcaufschlagung zu richtungsbczogcncn Takten befassen (diese Art der Störimpulsuntcrdruckung ist bei modernen Inkrcmentalgebcrn durch den technischen Aufbau und die Abschirmung von Leitungen vom Geber zur Auswcrtccirüicil in vielen Anwcndungsfällen problemlos zu erreichen).In contrast to these possible errors, various digital circuits are described in the literature dealing with the evaluation of two quadrature clock pulses applied to directional clocks (this type of glitch suppression is common to modern incremental encoders through the design and shielding of Easily reach leads from encoder to outlet in many applications).

Andere Svhaliungsanordmingen zur Wcgcfchlcrkorrcktur in numerischen Steuerungen mit inkicmcntalcn Wegcmcßs)stcmcn (z.B. DE-OS 1200 417, DD-WP 90 240) geben Positioniersystcnic in numerischen Steuerungen an. in denen lediglich die durch den Datenträger in die Steuerung eingegebenen Vcrfahrwcgc in bezug auf die Bewcgungsausführung der Maschine korrigiert werden. Die im Rückkopplungswcg der Steuerung angeordneten Mcßs> sterne werden auf die Richtigkeit ihrer Arbeitsweise bei Schwingungsbclastung nicht weiter kontrolliert, bzw. über den inneren Aufbau werden keine Ausführungen gemacht. In einem weiteren Positionierst stern mit inkrcmcntalcr Meßeinrichtung (DE-OS 3046363) ist der schaltungstechnischc Aufbau des Richtungsdiskriminalors ebenfalls nicht erkennbar. Nach den aufgeführten Taktdiagrammen wird auf die im Vergleichsspiel aufgezeigten Probleme nicht weiter eingegangen.Other systems for controlling ink recirculation in numeric controls with ink-incinerating means (e.g., DE-OS 1,200,417, DD-WP 90,240) specify positioning systems in numerical controls. in which only the driving forces entered by the data carrier into the controller are corrected with respect to the machine's machine application. The Mcßs> stars arranged in the feedback control of the control are not further controlled for the correctness of their operation with vibration locking, or no details are given about the inner structure. In another positioning star with incremental measuring device (DE-OS 3046363), the circuit-technical structure of the directional discriminator is likewise not recognizable. After the clock diagrams listed will not be discussed on the problems identified in the comparison game.

Im Taschenbuch der Betriebsmeßtechnik" (VEB Verlag Technik, Berlin 1974, Autoren Göttc, Hart, Jeschkc) Abschnitt 4.7.1.4.. in "Wcrjornofisystome an Industrierobotern" (Reihe Automatisierungstechnik Band 220, VEB Verlag Technik 1986, Autoren Ketting, Pietsch) Abschnitt 2.3.2.3., DE-Oä 3406389 und DD-WP 156403 werden dynamische und statistische Richtungsdiskriminatorcn ohne und mit Viclfachauswcrtung vorgestellt, die im Prinzip dem statistischen Ricklungsdiskriminator des Vcrglcichsbcispicls in Fig. S entsprechen, die aber die im Verglcichsbcispicl näher beschriebenen Fehlintcrprctalioncn bei der Auswertung der um 90° phascnvcrschobcnen Taktsignal nicht eliminieren können.In Taschenbuch the Betriebsmeßtechnik "(VEB Verlag Technik, Berlin 1974, authors Göttc, Hart, Jeschkc) Section 4.7.1.4 .. in" Wcrjornofisystome on industrial robots "(series automation technology Volume 220, VEB Verlag Technik 1986, authors Ketting, Pietsch) Section 2.3 .2.3., DE-Oae 3406389 and DD-WP 156403, dynamic and statistical direction discriminators without and with variable extension are presented, which in principle correspond to the statistical ricketing discriminator of the Fig. 1, but which incorporate the misinterpretations described in greater detail in the evaluation of can not eliminate clock signal by 90 °.

Die dem aufgezeigten Patentanspruch naheliegendste technische Lösung (DD-WP 220 420) ist zustands- und zeitabhängig. Sie versagt insbesondere dann, wenn die durch den Kondensator C aufgeprägte und vom Taktsignal unabhängige Sperrzeit th länger ist als die Impulsbreite des Taktsignals oder wenn der inkrcmcntalc Geber bei Erreichen einer Taktflankc und nachfolgender sofortiger Rüctovärtsbcwegung den Rüchwärtsimpuls sperrt und nach Überschreitung der Sperrzeit th bei anschließender wiederkehrender Vorwärtabcwcgung (z.B. verursacht durch Schwingungen des mechanischen Systems) bei Errciclicn dcrTaklflankc einen unberechtigten Impuls einzahltThe most obvious technical solution (DD-WP 220 420), which is indicated, is state-dependent and time-dependent. It fails, in particular, when the blocking time th impressed by the capacitor C and independent of the clock signal is longer than the pulse width of the clock signal or if the incremental encoder blocks the backward pulse on reaching a clock edge and subsequent immediate reverse cycle, and after exceeding the blocking time th for subsequent recurring Forward excitation (eg caused by oscillations of the mechanical system) causes an unjustified impulse when Errciclicn tcrTaklflankc

Es ist das Ziel der Erfindung, eine genaue Schaltanordnung eines Richtungsdisinminalors, der mit inkrcmcntalcn Gebern mit zwei um 90° verschobenen Taktsignalcn arbeitet, anzugeben, der die im Vergleichsspiel angegebene Nachteile unterdrückt und dadurch die Meßgenauigkeit und McBsichcrhcit inkremcntaler Meßsystemc erhöht.It is the object of the invention to provide an accurate switching arrangement of a directional disintegrator operating with incremental encoders with two clock signals shifted by 90 °, which suppresses the disadvantages indicated in the comparative game and thereby increases the measuring accuracy and accuracy of incremental measuring system c.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Die Aufgabe der Erfindung ist es. eine Schaltungsanordnung anzugeben, die verhindert, daß in einem dem Richtungsdiskriminalot nachgcschaltctcn Vor-Rückwärts-Zählcr ¹^ ein zurückgelegtes oder verfahrenes Wcgodcr Winkclinkrcmcnt mehr als ein Impuls in der entsprechenden Richtung in den Zähler eingezahlt wird. Die Schaltungsanordnung soll so erweitert werden, daß Zähler mit zwei Richtungstaktcn (z.B TTL) oder mit einem Takt- und einem Zählrichtungssignal (z.B. CMOS-Scric 4000) angesteuert werden können. ErfindungsgcniAß wird die Eigenschaft des als D-Flipflop (z.B. 9) in der Technik bekannten Flipflops ausgenutzt, an seinem Datcncingang 11 anliegende informationen nur zu dem Zeitpunkt in das interne Flipflop zu übernehmen, an dem am Takteingang 12 eine O/lSchaltflankc anliegt und diese ständig bis zur Rücksctzung,odcr einer anderen Dateneingabe an seinem nichtncgicrtcn Ausgang 14 auszugeben (Fig. 1). Um die im Verglcichsbeispicl entsprechend der Schaltungsanordnung (Fig.5) näher erläuterten Fchlinlcrprclationcn des Richtungsdiskriminators zu vermeiden, wurde eine Schaltungsanordnung nach Fig. 1 entwickelt, die einen gebildeten Impuls für eine Zähleinrichtung zunächst in einem als Mastcrspcichcr zu bezeichnenden D-Flipfiop 9 cdor 37 für eine 1/4-Taktpcriodc hält und diesen Impuls nach dieser 1/4-Taklpe/iodc über ein AND-Gatter 23 oder 51 auf ein Salve-Flipfiop 28 oder 56 weitergibt. Dabei sichern das AND-Gatter 23 oder 51 und die am Takteingang 31 bzw. 59 der Slavc-Flipflop anliegenden Taktfiankcn über die um 90° verschobenen Takteingangssignalc 2 und 5, daß nur dann ein Impuls aus dem Masterspeicher 9 oder 37 in den Slavc-Spcicher 28 oder 56 übergeben wird, wenn die Bewegungsrichtung für die der Impuls ursprünglich in den Mastcrspcichcr 9 oder 37 eingespeichert wurde, weiterhin erhalten geblieben ist. Da ein einmal in den Slavc-Spcichcr 28 oder 56 übgcbvncr Impuls über die Ausgänge 35 bzw. 63 auch auf den nachgcschaltctcn Vor-Rückwärts-Zählcr >:ur AusfJhung kommt, sichert diese digitale 90°-Verzögerung z.B.bci Vorwärtslauf auch, daß bei einem Rucklauf des inl.rcmcntalciin Gebers nach dem Einschreiben des Impulses in den Slavc-Spcichcr 28 die Vorbedingungen für die Erzeugung eines Impulses für die Rückwärtsrichtung in den Mastcrspcichcr 37 gegeben sind und nach einer wiederum abgelaufenen Verzögerung von 90°, nach der das Einschreiben des Vorwärtsimpulses ordnungsgemäß beendet ist, der Rückwärtsimpuls über den SLavc-Spcichcr 56 für das entsprechende Wcginkrcmcnt den Vor-Rückwärts-Zählcr um ein Bit zurückzählt. Läuft der inkrcmcntalc Geber anderseits vor Ablauf dieser 90°- Verzögerung in die entgegengesetzte Richtung, so wird das Überschreiben des Impulses aus dem Mastcrspcichcr 9 oder 37 in den Slavc-Spcichcr 28 oder 56 verhindert und der Impuls kommt nicht erst auf den nachgcschaltctcn Zähler zur Wirkung. Über die Ausgänge 35 und 63 werden den Zählern der TTL-Tcchnik und der pinkompatiblcn CMOS-Scric angepaßte Ausgangssignalc abgegeben, bei denen die nicht beanspruchte Zählrichtung !-Signal führen muß und die beanspruchte Zählnchtung das Taktsignal führt. Für die CMOS-Scric-4000 werden durch den Anschluß der Gatter 115, 120, 125. 128 und 129 an die Ausgänge 35 und 63 die Signale 36 und 64 so umgeformt, daß am Ausgang 118 das Takirichtungssignal 119 und am Ausgang 130 das Taktsignal 13] anliegt.The object of the invention is. to specify a circuit arrangement which prevents that in a directional discrete track nachgcschaltctcnn up-back counter ¹ ^ a zurückgtes or moved Wcgodcr Winkclinkrcmcnt more than one pulse in the appropriate direction is paid into the counter. The circuit arrangement should be extended so that counters with two Richtstaktcn (eg TTL) or with a clock and a Zählrichtungssignal (eg CMOS Scric 4000) can be controlled. According to the invention, the property of the flip-flop known as D flip-flop (eg 9) is exploited to apply information applied to its data latch 11 to the internal flip-flop only at the instant at which an O / I switch edge is applied to the clock input 12 and this is constantly present to the reverse, or other data input at its non-labeled output 14 (Figure 1). In order to avoid the circuit discriminator described in more detail in the circuit arrangement (FIG. 5), a circuit arrangement according to FIG. 1 was developed, which initially generates a pulse for a counter in a D flip-flop 9 cdor 37 for a master chip holds a 1/4 clock period and passes this pulse to a salvo flip-flop 28 or 56 after this 1/4 clock / iodc via an AND gate 23 or 51. In this case, the AND gate 23 or 51 and the Taktfiankcn applied to the clock input 31 and 59 of the Slavc flip-flop over the 90 ° shifted Taktingangssignalc 2 and 5 ensure that only a pulse from the master memory 9 or 37 in the Slavc-Spcicher 28 or 56, when the direction of movement for which the pulse was originally stored in the master processor 9 or 37 has been preserved. Since an impulse which is likewise present in the slave circuit 28 or 56 via the outputs 35 and 63 also occurs on the downstream countercurrent counter, this digital 90.degree. Delay, for example during forward run, also ensures that in the event of a return of the internal oscillator, after writing the pulse into the slave circuit 28, the preconditions for the generation of a pulse for the reverse direction in the master chip 37 are given and after an again expired delay of 90 °, after which the writing of the forward pulse ends properly is, the backward pulse via the SLavc-Spcichcr 56 for the corresponding Wcginkrcmcnt counts back the up-down counter by one bit. On the other hand, if the incremental encoder moves in the opposite direction before the expiration of this 90 ° delay, the overwriting of the pulse from the master latch 9 or 37 into the slave circuit 28 or 56 is prevented and the pulse does not act on the postcurrent counter , Outputs 35 and 63 are used to output output signals c adapted to the counters of the TTL technology and the pin-compatible CMOS scricin, in which case the unclaimed counting direction .lambda. Must carry the signal and the claimed counting device carries the clock signal. For the CMOS Scric 4000, the signals 36 and 64 are converted by connecting the gates 115, 120, 125, 128 and 129 to the outputs 35 and 63 in such a way that at the output 118 the clock direction signal 119 and at the output 130 the clock signal 13 ] is present.

Ausführungsbeispielembodiment

Nachfolgend wird die Erfindung an Beispielen näher erläutertThe invention will be explained in more detail by examples

Dazu zeigt: This shows:

Fig 1: Richlungsdiskriminator mit Wcgcfchlcrkorrcktur und RichtungstaktsignalcrzcugiingFIG. 1: Direction discriminator with cursor correction and direction clock signal correction

Fig.2a: Taktdiagramm zu Fig 1 bei ununterbrochener Vor- oder RückwärtsbewegungFIG. 2a: Timing diagram for FIG. 1 with continuous forward or backward movement

Fig.2b: Taktdiagranim zu Fig 1 bei wechselnder BewegungsrichtungFig.2b: Taktdiagranim to Fig 1 at changing direction of movement

Fig.3: Erweiterung des Richtungsdiskriminators für Zähler mit gesondertem Zählrichtiings· und TaktsignalFIG. 3: Extension of the direction discriminator for counters with a separate counting direction and clock signal

Fig 4: Takldiagrainin zu Fig.34: Takldiagrainin to Fig.3

Fig.5: Richlungsdiskriminatorschaltung des VcrglcichsbcispiclsFig.5: Richlungsdiskriminatorschaltung the Vcrglcichsbcispicls

Fig.6: Taktdiagranim zu Fig.5Fig.6: Taktdiagranim to Fig.5

Die weiteren A' .sagen beziehen sich auf die zum D-Flipflop gemachten Aussagen. Dabei sind unbenutzt? Sctz- und Rücksct/Äinfeängc der TTL und kompatibler Typen auf 1-,Signal, die der CMOS-4000-Seric auf U-Signal zu legen.The other statements relate to the statements made on the D flip-flop. Here are unused? Sctz and reset / change the TTL and compatible types to 1-, signal that the CMOS 4000 seric set to U signal.

Vergleichsbcispicle

Die in Fig.5 angegebene Schaltung c'ncs Richtungsdiskriminators und andere in der Literatur angegebene Modifikationen funktionieren solange zuverlässig, wie sich der inkremental Geber in einer Richtung bewegt, aber iiiciil in dem Wcgcbcrcich angehalten und in der Bewegungsrichtung umgekehrt wird, der zwischen den Wegepunkten z.B. 111 und 112 liegt, daß heißt,ab dem Einschreiben eines neuen Taktimpuls in das D-Flipflop 96 oder 103 durch eine 0/1-FJanke auf der Taktleitung (z.B. Wegepunkt 111 für Vorwärtsrichtung und Wegepunkt 112 für Rückwärtsrichtung) bis zur Rücksetzung des D-Flipflops durch die Datcrdeitung (z.B. nach Wegepunkt 112 für Vorwärtsrichtung und Wegepunkt 111 für Rückwärtsrichtung). Bewegt sich der inkremental Geber entsprechend der Bahn 132 in Fig.6 in Vorwärtsrichtung (positive Richtung der Wegeachse s), so wird am Wegepunkt 111 ein I »Signal in das D-Flipflop 96 eingetragen und durch den negierten AusganglOl wird auf den Vorwärtscingang des Zählers ein Zälilimpuls 88 zur Ausführung gebracht. Wird der inkremental Geber danach bis über den Wegepunkt 110 hinaus rückwärts bewegt, so setzt nicht das O-Signal des Taktsignals 2 nach dein W igcpunkt 112 über den Rcsel-Eingang 100 das D-Flipflop % zurück, sondern das O-Sign.j des Taktsignals 2 vor dem Wegepunkt 1IO und am Ausgang 101 erscheint wieder 1-Signal.Damit ist ein voller Vorwärtszählimpuls 88 am Ausgang 101 ausgebildet worden. Wird jetzt der inkrcmcntalc Geber wieder inVonvärtsrichtung bewegt, so wird am Wegepunkt 112 ein zweiter Zählimpuls 88 für das gleiche Wegeinkrcmcnt iuVorwärtsrichtung ausgebildet, obwolü dieses Wcgcinkrcmcnt nur einmal zurückgelegt wurde. Während dieses gesamten Ablaufs ist das D-Flipflop 103 für die Rückwärtszahlimpulsc nicht verändert worden. Diese größtenteils ungewollten Bewegungsabläufe der inkrcmentalcn Geber (Fig.2b-132, Fig.6-133") treten durch Schwingungen an den Mcßsvstcnicn beim ruckartigen Abbremsen bewegter Geräte- und Maschinenteile auf und werden bei scilgcfülutcn Gebern, die einseitig mit Federn gespannt sind, noch begünstigt. Diese Fehler mitteln sich über mehrere McBintcrvallc nicht aus, sondern addieren sich insbesondere dann schnell auf, wenn die bewegten Maschinenteile abschnittsweise in eine Richtung verfahren werden. So ließe sich an einem Digitalisicrbrctt bei 10 Meßschritten unter Umstanden 20 bis 30 fehlerhaft eingezahlte Inkrcmcntc nachweisen.The circuit c'ncs direction discriminator indicated in Fig. 5 and other modifications given in the literature function reliably as long as the incremental encoder moves in one direction but is halted in the path and reversed in the direction of movement between the way points e.g. 111 and 112, that is, from the writing of a new clock pulse into the D flip-flop 96 or 103 by a 0/1-F janke on the clock line (eg waypoint 111 for forward direction and waypoint 112 for backward direction) until reset of the D- Flip-flops through the data line (eg to waypoint 112 for forward direction and waypoint 111 for reverse direction). If the incremental encoder moves in the forward direction (positive direction of the path axis s) in accordance with the track 132 in FIG. 6, then an I signal is entered into the D flip-flop 96 at the waypoint 111 and the forward output of the counter is indicated by the negated output LO a Zälilimpuls 88 brought to execution. If the incremental encoder then moves backwards beyond the waypoint 110, then the O-signal of the clock signal 2 does not reset the D-flip-flop% after the clocking point 112 via the Rcsel input 100, but rather the O-sign .j of the Clock signal 2 before the waypoint 1IO and at the output 101 again appears 1-Signal.Damit a full count-up pulse 88 has been formed at the output 101. If the incremental encoder is now moved again in the direction of advance, a second counting pulse 88 is formed at the waypoint 112 for the same direction of travel in the forward direction, although this movement was only completed once. Throughout this process, the D flip-flop 103 has not been changed for the reverse number pulse. These largely unwanted movements of incremental encoders (FIGS. 2 b-132, FIGS. 6-133) occur due to vibrations in the jerky braking of moving equipment and machine parts, and are still the case with scout-type encoders, which are tensioned on one side with springs These errors do not average over several McBintcrvallc, but add up especially quickly if the moving machine parts are moved in sections in one direction.Therefore, could be on a Digitalisicrbrctt at 10 measuring steps under circumstances 20 to 30 incorrectly paid Inkrcmcntc prove.

embodiment example 1

In einem ersten Ausführungsbeispiel entsprechend Fig. I und Fig.2 soll die Schaltungsanordnung eines Richlungsdiskriminators entsprechend dem Wesen der Erfindung erläutert werden, die die Fehler des Vcrglcichsbcispicls vermeidet und in dem der der Bewegungsrichtung entsprechende Taktausgang ein Taktsignal führt, wälirend der andere Taktausgang ständig 1-Signal führt. Die Taktsignal 2 bzw. 3 und 5 bzw. 6 des inkrcmcntalcn Gebers werden an die Eingänge 1 bzw. 4 der Schaltungsanordnung nach Fig.l angelegt. Die Takldiagrammc 2 bzw. 5 zeigen die Taktsignal, die entstehen, wenn der inkrcmcntalc Geber in eine Richtung bewegt wird. Die Taktdiagramme 3 bzw. 6 lassen sich aus den Taktdiagrammen 2 und 5 ableiten und werden gebildet, wenn der Geber entsprechend dem ßcwcgungsschcina 132 in beiden Richtungen bewegt wird und entsprechend der verfahrenen Bahn des Weges s. Die Ncgatorcn 7 und 8 stellen die negierten Signale der Eingänge I bzw. 4 zur Verfügung. Die D-Flipflops 9 und 28, das AND-Gatter 23 und das AND/NOR-Gatlcr 16 stellen die impulse für die Vorwärtszählrichtung (positive Richtung der s-Achsc), die D-Flipflops 37 und 56, das AND-Gatter 51 und das AND/NOR-Gattcr 44 für die Rückwärtszählrichtung (negative Richtung der s-Achsc) bereit. Ein Impuls soll in das Mastcr-D-Flipflop 9 in Vorwärtsrichtung immer mit der 0/1-Flankc des Taktes 5 bzw.6 (zwischen Wegepunkt 68 und 69) und in das Slavc-D-Flipflop zum Zeitpunkt der 1 A)-Flankc des Taktes 2 bzw. 3 (zwischen den Wegepunkten 70 und 71) eingeschrieben werden. Die gemeinsame Rücksetzung der Flipflops 9 und 28 erfolgt, während beide Taktsignale 2 und 5 bzw. 3 und 6 O-Signal führen (Wegepunkt 73). In Rückwärtsriclitung wird in das Mastcr-D-Flipflop 37 ein Impuls mit der 0/1-Flankc des Taktes 2 bzw. 3 (zwischen Wegepunkt 71 und 70) und in das Slavc-Flipflop 56 mit der I A)-Flankc der Taktes 5 bzw. 6 (zwischen Wegepunkt 69 und 68) eingeschrieben. Die gemeinsame Rücksclzung der Flipflops 37 und 56 erfolgt, wählend beide Taktsignale 2 und 5 bzw. 3 und 6 O-Signal führen (Wegepunkt 66)In a first embodiment according to FIG. 1 and FIG. 2, the circuit arrangement of a direction discriminator according to the essence of the invention is to be explained, which avoids the errors of the embodiment and in which the clock output corresponding to the direction of movement carries a clock signal, while the other clock output is constantly 1 Signal leads. The clock signals 2 or 3 and 5 or 6 of the incremental encoder are applied to the inputs 1 and 4, respectively, of the circuit arrangement according to FIG. The Takldiagrammc 2 and 5 show the clock signal, which arise when the inkrcmcntalc encoder is moved in one direction. The timing diagrams 3 and 6 can be derived from the timing diagrams 2 and 5 and are formed when the encoder is moved according to the ßcwcgungsschcina 132 in both directions and according to the path of the path s. The Ncgatorcn 7 and 8 provide the negated signals of the inputs I and 4, respectively. The D flip-flops 9 and 28, the AND gate 23 and the AND / NOR gate 16 provide the pulses for the count-up direction (positive direction of the s-axis c), the D flip-flops 37 and 56, the AND gates 51 and the AND / NOR gate 44 for the count-back direction (negative direction of the s axis c). A pulse is to be fed into the Mastcr-D flip-flop 9 in the forward direction always with the 0/1 flank of the clock 5 or 6 (between waypoints 68 and 69) and in the Slavc-D flip-flop at the time of the 1 A) flankc of the clock 2 or 3 (between the waypoints 70 and 71) are written. The common reset of the flip-flops 9 and 28 takes place while both clock signals 2 and 5 or 3 and 6 carry O-signal (waypoint 73). In Rückwärtsriclitung is in the Mastcr-D flip-flop 37, a pulse with the 0/1 Flankc of the clock 2 or 3 (between waypoint 71 and 70) and in the Slavc flip-flop 56 with the IA) -Flankc the clock 5 and 6 (between waypoints 69 and 68). The common Rücksclzung the flip-flops 37 and 56 takes place, selecting both clock signals 2 and 5 or 3 and 6 lead O signal (waypoint 66)

Wird der Geber in Vorvväjisrichlung bewegt, so liegt am Wegepunkt 66 über die Negatorcn 7 und 8 an den Eingängen 19 und 20 des AND/NOR-Gatters 16 I-Signal und der Ausgang 21 schaltet die nichtncgierten Ausgänge 14 und 33 der D-Flipflops9 und 28 über die Resct-Eingänge 13 bzw. 32 auf O-Sigail. Ab Wegepunkt 67 fuhrt Taktsignal 2(3) !-Signal, das mit der 0/1-FIankc (zwischen Wcgcpunkl 68 und 69) des an; Takteingang 12 des Master-Flipflops 9 anliegenden Taktes 5(6) vom Dateneingang J1 in den internen Speicher übernommen wird und am Ausgang 14 erscheint. Vom Ausgang 14 kann dieses 1-Signal nur auf den Datencingang 30 des Slavc-Flipflops 28 über das AND-Gatter 23 weitergegeben werden, wenn das Taktsignal 5(6) 1-Signa! führt. Bewegt sich der inkremcnlalc Geber in Vorwärtsrichtung weiter, so kann mit der l/0-Flanke des Taktsignals 2(3) zwischen Wegepunkt 70 und 71, die über Negator 7 als 0/1-Flankc am T-Eingang 31 des Slavc-Flipflops 28 erscheint, das 1-Signal vom Ausgang 14 des Mastcr-Flipflops 9 über das AND-Gatter 23 in das Slavc-Flipflop 28 übernommen »erden und erscheint an dessen Ausgang 33 als 1-Signal. Mit der 1/O-Flankc des auf den Vorwärtszählcrcingang geschalteten Ausgang 35 des Slavc-Flipflop 28 wird gleichzeitig ein Impuls 82 für ein Wcgcinkremcnt in den nachgcschalictcn Zähler eingezahlt.If the encoder is moved in Vorvväjisrichlung, so is the waypoint 66 via the Negatorcn 7 and 8 at the inputs 19 and 20 of the AND / NOR gate 16 I signal and the output 21 switches the nichtncgierten outputs 14 and 33 of the D flip-flops 9 and 28 via the Resct inputs 13 and 32 on O-Sigail. From waypoint 67, clock signal 2 (3)! Signal leading to the 0/1 FIankc (between switch 68 and 69) of the; Clock input 12 of the master flip-flop 9 adjacent clock 5 (6) is taken from the data input J1 in the internal memory and appears at the output 14. From the output 14 this 1-signal can only be passed on to the Dateningsang 30 of the Slavc flip-flop 28 via the AND gate 23 when the clock signal 5 (6) 1-Signa! leads. If the incremental encoder continues to move in the forward direction, the l / 0 edge of the clock signal 2 (3) between waypoint 70 and 71, and the negator 7 as 0/1 flankc at the T input 31 of the slavc flipflop 28 appears, the 1 signal from the output 14 of the Mastcr flip-flop 9 via the AND gate 23 in the Slavc flip-flop 28 taken »ground and appears at the output 33 as a 1-signal. With the 1/0 edge of the output count 35 of the Slavc flip-flop 28, a pulse 82 for a Wcgcinkremcnt is simultaneously paid into the subsequent counter.

Die Impulserzeugung für das Wcgcinkremcnt wird abgeschlossen, wenn am Wegepunkt 73 die ü-Signalc 2(3) und 5(6) über die Negaiorcn 7 und 8 und über die Eingänge 19 und 20 des AND/NOR-Gatters 21 die D-Flipflops 9 und 28 über die Rcset-Eingänge 13 und 32 zurücksetzen.The pulse generation for the Wcgcinkremcnt is completed when at the way point 73, the ü-Signalc 2 (3) and 5 (6) via the Negaiorcn 7 and 8 and via the inputs 19 and 20 of the AND / NOR gate 21, the D flip-flops and reset 28 via the Rcset inputs 13 and 32.

Während der Vorwärtsbewegung des inkrcmcntalcn Gebers zwischen den Wegepunkten 66 und 73 kann in den für die Rückwärtsrichtung arbeitenden Schaltungstcil 37, 44, 51 und 56 kein Impuls iu das Mastcr-Flipflop 37 eingespeichert werden, da während der 0/1-Flrtnkc des Taktsignals 2(3) am Takteingang 40 zwischen 66 und 67 das am Dalcncingang 39 des Mastcr-Flipflops 37 liegende Taktsignal 5(6) O-Signal fuhrt und somit der auf den Rückwärtscingang des nachgcschalictcn Zählers wirkende Ausgang 63 des Slave-Flipflops 56 ständig 1-Signal führt. Gleichzeitig ist mit dem Beginn der Erzeugung des Impulses 82 für das dazugehörige Wcginkrcmenl nach der 1 ΛΙ-Flankc des Taktsignals 5(6) zwischen Wegepunkt 72 und 73 die Vorbedingung gcschaffci> daß bei der Rückwärtsbewegung des Gebers auch ein diesem Wcgcinkremcnt entsprechender Rückwärtsinipuls 83 gebildet werden kann, der durch die 0/1-Flanke des Taktsignals 2(3) zwischen Wegepunkt 71 und 70 mit der Einspcichcrung in das Mastcr-Flipflop 37 eingeleitet wird und die entsprechenden Vorgänge in den für die Ruckwärtsricluiing zuständigen Scnaltungslcil 37, 44, 51 und 56 auslöst.During the forward movement of the incremental encoder between the waypoints 66 and 73, no pulse can be stored in the reverse direction circuit means 37, 44, 51 and 56 in the mastcr flip-flop 37 because during the 0/1 operation of the clock signal 2 (FIG. 3) at the clock input 40 between 66 and 67, the clock signal 5 (6) O-signal at the delta ring 39 of the mastcr flip-flop 37 leads and thus the output 63 of the slave flip-flop 56, which acts on the backward ping of the post-clock counter, constantly supplies a 1-signal , At the same time, with the beginning of the generation of the pulse 82 for the associated wcginkrcmenl after the 1 ΛΙ Flankc the clock signal 5 (6) between waypoint 72 and 73, the precondition gcschaffci> that in the backward movement of the encoder and this Wcgcinkremcnt corresponding Rückwärtsinipuls 83 are formed may be initiated by the 0/1 edge of the clock signal 2 (3) between the waypoint 71 and 70 with the Einspecichcrung in the Mastcr flip-flop 37 and the corresponding operations in the responsible for the Rückluricluiing Scnaltungslcil 37, 44, 51 and 56 triggers.

Wird bei der Vorwärtsbewegung des Wegepunkt 72 nicht überschritten, sondern die Rückwärtsbewegung wird vorher eingeleitet und mit der 0/1-Flankc zwischen Wegepunkt 71 und 70 wird die Einspeicherung eines Rückwärtsimpulses in das Mastcr-Flipflop 37 eingeleitet, so erfolgt die Rücksetzung des für die Vorwarts/ahlrichlung zuständigen Schallungstcils über die Eingänge 17 und 18 des AND/NOR-Gatters 21 durch die 1-Signale am Ausgang 33 des Slavc-Flipflops 28 und des Taktsignals 2(3) und der Ausgang 35 wird für einen Impuls 83 vom Ausgang 63 in Rückwärtszählrichlung rechtzeitig auf 1- Signal geschaltet. Eine Rückwärtsbewegung nach Überschreiten des Wegepunktes 69 in Vorwärtsrichtung hat keine Wirkung auf das Slavc-Flipflop 28, wenn diese Rückwärtsbewegung nur bis zum Wegepunkt 67 erfolgt. Bei einem Übe rsc lire ilen des Wegepunktes 69 und anschließender Rückwärtsbewegung wird durch das AND-Gatter 23 verhindert, daß mit der 0/1-Flanke des Taktsignals 2(3) zwischen den Wegepunkten 67 und 66 ein unzulässiger Wegeimpuls in das Slavc-Flipflop 28 eingespeichert und im nachgcschaltctcn Zähler in Vorwärtsrichtung ausgeführt wird, da der dazugehörige Rückwärtsimpuls nicht gebildet werden kann und da am Eingang 24 an diesem Wegepunkt vom Taktsignal 5(6) O-SignaJ anliegt. Erfolgt die Rückwärtsbewegung bis zumWcgepunkt 66, so erfolgt die Rücksct/ung des Mastcr-Flipflop 9 durch die negierten O-Signalc der Taktsignal 2(3) und 5(6) in beschriebener Weise über die Eingänge 19 und 20 des AND/NOR-Gattcr 16 und nach erneuter Vorwärtsbewegung wird durch die 0/1-Flankc des Taktsignals 5(6) zwischen Wegepunkt 68 und 69 wieder ein 1· Signal in das Mastcr-Flipflop 9 eingespeichert. Erfolgt die Bewegung entsprechend Wegcdiagramm 132 zwischen den Wegepunkten 75 und 76, so wird in der beschriebenen Weise nach Wegepunkt 75 entsprechend dem Wcginkrcmcnt die Bildung des ersten Vorwäitszählimpulscs 86, mit der Rückwärtsbewegung nach dem Wegepunkt 76 die Bildung des ersten Rückwärts/ählimpulscs 87 und nach anschließender cmculcr Vorwärtsbewegung nach dem Wegepunkt 75 die erneute (zweite) Bildung des Vorwärtszählimpulscs 86 eingeleitet und die Impulse in dieser Reihenfolge auf den uachgcschaltclcn Zähler zur Ausführung gebracht.Is not exceeded in the forward movement of the waypoint 72, but the backward movement is previously initiated and with the 0/1 Flankc between waypoint 71 and 70, the injection of a backward pulse in the Mastcr flip-flop 37 is initiated, then the reset takes place for the forward Sounding device competent via the inputs 17 and 18 of the AND / NOR gate 21 by the 1 signals at the output 33 of the Slavc flip-flop 28 and the clock signal 2 (3) and the output 35 is for a pulse 83 from the output 63 in Reverse counting timely switched to 1- signal. A backward movement after exceeding the waypoint 69 in the forward direction has no effect on the Slavc flip-flop 28, if this backward movement takes place only up to the waypoint 67. In the case of an override of the waypoint 69 and subsequent backward movement, the AND gate 23 prevents an impermissible path pulse from entering the slavc flip-flop 28 between the waypoints 67 and 66 with the 0/1 edge of the clock signal 2 (FIG. 3) stored in the nachgcschaltctcn counter in the forward direction is executed, since the associated backward pulse can not be formed and there is applied to the input 24 at this waypoint from the clock signal 5 (6) O-SignaJ. If the backward movement up toWeight point 66, the reset of the Mastcr flip-flop 9 by the negated O-Signalc the clock signal 2 (3) and 5 (6) in the manner described via the inputs 19 and 20 of the AND / NOR Gattcr 16 and after renewed forward movement, a 1 × signal is again stored in the Mastcr flip-flop 9 by the 0/1 flanking of the clock signal 5 (6) between waypoints 68 and 69. If the movement according to route diagram 132 takes place between the waypoints 75 and 76, then the formation of the first prediction count 86 takes place after waypoint 75 according to Wcginkrcmcnt, with the backward movement to the waypoint 76 the formation of the first backward / counterimpulse 87 and after Moving forward after the waypoint 75, the renewed (second) formation of the count-up pulse 86 is initiated and the pulses are executed in this order on the low-count counter.

Die Bewegung /wischen den Wegepunkten 77 und 78 hai keine Wirkung auf den Richtungsdiskriininator und den nachfolgenden Zähler, da sich in diesem Wegeabschnitt die Zustände der Taktsigailc 2(3) b/.w. 5(6) nicht «indemThe movement / wiping of the waypoints 77 and 78 has no effect on the direction discriminator and the succeeding counter, since in this path section the states of the clock signal 2 (3) b / .w. 5 (6) not «by

Example 2 In an embodiment of the invention corresponding to FIGS. 3 and 4, example I shall be expanded so that a Output on movement of the encoder constantly a clock signal and the / weile output of the Zählnchtungssignal leads.

- R - 27ß 541- R - 27ß 541

Da/u wird der Richtungsdiskrimirator nach Fig. I um den Schaltungstcil nach Fig.3 erweitert, indem der Eingang 113 mil dem Ausgang 35 des Slavc-FIipflop 28 und der Eingang 114 nut dem Ausgang 63 des Slavc-Flipflops 56 verschaltet wird.As shown in FIG. 1, the directional discriminator of FIG. 1 is extended by the circuit portion of FIG. 3 by connecting input 113 to output 35 of slave clock 28 and input 114 to output 63 of slave flip-flop 56.

Ein O-Impuls der Vorwärtslaitlciu:^ am Eingang 116 schaltet die zu einem R-S-Flipfiop vcrschaJtctei NAND-Gatter 115 und 1ZO, so daß am Ausgang 118 alsZahlrichtungisignal 1-Sigrulfurdic Vorwärts/a'nlrichtung erscheint und solange bestehen bleibt, wie nur ('-Impulse am Eingang 113 anliegen. Gleichzeitig bewirkt dieser 0-Irnpuls übcrdci) Eingang 127 des NAND-Gntteu 125 eine 1-Impuls an diesem Ausgang sowie über die Ncgatorcn 128 und 129 verzögert an den Ausgang 130. Die Verzögerung durch die Ncgatorcn 128 und 129 ist notwendig, damit ein neues Taktsignal vom Ausgang 130 erst dann auf den nachfolgenden Zähler geschaltet wird, wenn vom Ausgang 118 ein eindeutiges Zählrichtungssignal vorliegt.An O-pulse of the forward flag at the input 116 switches to an RS flipflop by NAND gates 115 and 1ZO, so that at the output 118 the number direction signal is 1-sigmphurdic forward / a'n direction and remains as long as only (' At the same time, this 0-pulse causes a 1-pulse at this output via the input 127 of the NAND unit 125, as well as being delayed via the registers 128 and 129 to the output 130. The delay through the registers 128 and 129 is necessary so that a new clock signal from the output 130 is switched to the subsequent counter only when the output 118 is a unique Zählrichtungssignal present.

Entsprechend bewirkt ein O-Impuls der Rückwärtstnktleilung am Eingang 114 über den Eingang 122 des R-S-Flipflop 115/120 ein Umschalten des Ausgangs 118 auf ein O-Signal für die Rückwärtszählrichtung und über den Eingang 126 des NAND-Oattcrs 125 die Weitergabc des Zählimoulscs auf den Ausgang 130. Diagramm 119 in Fig 4 zeigt das Zahlrichtungssignal. Diagramm 131 das Taktsignal in Abhängigkeit von der zurückgelegten Bahn/s/ des Gebers.Likewise, an O-pulse of the reverse node at input 114 through input 122 of RS flip-flop 115/120 causes output 118 to switch to an O signal for the count-back direction and through input 126 of NAND clock 125 to continue counting the output 130. Diagram 119 in Figure 4 shows the pay-direction signal. Diagram 131 shows the clock signal as a function of the trajectory covered / s / of the encoder.

Claims

claims:

Richtiingsdiskriminalor for suppressing unwanted multiple detection of a Wegek or Winkelinkremenls in incremental encoders in measuring and positioning systems of DigitaJisicrcinrichtungcn and numerical controls, characterized in that

- The input (1) of the direction discriminator with the input of a first inverter (7), with the D input of a first master D flip-flop (9), with the input (18) of a first AND operation cin-is first AND / NOR gate (16), mild T input of a second master D flip-flop (37) and having an input (52) of a second AND gate (51),

- The input (4) of the direction discriminator with the input of a second inverter (8), with the D input of a second Mastcr-D flip-flop (37), with the input (46) of a first AND circuit of the second AND / NOR -GuUcrs (44), with the T input of a second master D flip-flop (9) and with an input (24) of a first AND gate (23),

the output of the inverter (7) with the T input (31) of a first slave D flip-flop (28),

the output of the inverter (8) with the T input (59) of a second Slavc-D flip-flop (56),

- the outputs of the Nggators (7) and (8) in pairs with the inputs (19) and (20) and (47) and (48) of the second AND of the AND / NOR Galtcr (16) and (44;

the output (21) of the first AND / NOR gate (16) is connected to the R input (13) of the first master D flip-flop (9) and the R input (32) of the first slave D flip-flop (28 )

the output (49) of the second AND / NOR gate (44) to the R input (41) of the second master D flip-flop (37) and the R input (60) of the second Slavc-D flip-flop (44) 56)

- the unncgicrtc output (14) of the Mastcr-D flip-flop (9) with a further input (25) of the first AND gate (23),

- the unncgicrtc output (42) of the Mastcr-D flip-flop (37) with a further input (53) of the second AND gate (51),

the output (26) of the AND gate (23) with the D input (30) of the Slavc-D flip-flop (28),

the output (54) of the AND gate (51) to the D input (58) of the Slavc-D flip-flop (56),

the unnumbered output (33) of the Slavc-D flip-flop (28) to the input (17) of the first AND circuit of the AND / NOR gate (16),

the unnegped output (61) of the slave D flip-flop (56) to the input (45) of the first AND circuit of the AND / NOR gate (16),

- The S-Eingängc (10), (29), (38) and (57) of the D flip-flops (9), (28), (37) and (56) connected to the pull-up voltage (134) are and

the negated outputs (35) and (63) of the Slavc-D flip-flops (28) and (56) the outputs of the

Form direction discriminator.
2. Direction discriminator according to claim 1, characterized in that

- the negated output (35) of the first Slavc-D flip-flop (28) to the input (116) of a third NAND gate (115) and the input (127) of a five-NAND gate (125),

the negated output (63) of the second Slavc-D flip-flop (56) to the input (122) of a fourth NAND gate (12G) and the input (126) of the green NAND gate (125),

the output (123) of the NAND gate (120) to the second input (117) of the NAND gate (115) and the output (118) of the NAND gate (115) to the second input (121) of the NAND gate Gattcrs (120),

- The output of the N AND Galtcrs (125) via a third inverter (128) and a fourth inverter (129) is connected to the output of Richuingsdiskriminators (130) and

- The output (118) of the NAND gate (115) forms another output of the direction discriminator.

For this 4 pages drawings