DD266688A1 - Descrambler, insbesondere fuer digitale satellitenhoerrundfunksignale - Google Patents

Abstract

Die Erfindung bezieht sich auf eine im Rahmen einer Grossintegration realisierbare Entwuerfelung von Daten fuer den digitalen Satellitenhoerrundfunkempfang. Sie ist aber auch sendeseitig fuer die Verwuerfelung solcher Daten anwendbar. Ebenfalls moeglich ist eine Anwendung zur Erzeugung von Pseudozufallsfolgen fuer andere Zwecke. Ein voreinstellbarer Pseudozufallsfolgengenerator besteht aus einem Festwertspeicher 1 sowie zwei durch Kreuzkopplung ueber Antivalenzgatter 28, 29 verbundenen Schieberegistern 17, 18, die an ihren Ausgaengen mit einem Versatz um einen Wert jeweils nur noch jeden zweiten Wert der fuer die Verwuerfelung vorgegebenen Pseudozufallsfolge bereitstellen. Durch geeignete Schieberegisterabgriffe und Verknuepfungen ueber weitere Antivalenzgatter 30, 31, 32, 33, 34, 35 lassen sich mit dem erfindungsgemaessen Descrambler 16 vom Einzelbitdemultiplexer 36 uebernommene parallelisierte Datenstroeme parallel entwuerfeln. Der Descrambler 16 arbeitet daraufhin mit einer verringerten Taktfrequenz. Fig. 2

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung eignet sich besonders zur EntwUrfelung von Datenströmen in digitalen Satellitenhörrundfunkiibertragungsstrecken. Sie ist auch für die Verwürfelung einsetzbar und kann außerdem zur Erzeugung von Pseudozufallsfolgen verwendet werden, die zur Überprüfung von Übertragungseinrichtungen ein unentbehrliches Hilfsmittel darstellen.

Charakteristik des bekannten Standes der Technik

In der Technischen Richtlinie ARD/ZDF Nr. 3 R1 vom Institut für Rundfunktechnik München Ist die Spezifikation des digitalen Hörfunk-Übftrtragungsverfahrens über TV-SAT enthalten. Sie ist soausgelegt, daß über einen Transponderkanal bis zu 16 hochqualitative Stereohörrundfunkprogramme übertragen werden können.

Zur Anpassung an don Übortragungskanal werden mit einer Datenrate von 10,2 ) Mbit/s übertragene Datenströme mit gleich

aufgebauten Hauptrahmen A und B eendoreeitig verwürfelt. Durch diese Maßnahme ist die Auftrittswahrschoinlichkeit einerlogischen 0 und einer logischen 1 gleich groß. Längere 0- oder 1 -Folgen treten nur noch mit einer äußerst geringen

Wahrscheinlichkeit auf. Das ist für taktregenerierende Schaltungen besonders wichtig, da für eine fehlerfreie Funktion eine ausreichende Signalwechselanzahl benötigt wird. Empfängeiseltig werden durch eine entsprechende Entwürfelung die Origlnaldaton

zurückgewonnen,

Die eingangs genannte Spezifikation benutzt für die Ver- bzw. Entwürfelung das Polynom

s(x) = x⁹ + x⁴ + 1

und gibt dafür eine scholtungstochnische Realisierung an, die sowohl als Descrambler als auch senderseitig als Scrambler für die Verwürfalung einsetzbar ist. In Fig. 11 ft ein Descrambler dieser Art dargestellt. Hauptbestandteil Ist ein Pseudozufallsfolgengenerator, der von einem Festwertspeicher 1 Signale zur Voreinstellung erhält. Der Pseudozufallsfolgengenerator wird von einem rückgekoppelten Schieberegister 2 gebildet. Es besteht aus noun hintereinandergeschalteten Zollen 3 bis 11 von jeweils 1 bit Speicherkapazität. Die Rückkopplung erfolgt mit Hilfe eines Antivalenzgatters 12, dessen Eingangssignale vom Ausgangssignal der letzten, d.h. der neunten Zelle 11 und vom Ausgangssignal der fünften Zolle 7 gebildet werden und dessen Ausgang an den Eingang der in Verschieberichtung ersten ZeIIo 3 geführt ist. Von den maximal möglichen 611 Taktschritten wurde die der Hauptrahmenlänge entsprechende notwendige Sequenz von 308 Schritten so gestaltet, daß eine minimale Imitationswahrscheinlichkeit zum Hauptrahmensynchronwort auftritt. Dioses wird nicht vnrwürfelt übe -tragen. Für die Zellen 3 bis 11 des Schieberegisters 2 ist daher folgender Anfangszustand erforderlich:

rO = 1 (letzte ZeIIo in Verschieberichtung).

Dieser Anfanyszustand muli zum Zeitpunkt des ersten Informationsbits vorliegen, d. h. nach dem, dom Synchronwort folgenden

ebenfalls unverscrambelten, Sonderdienstbit.

Dabei unterscneidet sich dio Verknüpfung des Pseudozufallsfolgengenerators mit dem Datenstrnm des Hauptrahmons A von der

mit dem Datenstrom des Hnuptrahmens B. Der Datenstrom des Hauptrahmens A wird zusammen mit dem Ausgangssignal derneunten Zelle 11 durch eine von einem Antivalenzgatter 13 durchgeführte modulo-2-Additicn entwürfelt und damit wieder indas Quellensignal AQ umgewandelt. Für den Datenstrom des Hauptrahmene B erfolgt zunächst eine modulo-2-Addltion dor

Ausgangssignalo der neunten Zelle 11 und der sechsten i'.olle 8 durch ein weiteres Antivalenzgatter 14. Das Ergebnis wird einem Antivalenzgatter 15 zugeführt, welches eine modulo-2-Addltion mit dem Datenstrom des Hauptrahmens B durchführt, als deren Ergebnis das Quellensignal BQ entsteht. Die entwürfelten Datenströme stehen der weiteren Verarbeitung im Empfänger zur

Verfügung.

In dem aus der genannten Technischen Richtlinie ARD/ZDF Nr.3 R1 bekannten Empfänger erfolgt nach der Entwürfelung die Beseitigung des Einzelbitmultiplex. Das Einzelbltmultlplexverfahren Ist ein weiteres Merkmal des Übertragungsverfahrens und

beinhaltet die Verschachtolung von jeweils zwei Informationsblöcken mit je 77 Bits innerhalb eines Hauptrahmens. Das istbesonders wegen des angewandten 4-PSK-Modulationsviirfahrens vorteilhaft, da bei der Demodulation die Entstehung von

Doppelbitfehlern begünstigt wird. Durch die bitweise Verschachtelung teilt sich ein sonst in einem Block mit 77 Bits auftretender Doppelbitfehlor in zwei Einzelbitfehler innerhalb von zwei verschiedenen Blöcken auf. Da Jeder dieser Blöcke In sich

abgeschlossen fehlergeschützt ist, wirkt sich diese Maßnahme vorteilhaft auf die Fehlerkorrokturkapazitat aus.

Der Nachteil dieser bekannten Schaltungsanordnung für dei) Descrambler besteh! darin, daß die Datenströmo der Hauptrahmen A und B mit einer Datenrate von 10,24 Mbit/s verarbeitet werden müssen. Deshalb arbeitet das Schieberegister 2 des Psoudozufallsger orators mit einer Taktfrequenz von 10,24 MHz. Das wirkt sich bei der Einbeziehung dieser Schaltung in eine Großintegration äußerst negativ aus, da sie hohe dynamische Anforderungen an das Technologlenivea j stellt und insbesondere bei Anwendung der CMOS-Technologie zusätzlich Verlustleistungsproblome

auftreten. Das ist darauf zurückzuführen, daß bei dieser Technologie im Frequenzbereich von einigen MHz die dynamische

Verlustleistung gegenüber der statischen dominiert. Aus diesem Grund verhält sich die Verlustleistung eines CMOS-Inverters

bei konstanter Betriebsspannung und Lastkapazität proportional zur Anzahl der Signalwechsel pro Zeiteinheit.

Ziel der Erfindung

Ziel der Erfindung Ist es, einen Descrambler, Insbesondere für digitale Satellltenhörrundfunksignale zu schaffen, der bessere Voraussetzungen für eine Großintegration bietet, indem die Verlustleistung gesenkt wird und geringere dynamische Anforderungen an dos Technologieniveau gestellt werden.

Darlegung des Wesons der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, einen Descrambler, insbesondere für digitale Satellltenhörrundfunksignale anzugeben, mit dem es unter Beibehaltung der Codierung für die Entwürfelung der Datenströme der Hauptrahmen A und B möglich ist, die genannten Voraussetzungen für eine Großintegration besser zu erfüllen. Dazu sollen in den kombinatorischen und sequentiellen Digitalschaltungen die mittlere) Anzahl der Sign&lwechsel pro Zelteinheit und die maximal vorkommende Datenrate reduziert weiden.

Die Aufgabe wird mit einem Descramblor, insbosondbro für digitale Satellitenhörrundfunksignale, der einen Festwertspeicher zur Schieberegistervoreinstellung aufwoist, orfindungsgemäß dadurch gelöst, daß ein erstes Schieberegister, bostehond aus vier hintoroinandergoschalteton Zellen, und ein zweites Schieberegister, bestehend aus fünf in Serie geschaltoten Zollen durch Kreuzkopplung miteinander verbunden sind, indem der Ausgang der zweiten Zelle und dor Ausgang der vierton Zolle des ersten Schieberegisters an die Eingänge oinos orston Antivalenzgatters geführt sind, dessen Ausgang mit dom Eingang dor ersten ZeIIo des zweiten Schieberegisters vorbundon ist und indem der Ausgang der fünften Zelle und der Ausgang der dritton ZcIIo dos zweiten Schieberegisters an die Eingänge eines zweiten Antivalenzgatter geführt sind, dessen Ausgang mit dem Eingang der erston Zelle des ersten Schieberegisters in Verbindung steht. Die jeweils 1 Bit Speicherkapazität aufweisenden Schieberegisterzollen werden hier und im folgenden in Verschioberichtung gezählt, Der Ausgang der fünften Zelle des zweiten Schieberegisters ist weiterhin mit einem Eingang eines dritton Antivalenzgatters verbunden, an dessen anderen Eingang eine erste Eingangssignalklemme angeschlossen Ist. Der Ausgang der vierten ZoIIo des ersten Schieberegisters und eine zweite Eingangssignalklemme sind an die Eingänge eines vierten Antivalenzgatters geführt, während der Ausgang der fünfton Zelle dos zweiton Schieberegisters und der Ausgang der dritten Zelle des erston Schieberegisters mit den Eingängen eines fünften Antivalenzgatter verbunden sind. Der Ausgang des fünfton Antivalenzgatters ist an einen Eingang eines sochsten Antivalenzgatters geführt, dessen anderer Eingang mit einer dritten Eingangssignalklomme in Vorbindung steht. Der Ausgang der dritten Zelle des zweiten Schieberegisters und der Ausgang der vierten Zolle dos ersten Schieberegisters sind mit don Eingängen eines siobonton Antivalenzgatter verbunden, dessen Ausgang an einen Eingang eines mit seinem anderen Eingang mit einer viorton Eingangssignalklemmo in Vorbindung stehenden achten Antivalenzgatter angeschlossen ist. Die Ausgänge dos dritten, vierten, sochsten und achten Antivalenzgatters sind auch die Ausgangssignalklemmon dos Descrambilors.

Festwertspeicher, erstes und zweites Schieberegister sowie erstes und zweites Antivalenzgatter bilden einen Pseudozufallsfolgengonerator mit definierter Startbedingung, Die erzeugten Psoudozufallsfolgon werden durch eine mit Hilfe der dritten, vierten, sechsten und achten Antivalenzgatter realisierte modulo-2-Ado.itiori jeweils mit don an don Eingangssignalklommen anliegenden Daten verknüpft, An don Ausgangssignalklemmen können dann vier unvorscrambelte Datenströme abgegriffen worden. Für die Entwürfelung dor an der dritten und vierten Eingangssignalklemmo vorliegenden Daten wird als Zwischenschritt eine modulo-2-Addition mit dem fünften und siebenten Antivalenzgatter durchgeführt. Sie erhalten ihre Eingangssignal© von don entsprechenden Zellen des ersten und zwoiton Schieberegisters. Dor Festwertspeichor dient der Speicherung eines Anfangszustandes für beide Schieberegister. Der Ubernahmozekpunkt muß so gewählt worden, daß die zur Entwürfelung benötigte Psoudozufallsfolgo In bezug auf die zu entwürfelndon Datenfolgen einon geeigneten Anfangswert sowie eine entsprechende Sequenz aufweist. Werden die Schieberegister so geladen, daß ausgehend von dom durch die bekannte Richtlinie für don Satollitenhörrundfunk vorgegebenen Anfangszustand für das Schieberegister der zugehörigen bekannten Anordnung in Verschioberichtung betrachtet in den Zellen des orston Schieberegisters die Worte 1,1,1, O und in den Zellen des zweiten Schieberegisters die Worte 0,0,1,1,1 stehen, und erfolgen die Verknüpfungen in der beschriebenen Art und Weise, so ist es mit der orfindungsgemaßon Descramblorschaltung möglich, Datenströmo mit gleicher Rahmenstruktur und Bitzuordnung zu ontwürfeln, die die halbe Datenrate (5,12 Mbit/s) aufweisen. Ausgehend von den angegebenen Abgriffen des dritten, vierten, fünften und siebenten Antivalenzgatters an den Schieberegistern können die Abgriffe dieser Antivalenzgatter einheitlich einen Versatz entgegen der Vorschieberichtung um eine, zwei odor drei Schieborogistorzellon aufweisen. Um für diese Art der \ 'erknüpfung die beschriebene Arbeitsweise des Doscramblers zu gewährleisten, Ist eine dom gewählten Versatz entsprechend vorgelagerte Ladung dos Festwertspeichors erforderlich.

Infolge der Möglichkeit, mit dem erfindungsgemäßen Descrambler Datenströme mit der halben Datonrnte entwürfuln zu könnon, sieht eine zweckmäßige Ausführung vor, an die Eingangssignalklemmen des Doscramblers die Ausgangssignale dos Einzelbitdemultiploxers zu führen. Die an der ersten und zweitenEingangssignalUemme anliegenden Signale sind zwei parallelisiorte Datentoilströmo die aus dem Datonstrom des einen Hauptrahmens, z. B. A, gebildet worden sind. An der dritten und vierten Eingangssignalklomme liegen zwei parallolisiorte Datenteilströme, die aus dem Datenstrom des anderen Hauptrahmens, z. B. B, nach der Beseitigung des Einzelbitmultiplex hervorgegangen sind. Die F.ntwürfelung dor Datenteilströmo geht wie beschrieben vonstatten. Dio Arbeitsweise dos Doscramblors mit der halben Datenrate gestattet seino Integration bereits auf oinom Technologieniveau, das geringe Anforderungen an die dynamischen Werte stellt. Weiterhin bedingt die h -Ibierto Taktfrequenz der beiden Schieberegister eine Verringerung der Verlustleistung in den sequentiellen und kombinatorischen Schaltungen, da in diosen Schaltungen die mittloro Anzahl von Signalwechseln pro Zeiteinheit reduziert worden ist. Der erfindungsgemäße Descrambler kann auch ah Scrambler eingesetzt werden, wenn der vorgeschaltete Einzelbitdomultiploxer entfällt und dafür ein Ein lelbitmultiplexor nachgeschaltet ist.

Ausführungsbelsplel

Eine zweckmäßige Ausführung der Erfindung soll nachstehend an einem Ausführungsb ilspiel erläutert werden. Hierzu zeigt

Fig. 2: einen Tunktionsschaltplan eines erfindungsgemäßen Descramblors mit vorgeschaltetem Einzelbitdamultiplexer

Der Descramblor 16 enthält als Grundbausteine einen Festwertspeicher 1 und zwei Schieberegister 17,18. Das Schieberegister 17 besteht aus vier in Serio geschalteten Zellen r319, r 2 20, r1 21, rO 22. DasSchieboregistei 18umfaßtfünfin Serie geschaltete Zellonr4 23, r3 24, r 2 25, r 1 26, r O 27. Zum Doscrambler 16 gehören weiterhin acht Antivalenzgatter 28,29, 30,31,32,33,34,35. Dem Descramblor 16 ist ein Einzolbitdemultiplexer 36 mit einem Eingang AS und einem Eingang BS vorgeschaltet. Ein erster Ausgang des Einzelbitdemultiplexers 36 ist über eine Eingangssignalklomme AS' mit einem ersten Eingang dos Antivalenzgatters 32 verbunden, während ein zweiter Ausgang des Einzelbitdemultiploxers 36 über eine F.ingangssignalklemme AS" zu einem ersten Eingang des Antivalenzgatters 33 goführt ist. Der dritte Ausgang des

Elnzolbitdomultiploxers 36 ist über eine Eingangssignalklemme BS' an einen ersten Eingang des Antivalenzgatters 34 angeschlossen und dor vierte Ausgang ist über eine Eingangssignalklomme BS" an einen ersten Eingang des Antivalenzgatters 35 geführt. Die Ausgänge der Antivalenzgatter 32,33,34,35 sind jeweils an eine Ausgangssignalklemme AQ', AQ", BQ' bzw. BQ" des Descramblers 16 geführt.

Die beiden Schieberegister 17,18 weisen eine Kreuzkopplung auf. Hierzu sind der Ausgang der Zolle r2 20 des Schieberegisters 17 und der Ausgang der Zelle rO 22 des gleichen Schieberegisters 17 an jeweils einen Eingang des Antivalenzgatters 28 geführt. Der Ausgang das Antivalenzgatters 28 ist an den Eingang des Schieberegisters 18, d. h. an den Eingang der ZeIIo r 4 23 des Schieberegisters 18 angeschlossen. Als zweite Komponente der Kreuzkopplung ist der Ausgang der Zolle r2 25 mit einem Eingang und der Ausgang dor Zelle rO 'Cl dos Schieberegisters 18 mit dem anderen Eingang des Antivalenzgatters 29 verbunden, dessen Ausgang mit dem Eingang der Zelle r3 19 des Schieberegisters 17 in Verbindung steht, welche den Eingang dos Schieberegisters 17 darstellt, Der Festwertspeicher 1 ist mit allen Zellen der Schieberegister 17,18 verbunden.

Dem Ausgang der Schieberegisterzelle rO 27 des Schieberegisters 18 Ist weiterhin ein zweiter Eingang dos Antivalenzgatters 32 nachgeschaltet. Der Ausgang der Zelle rO 22 des Schieberegisters 17 ist an einen zweiten Eingang des Antivalenzgatters 33 geführt. Der Ausgang der Zelle r 1 21 des Schieberegisters 17 ist mit einem ersten Eingang des Antivalenzgatter^ 30 und der Ausgang der Schieberegisterzelle rO 27 des Schieberegister 18 ist mit einem zweiten Eingang des Antivalenzgatter 30 verbunden, dem ausgangsseitlg ein zweiter Eingang des Antivalenzgatters 34 nachgeschaltet ist. Der Ausgang der Schieberegisterzelle rO 22 des Schieberegisters 17 ist mit einem ersten Eingang des Antivalenzgatters 31 und der Ausgang der Zolle r2 25 des anderen Schieberegisters 18 ist mit einem zweiton Eingang dos Antivalenzgatters 31 verbunden, dem ausgangsseitlg ein zweiter Gingong des Antivalenzgatters 35 nachgeschaltet Ist.

Ein verwürfelter Datenstrom des Hauptrahmens A liegt mit einor Datenrate von 10,24 Mbit/s an der Signalklornme AS und ein verwürfelter Datenstrom dos Hauptrahmens B liegt mit der gleichen Datenrate an der Signalklemme BS an. Der Einzolbitdemultipiexer 36 vorarbeitet beide Datenströme so, daß an seinen Ausgängen nur noch parallelisierte Datonteilströme mit der halben Datenrate, d.h. mit 5,12 Mbit/s vorhanden sind. Der an der Sinnalklommo AS eingespeiste Datenstrom des Haupti ahmons A wird in die boldon, an den Signalklemmen AS' und AS" anliegenden parallelen Datonteilströme aufgeteilt. Analog dazu wird dor an der Signalklemme BS eingespeiste Datensl; om des Hauptrahmens B in die beiden, den Signalklemmon BS' und BS" zugeordneten parallelen Datonteilströme zerlogt. Unter Berücksichtigung dor Zählweise, daß das erste Hauptrahmonbit mit dem ersten Bit des Hauptrahmensynchronwortes identisch ist, enthalten die parallelisierten Datonteilströme an den Eingangssignalklemmen AS' und BS' alle zu entwürfelnden ungeradzahligen Hauptrahmenbits und die parallelisierten Datontellströme an den Eingangssignalklemmon AS" und BS" dos Descramblers 16 alle zu entwürfolndon geradzahligen Hauptrahmenbits.

Die Taktelngängo aller Schloboregisterzellon der Schieberegister 17,18 worden mit der halbierten Systemtaktfrequenz angeregt, so daß die Verschiebefrequenz nur noch 5,12 MHz beträgt. Zum Beginn eines joden Hauptrahmens worden die beiden Schieberegister 17 und 18 auf einen definierten Anfangswert gesetzt. Dazu worden die Daten aus dom Festwertspeicher 1 übernommen. Dor Dateninhalt hängt dabei unmittelbar vom Übernahmezeitpunkt ab. Wenn an den Signalklemmon AS' und BS' des dreizehn'«) H auptrahmenbit und an den Signalklemmen AS" und BS" das vierzehnte Hauptrahmonbit anliegen, beginnt der Entwürfoli'.ngszyklus. DieDatonübornahmevom Festwertspeicher 1 in die Schieberegister 17,18 muß spätestens zu diesem Zeitpunkt erfolgen. Während dor für die Entwürfelung der dreizehnten und vierzehnten Hauptrahmenbits gültigen Taktphaso müsson die Schloborogistorzellon folgende Ausgangssignale liefern:

Schieberegister 17	Ausgangs
	signal
Schiej>erogi8terzeller3 19	1
Schieberegisterzelle r 2 20	1
Schieberegisterzelle r1 21	1
Schieberegisterzolle rO 22	0
Schieberegister 18
Schiol)oreglsterzeiler4 23	0
Schieberegisterzelle r3 24	0
Schie'3eregisterze!ler2 25	1
Schioberoglsterzelleri 26	1
SchleboregistorzellorO 27	1

Während dieser Taktphase werden zur Entwürfelung der parallelislorton Datenströme folgende, durch den aktuellen Inhalt der Schieberegister 17,18 vorgegebene Operationen ausgeführt:

1. An der Ausfjangssignalklemme AQ' wird das dreizehnte Hauptrahmenbit des Hauptrahmons A durch die modulo-2-Addition dos dreizehnten Hauptrahmenbits an der Eingangssignalklemme AS' mit dem Wert 1 gebildet, d. h. das dreizehnte Hauptrahmenbit an der Signalklemme AS' wird negiert.

2. An der Ausgangssignalklemme AQ" entsteht das vierzehnte Hauptrahmenbit des Hauptrahmons A durch die modulo-2-Addition des vierzehnten Hauptrahmenbits an der Eingangssignalklomme AS" mit dem Wert 0, d. h. das vierzehnte Hauptrahmenbit an der Eingangssignalklemme AS" bleibt unverändert.

3. An dor Ausgangssignalklemrre HQ' ergibt sich das dreizehnte Hauptrahmenbit dos Hauptrahmens B aus der modulo-2-Addition des dreizehnton Haup'rahmenbits an der Eingangssignelklemme BS' mit dom Wert 0, d. h. das dreizehnte Hauptrahmenbit an der Signalklemme BS' bleibt unverändert.

4. An der Ausgangssignalklemme BQ" berechnet sich das vierzehnte Hauptrahmenbit des Hauptrahmens B aus der modulo-2-Additfon des vierzehnten Hauptrahmenbits an der Eingangssignalklemme BS" mit dem Wert 1, d. h. das vierzehnte Hauptrahmenbit an der Eingangssignalklemme BS" ^Vd negiert.

Der Inhalt der beiden Schieberegister 17,18, dar sich In der (olgenden Taktphase ergibt, Ist durch die beschriebene Kreuzkopf, lung vorgegeben. Damit entstehen neue Werte für die modulo-2-Addltlcin, die für die Entwürfelung der fünfzehnten und sechzehnten Hauptrahmenbits der Hauptrahmen A und B gültig sind und mit der vorgegebenen Codierung übereinstimmen. Der vollständige Entwürfelungszyklus ist innerhalb der Hauptrahmen A und B nach 154 Schieberegisterzuständen abgeschlossen und wird im folgenden Hauptrahmen A bzw. B zum gleichen Zeitpunkt erneut ausgelöst. An den Ausgangssignalklemmen AQ', AQ", BQ', BQ", werden die parallellsierten Dotentellströme der Hauptrahmen A und B für die nachgeschaltoten Baugruppen des digitalen Satellitenhörrundfunkempfängers zur Rückgewinnung der Audiosignale bereitgestellt.

Claims (4)

1. Descrambler, insbesondere für digitale Satellitenhörrundfunksignale mit einem Festwertspeicher zur Schieberegistervoreinstellung, gekennzeichnet dadurch, daß ein erstes Schieberegister (17), bestehend aus vier hintereinandergeschalteten Zellen (19,20,21,22), und ein zweites Schieberegister (18), bestehend aus fünf hintareinandergeschalteten Zellen (23,24,25,26,27), durch Kreuzkopplung miteinander verbunden sind, indem der Ausgang der zweiten Zelle (20) und der Ausgang der vierten Zelle (22) des ersten Schieberegisters (17) an die Eingänge eines ersten Antivalenzgatters (28) geführt sind, dessen Ausgang mit dem Eingang dor ersten Zelle (23) des zweiten Schieberegisters (18) verbunden ist und indem der Ausgang der fünften Zelle (27) und der Ausgang der dritten Zelle (25) des zweiten Schieberegisters (18) an die Eingänge bines zweiten Antivalenzgatters (29) geführt sind, dessen Ausgang mit dem Eingang der ersten ZaIIe (19) des ersten Schieberegisters (17) in Verbindung steht, daß der Ausgang der fünften Zelle (27) des zweiten Schieberegisters (18) und eine erste Eingangssignalklemme (AS') mit den Eingängen eines dritten Antivalenzgatters (32) verbunden sind, der Ausgang der vierten Zelle (22) des ersten Schieberegisters (17) und eine zweite Eingangssignalklemme (AS") an die Eingänge eines vierten Antivalenzgatters (33) geführt sind, der Ausgang der fünften Zelle (27) des zweiten Schieberegisters (18) und der Ausgang der dritten Zelle (21) des ersten Schieberegisters (17) mit den Eingängen eines fünften Antivalenzgatters (30) verbunden sind, dessen Ausgang an einen Eingang eines mit seinem anderen Eingang mit einer dritten Eingangssignalklemme (BS') in Verbindung stehenden sechsten Antivalenzgatter (34) geführt ist, der Ausgang der dritten Zelle (25) des zweiton Schieberegisters (18) und der Ausgang der vierten Zelle (22) des ersten Schieberegisters (17) mit den Eingängen eines siebenten Antivalenzgatters (31) verbunden sind, dessen Ausgang an einen Eingang eines mit seinem anderen Eingang mit einer vierten Eingangssignalklemme (BS") in Verbindung stehenden achten Antivalenzgatters (35) angeschlossen ist, wobei die Ausgänge des dritten, vierten, sechsten und achten Antivalenzg&tters (32,33,34,35) die Ausgangssignalklemmen (AQ', AQ", BQ', BQ") des Descrambiers (16) sind.

2. De.'icrambler nach Anspruch 1, gekennzeichnet dadurch, daß der mit einer Schieberegisterzellg verbundene Eingang des dritten Antivalenzgatters (32), der mit einer Schieberegisterzelle verbundene Eingang des vierten Antivalenzgatters (33), beide Eingänge des fünften Antivalenzgatters (30) und beide Eingänge des siebenten Antivalenzgatters (31) ausgehend von den in Anspruch 1 für diese Gatter angegebenen Abgriffen an den Schieberegistern (17,18) einheitlich einen Versatz entgegen der Verschieberichtung um eine, zwei oder drei Schieberegisterzellen aufweisen.

3. Descrambler nach Anspruch 1 und/oder 2, gekennzeichnet dadurch, daß an die Eingangssignalklemmen (AS', AS", BS', BS") des Descrambiers (16) die Ausgänge eines Einzelbitdemultiplexers (36) angeschlossen sind.

4. Descrambler nach Anspruch 1 und/oder 2, gekennzeichnet dadurch, daß an die Ausgangssignalklemmen (AQ', AQ", BQ', BQ") des als Scrambler arbeitenden Descrambiers (16) die Eingänge eines Einzelbitmultiplexers angeschlossen sind.