DD258498A1

DD258498A1 - GATE CONTROLLED HIGH VOLTAGE ELEMENT WITH GREAT POWER RESULTS

Info

Publication number: DD258498A1
Application number: DD30079287A
Authority: DD
Inventors: Dietmar Glaser; Reinhard Herzer; Juergen Schmidt
Original assignee: Ilmenau Tech Hochschule
Priority date: 1987-03-16
Filing date: 1987-03-16
Publication date: 1988-07-20

Abstract

Die Erfindung betrifft ein gategesteuertes Hochspannungsbauelement, herstellbar in einkristallinen Siliziumscheiben oder vollstaendig dielektrisch isolierten Inseln, welches in integrierten Schaltungen bei der Ansteuerung peripherer Elemente seine Anwendung findet und parallel mit der entsprechenden Niederspannungsansteuerlogik hergestellt werden kann. Durch die Darlingtonkombination eines DMOS-Hochspannungstransistors mit einem Bipolarhochspannungstransistor hoher Stromverstaerkung in einer integrierten Schaltung wird eine hohe Stromergiebigkeit erreicht.The invention relates to a gate-controlled high-voltage component, producible in monocrystalline silicon wafers or completely dielectrically isolated islands, which finds its application in integrated circuits in the control of peripheral elements and can be produced in parallel with the corresponding low-voltage control logic. By Darlington combination of a DMOS high voltage transistor with a bipolar high voltage transistor high Stromverstaerkung in an integrated circuit high current yield is achieved.

Description

Hierzu 1 Seite ZeichnungFor this 1 page drawing

Field of application of the invention

Die Erfindung betrifft gategesteuerte Hochspannungsbauelemente, herstellbar in einkristallinen Siliziumscheiben oder vollständig dielektrisch isolierten Substraten (VDI), welche in integrierten Schaltungen bei der Ansteuerung peripherer Elemente ihre Anwendung finden und parallel mit der entsprechenden Niederspannungsansteuerlogik hergestellt werden können.The invention relates to gate-controlled high-voltage components which can be produced in monocrystalline silicon wafers or completely dielectrically isolated substrates (VDI) which find their application in integrated circuits in the control of peripheral elements and can be produced in parallel with the corresponding low-voltage control logic.

Characteristic of the known state of the art

Integrierbare Hochspannungstransistoren sind aus mehreren Patentschriften sowie Zeitschriftenveröffentlichungen bekannt.Integratable high voltage transistors are known from several patents and periodical publications.

Merkmale der vorgestellten Bauelemente sind hohe Durchbruchspannung und einfache Integrierbarkeit mit Niederspannungsbauelemente auf einkristallinen Siliziumscheiben sowie VDI-Substraten. Um hoheDurchbruchspannungenzu erreichen, ist die Anwendung von Feldplatten und Floatingelementen Stand der Technik (Patentschrift DE 3121223 und DE 3121224). Spezielle Forderungen in bezug auf Stromergiebigkeit, leistungsarme Ansteuerung sowie Potentialfreiheit der Hochspannungstransistoren tragen verschiedene Ausführungsbeispiele Rechnung (A.R.Hartman et. al. IEDM 1981 p. 250—253; Stupp, Colak IEDM 1981 p. 426-428; G. Remmerie IEEE Journal of Solid-State Circuits SC-19 [1984] 3 p. 406).Features of the presented components are high breakdown voltage and easy integration with low-voltage components on single-crystal silicon wafers and VDI substrates. In order to achieve high breakdown voltages, the use of field plates and floating elements is state of the art (patent DE 3121223 and DE 3121224). Special requirements with regard to current yield, low-power activation and freedom from potential of the high-voltage transistors are taken into account in various embodiments (ARHartman et al., IEDM 1981 p 250-253, Stupp, Colak IEDM 1981 pp. 426-428, G. Remmerie IEEE Journal of Solid -State Circuits SC-19 [1984] 3 p. 406).

Gegenüber reinen Uni- oder Bipolarlösungen mit ihren spezifischen Vor- und Nachteilen wie verschwindende Steuerleistung, hohe Schaltgeschwindigkeit, geringe Stromergiebigkeit, hoher Einschaltwiderstand bzw. hohe Stromergiebigkeit, kleiner Einschaltwiderstand und hohe Steuerleistung wurden in letzter Zeit verstärkt Kombinationsvarianten mit MOS-Eingang und Bipolarausgang vorgestellt.Compared to pure unipolar or bipolar solutions with their specific advantages and disadvantages such as vanishing control power, high switching speed, low current yield, high on-resistance or high current yield, low on-resistance and high control performance have been increasingly introduced combination variants with MOS input and bipolar output.

Solche Varianten, die die wichtigsten Vorteile von Bipolar-und MOS-Bauelementen miteinander vereinigen, haben gewöhnlich den Nachteil parasitärer Vierschichtelemente. Das Zünden dieser Thyristoranordnungen kann nur durch wohlüberlegte Dimensionierung und geeignete Wahl des Arbeitspunktes des Bauelementes umgangen werden.Such variants, which combine the most important advantages of bipolar and MOS devices, usually have the disadvantage of parasitic four-layer elements. The ignition of these thyristor arrangements can be circumvented only by well-considered dimensioning and appropriate choice of the operating point of the component.

Object of the invention

Ziel der Erfindung ist es, integrierfähige gategesteuerte Hochspannungsbauelemente mit MOS-Eingang vorzuschlagen, die eine Spannungsfestigkeit bis 400V, eine verschwindende Steuerleistung, hohe Stromergiebigkeit und eine hohe Stromverstärkung des Ausgangsbipolartransistors sowie keine parasitären Vierschichtelemente aufweisen.The aim of the invention is to propose integratable gate-controlled high-voltage components with MOS input, which have a dielectric strength up to 400V, a vanishing control power, high current yield and a high current gain of the output bipolar transistor and no parasitic four-layer elements.

-2- 258 Darlegung des Wesens der Erfindung-2- 258 Presentation of the Essence of the Invention

Es ist Aufgabe der Erfindung, ein gategesteuertes Hochspannungsbauelement vorzuschlagen, das eine hohe Stromergiebigkeit, geringe Restspannung und einen geringen Einschaltwiderstand aufweist sowie keine parasitären Vierschichtelemente enthält. Erfindungsgemäß wird dies durch eine Darlingtonkombination eines Hochspannungs-DMOS-Transistors mit einem Hochspannungsbipolartransistor mit gemeinsamem Drain-Kollektoranschluß und verbundenem Source-Basisanschluß erreicht. Die Gateelektrode des DMOS-Transistors bildet die Steuerelektrode des Bauelementes. Prinzipiell läßt sich eine solche erfindungsgemäße Anordnung mit jeder konventionellen DMOS-Hochspannungstechnologie realisieren. Erfindungsgemäß läßt sich ein solches Bauelement durch die Anordnung eines Systems aus Feldplatten mit festem und floatendem Potential über dem sich zwischen dem gemeinsamen Drain-Kollektorgebiet und dem Source-Basisgebiet befindenden Driftgebiet für hohe Sperrspannungen von 400 V optimieren.It is an object of the invention to propose a gate-controlled high-voltage component, which has a high current yield, low residual voltage and a low on-resistance and contains no parasitic four-layer elements. According to the invention this is achieved by a Darlington combination of a high voltage DMOS transistor with a high voltage bipolar transistor with common drain collector terminal and connected source base terminal. The gate electrode of the DMOS transistor forms the control electrode of the component. In principle, such an arrangement according to the invention can be realized with any conventional DMOS high-voltage technology. According to the invention, such a device can be optimized by arranging a system of fixed and floating potential field plates over the drift region for high blocking voltages of 400 V located between the common drain collector region and the source base region.

Eine zirkuläre Anordnung mit vom Source-Basisgebiet umschlossenen Drain-Kollektorgebiet kommt dieser Forderung noch entgegen. In ein einkristallines Siliziumsubstrat eines ersten Leitungstyps mit einer Dotierungskonzentration von 8 · 10¹⁴cm"³ werden mit Hilfe mehrerer fotolithografischer Schritte ein hochdotiertes Kontaktgebiet und ein Kanal-Basisgebiet vom zweiten Leitungstyp mit einer Dotierung von 1,5 · 10¹⁶Cm"³, welches das hochdotierte Kontaktgebiet enthält, sowie 3 hochdotierte Gebiete vom ersten Leitungstyp eingebracht. Das erste hochdotierte Gebiet vom ersten Leitungstyp bildet das gemeinsame Drain-Kollektorgebiet des erfindungsgemäßen Bauelementes und ist vom Basis-Kanalgebiet des zweiten Leitungstyps, der geforderten Spannungsfestigkeit von 400 V entsprechend, weit entfernt. Das zweite und dritte hochdotierte Gebiet vom ersten Leitungstyp befindet sich im Kanal-Basisgebiet, durch das hochdotierte Kontaktgebiet vom zweiten Leitungstyp voneinander isoliert. Das näher dem ersten untergebrachte zweite Gebiet bildet den Emitteranschluß und das dritte Gebiet den Sourceanschluß des erfindungsgemäßen Bauelementes. Eine Gateelektrode aus Polysilizium, die durch einen fotolithographischen Schritt vor dem Einbringen der einzelnen dotierten Gebiete in das Siliziumsubstrat strukturiert wurde, überdeckt, von einer dünnen Isolierschicht von typisch 100nm Dicke getrennt, das Kanalgebiet vom zweiten Leitungstyp zwischen dem Sourcegebiet und dem Substrat vollständig. Die durch Doppelimplantation und anschließende Tiefendiffusion eingestellte Kanallänge beträgt typisch 1,5μ.ηη. Mit Hilfe eines weiteren fotolithographischen Schrittes wird eine aufgebrachte Metallisierungsschicht, vorzugsweise Aluminium, so strukturiert, daß das Sourcegebiet mit dem Kontaktgebiet elektrisch verbunden ist. Weiterhin werden das hochdotierte Drain-Kollektorgebiet, das hochdotierte Emittergebiet sowie das Gate über entsprechend strukturierte Aluminiumbahnen kontaktiert.A circular arrangement with drain collector region enclosed by the source base region still accommodates this requirement. In a single crystal silicon substrate of a first conductivity type having a doping concentration of 8 x 10 ¹⁴ cm ^"3 are using a plurality of photolithography steps, a highly doped contact region and a channel base region of the second conductivity type having a doping of 1.5 x 10 ¹⁶ cm" ^3, which contains the highly doped contact region, and introduced 3 highly doped regions of the first conductivity type. The first highly doped region of the first conductivity type forms the common drain collector region of the device according to the invention and is far from the base channel region of the second conductivity type, the required withstand voltage of 400 V accordingly. The second and third highly doped regions of the first conductivity type are located in the channel base region, isolated from each other by the highly doped second conductivity type contact region. The closer to the first accommodated second region forms the emitter terminal and the third region of the source terminal of the device according to the invention. A polysilicon gate electrode patterned by a photolithographic step prior to introducing the individual doped regions into the silicon substrate completely covers the second conductivity type channel region between the source region and the substrate, separated from a thin insulating layer typically 100 nm in thickness. The channel length set by double implantation and subsequent depth diffusion is typically 1.5μ.ηη. With the aid of a further photolithographic step, an applied metallization layer, preferably aluminum, is patterned such that the source region is electrically connected to the contact region. Furthermore, the highly doped drain collector region, the highly doped emitter region and the gate are contacted via correspondingly structured aluminum tracks.

Zum Betrieb des Bauelementes wird an den Drain-Kollektoranschluß so eine Spannung in bezug auf den Emitteranschluß gelegt, daß sich der Substrat-Kanal-Basis-pn-Übergang im Sperrzustand befindet. An das Gate wird eine Spannung angelegt, deren Betrag größer der Summe der Flußspannung der Basis-Emitterdiode, gebildet aus dem Kanal-Basisgebiet vom zweiten Leitungstyp und dem hochdotierten-Emittergebiet vom ersten Leitungstyp, und der Schwellspannung des DMOS-Transistors, bestehend aus dem hochdotierten Drain-Kollektorgebiet und dem Sourcegebiet vom ersten Leitungstyp, dem Karial-Basisgebiet vom zweiten Leitungstyp sowie dem Polysiliziumgate, ist.To operate the device, a voltage with respect to the emitter terminal is applied to the drain-collector terminal such that the substrate-channel-base-pn junction is in the off-state. To the gate is applied a voltage whose magnitude is greater than the sum of the forward voltage of the base-emitter diode formed of the channel base region of the second conductivity type and the highly doped emitter region of the first conductivity type, and the threshold voltage of the DMOS transistor consisting of the heavily doped one Drain collector region and the source region of the first conductivity type, the Karial base region of the second conductivity type and the polysilicon gate is.

In diesem Falle fließt ein Majoritätsträgerstrom des ersten Leitungstyps vom Emittergebiet über die Emitter-Basisdiode weiter über das hochdotierte Kontaktgebiet über die Leitbahnverbindung zwischen Kontaktgebiet und Sourcegebiet, durch die Inversionsschicht des DMOS-Kanals und das Substratgebiet zum Drain-Kollektorgebiet. Der Strom durch die Basis-Emitterdiode fließt nun um den Stromverstärkungsfaktor B des Bipolartransistors, dertypisch etwa 20 beträgt, verstärkt, über den von Ladungsträgern vom ersten Leitungstyp überschwemmten, in Sperrichtung betriebenen Substrat-Kanal-Basis-Übergang direkt zum Drain-Kollektorgebiet. Der Gesamtstrom durch das Bauelement setzt sich dementsprechend aus dem DMOS-Kanalstrom und dem um den Faktor B verstärkten DMOS-Strom (Kollektorstrom des Bipolartransistors) zusammen.In this case, a majority carrier current of the first conductivity type flows from the emitter region via the emitter-base diode via the highly doped contact region via the interconnect between contact region and source region, through the inversion layer of the DMOS channel and the substrate region to the drain collector region. The current through the base emitter diode now flows around the current amplification factor B of the bipolar transistor, which is typically about 20, across the reverse-biased substrate-channel-base junction directly across the drain collector region from the first conductivity-type charge carriers. The total current through the component is accordingly composed of the DMOS channel current and the factor B amplified DMOS current (collector current of the bipolar transistor).

embodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Fig. 1 zeigt einen Querschnitt durch ein erfindungsgemäßes Bauelement mit zirkularer Geometrie und innenliegendem Drain-Kollektoranschluß. Als Ausgangsmaterial dienen vollständig dieleketrisch isolierte Substrate mit einer Inseltiefe von größer ΙΟμ,ιτι. Die Inseln 1 beinhalten η-leitendes einkristallines Silizium mit einer Dotierung von 8 · 1O¹⁴Cm""³. Die Inselgröße sollte so ausgelegt werden, daß ein zirkuläres Bauelement mit einem Durchmesser von 250μνη integriert werden kann. Zur technologischen Realisierung dieses Bauelementes kann auf eine DMOS-Hochspannungstechnologie zurückgegriffen werden. In dem Kanal-Basisgebiet 6 und 7 mit einer Löcherkonzentration von 1,5 · 10¹⁶cm~³, welches das hochdotierte Drain-Kollektorgebiet mit dem Leitungstyp des Substrates konzentrisch umschließt, befinden sich das Sourcegebiet 2 und das Emittergebiet 3. Über das hochdotierte Kontaktgebiet 5 wird mit Hilfe der Sourcemetallisierung 11 das Sourcegebiet 2 mit dem Kanal-Basisgebiet 6 und 7 kurzgeschlossen. Nach Anlegen einer gegenüber dem Emitterkontakt 9 positiven Spannung an den Drain-Kollektoranschluß 10 und einer in bezug auf den Emitteranschluß 9 genügend hohen positiven Spannung an das Polysiliziumgate 13 beginnt über den Drain-Kollektoranschluß 4 durch die niedrig dotierte N^:Region 14, den DMOS-Inversionskanal 15, Sourcegebiet 2, Sourcemetallisierung 11, Kontaktgebiet 5 und die Basis-Emitterdiode des npn-Transistors ein DMOS-Strom zu fließen. Der integrierte npn-Transistor, bestehend aus dem Emittergebiet 3, dem Basisgebiet 6, dem Drain-Kollektorgebiet 4 und der Driftregion 14, führt den um seinen Stromverstärkungsfaktor B verstärkten DMOS-Strom als Kollektorstrom. Mit einem Stromverstärkungsfaktor von 20, der für die angegebenen Dotierungen und eine Basisweite von 2μ,πι typisch ist, erhöht sich der Gesamtstrom des Bauelementes gegenüber einer reinen DMOS-Variante beträchtlich. Um die geforderte Spannungsfestigkeit von 400V erreichen zu können, wurde die Driftregion 14 mit einem System aus Polysiliziumfloatingelementen 17, Aluminiumfloatingelementen 8, Polysiliziumfeldplatten 16 und als Feldplatte dienenden verlängerten Emitter- und Drain-Kollektoranschlüssen 9 und 10 bedeckt, die vom Substrat 1 sowie untereinander durch Oxidschichten 18,19 voneinander dielektrisch isoliert sind. Als äußere Anschlüsse des Bauelementes dienen der Drain-Kollektoranschluß 10, der Emitteranschluß 9 sowie die Polysiliziumgateelektrode 13, die vom Kanalgebiet 7 durch eine Oxidschicht 12 von 100nm Stärke elektrisch isoliert ist.The invention will be explained in more detail below using an exemplary embodiment. Fig. 1 shows a cross section through a device according to the invention with circular geometry and internal drain collector terminal. As a starting material are completely dieleketrisch isolated substrates with an island depth of greater ΙΟμ, ιτι. The islands 1 include η-type single crystal silicon doped with 8 × 10 ¹⁴ cm ^-3 . The island size should be designed so that a circular component with a diameter of 250 μνη can be integrated. For the technological realization of this device can be used on a DMOS high voltage technology. In the channel base region 6 and 7 with a hole concentration of 1.5 × 10 ¹⁶ cm ^-3 , which concentrically surrounds the highly doped drain collector region with the conductivity type of the substrate, the source region 2 and the emitter region 3 are located above the highly doped contact region 5, the source region 2 is short-circuited to the channel base region 6 and 7 with the aid of the source metallization 11. After applying a positive voltage relative to the emitter contact 9 to the drain collector terminal 10 and a positive voltage with respect to the emitter terminal 9 to the polysilicon gate 13 via the drain collector terminal 4 through the low-doped N ^: region 14, the DMOS Inversion channel 15, source region 2, source metallization 11, contact region 5 and the base-emitter diode of the npn transistor to flow a DMOS current. The integrated npn transistor, consisting of the emitter region 3, the base region 6, the drain collector region 4 and the drift region 14, carries the DMOS current amplified by its current amplification factor B as a collector current. With a current amplification factor of 20, which is typical for the specified doping and a base width of 2μ, πι, the total current of the device compared to a pure DMOS variant increases considerably. In order to achieve the required withstand voltage of 400V, the drift region 14 was covered with a system of polysilicon floating elements 17, aluminum floating elements 8, polysilicon field plates 16 and field plate elongated emitter and drain collector terminals 9 and 10 extending from the substrate 1 and one another by oxide layers 18,19 are dielectrically isolated from each other. The outer terminals of the device are the drain collector terminal 10, the emitter terminal 9 and the Polysiliziumgateelektrode 13, which is electrically isolated from the channel region 7 by an oxide layer 12 of 100 nm thickness.

Claims

1. Gate-controlled high-voltage component with a breakdown voltage greater than 400 V, which is integrated with low-voltage components in a circuit, characterized in that in the integrated series connection of a DMOS high-voltage transistor with a lateral bipolar high-voltage transistor, the channel region of the DMOS transistor and the base region of the bipolar transistor has a common Form area of the same doping.

2. Gate-controlled high-voltage component according to claim 1, characterized in that in the common channel base region, the source region of the DMOS transistor and the emitter region of the bipolar transistor with the channel base region opposite conductivity type are housed electrically insulated from each other.

3. Gate-controlled high-voltage component according to claim 1 and 2, characterized in that the source region via the Sourcemetallisierung and introduced between the source and the emitter region highly doped contact region of the conductivity of the channel base region is short-circuited to the channel base region.

4. Gate-controlled high-voltage component according to claim 1 to 3, characterized in that a system of doped polysilicon and Aluminiumfloatingelementen and aluminum and polysilicon field plates, which are electrically insulated from the underlying substrate region and each other by insulating layers, between the channel base region and the common drain Collector region is arranged on the semiconductor surface.

5. Gate-controlled high-voltage component according to claim 1 to 4, characterized in that the channel base region, the, drain collector region encloses circular.

6. Gate-controlled high-voltage component according to claim 1 to 5, characterized in that a monocrystalline silicon wafer is used as the substrate.

7. Gate-controlled high-voltage component according to claim 1 to 5, characterized in that the component is housed in a completely dielectrically isolated monocrystalline silicon island.