DD255402A1 - Schaltungsanordnung zur zaehlratenmessung - Google Patents
Schaltungsanordnung zur zaehlratenmessung Download PDFInfo
- Publication number
- DD255402A1 DD255402A1 DD29813086A DD29813086A DD255402A1 DD 255402 A1 DD255402 A1 DD 255402A1 DD 29813086 A DD29813086 A DD 29813086A DD 29813086 A DD29813086 A DD 29813086A DD 255402 A1 DD255402 A1 DD 255402A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- counter
- count
- frequency
- input
- memory
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zur Zaehlratenmessung, die bei der periodischen Abtastung frequenzanaloger Signale mit grossem Frequenzbereich anwendbar ist. Die Aufgabe besteht darin, eine Schaltungsanordnung zu schaffen, die im Bereich von 1/min bis 10 000/s automatisch eine aus der Periodendauer abgeleitete Frequenz- oder reziproke Periodendauermessung mit kontinuierlichem Uebergang der beiden Methoden gewaehrleistet und die zugehoerige Zaehlrate mit hoher Genauigkeit berechnet. Erfindungsgemaess ist eine Recheneinheit mit einem Zaehler sowie zwei Speichern verbunden, die parallel mit einem Zeitgeber gekoppelt sind, und weiterhin ist der Ausgang eines Taktgebers auf einen Eingang einer Recheneinheit gefuehrt und diese mit einem Hilfszaehler und einem Anzeigespeicher verbunden. Fig. 1
Description
Das Differenzierglied bildet aus dem Eingangssignal je Periode einen Zählimpulsfür den Zähler. Nach einer vorgegebenen durch den zulässigen Meßfehler festgelegten Impulszahl gibt dieser ein Übertragssignal an die Recheneinheit ab.
Der Taktgeber erzeugt periodisch Impulse, die den Beginn eines Abtastintervalles kennzeichnen. Ist ein erster Speicher zu diesem Zeitpunkt gelöscht, übernimmt er mit dem ersten Zählimpuls des Abtastintervalles die Uhrzeit des Zeitgebers, mit dem zweiten und jedem weiteren Zählimpuls übernimmt ein zweiter Speicher die Uhrzeit des Zeitgebers.
Bei hoher Zählrate des Eingangssignales erzeugt der Zähler innerhalb eines Abtastintervalles mindestens einen Übertragungsimpuls. Dieser veranlaßt über die Recheneinheit ein Sperren der Eingänge des ersten und zweiten Speichers und löscht deren Inhalt. Zu Beginn der neuen Taktperiode übernimmt die Recheneinheit den Stand des Zählers Z, dividiert diesen durch die Zeitdauer des Abtastintervalles T und gibt das Ergebnis als Zählrate Z auf den Anzeigespeicher
Bei niedriger Zählrate des Eingangssignales erzeugt der Zähler innerhalb des Abtastintervalles keinen Übertragsimpuls. Am Ende eines solchen Abtastintervalles bildet die Recheneinheit die Differenz der Uhrzeiten T', die in den Speichern B und A gespeichert sind
T' = T8 -Ta . (2)
und bildet die Zählrate durch Division des Zählerstandes Z mit T'
Z = jr (3)
Weiterhin wird der erste Speicher mit dem Inhalt des zweiten Speichers durch die Recheneinheit voreingestellt. Bei sehr niedriger Zählrate des Eingangssignales entfällt auf ein Abtastintervall weniger als 1 Zählimpuls, es wechseln ein oder mehrere Abtastintervalle ohne Zählimpuls, im folgenden als Leertakt bezeichnet, mit einem Abtastintervall mit einem Zählimpuls. Zur Zählratenberechnung werden mit einem Hilfszähler die Leertakte η gezählt und es erfolgt erst am Ende eines Abtastintervalles mit Zählimpuls eine Zählratenberechnung gemäß Gleichung (3), solange η kleiner als ein vorgewählter Grenzwert m, ist; für η > m wird
Z = O (4)
gesetzt und die Inhalte der Speicher A und B gelöscht. Der Vorteil der Erfindung besteht darin, daß sich das Gerät automatisch in einem Meßbereich von mindestens 1:100000 auf das Zeitregime des Eingangssignales einstellt bei einer vorgegebenen Genauigkeit der Zählratenbestimmung und vorgegebenen Dauer der Taktperiode zur Signalauswertung.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Dazu zeigen die zugehörigen Figuren
Figur 1: die Schaltungsanordnung zur Zählratenmessung Figur 2: Impulsdiagramm zu Figur 1.
Die Schaltungsanordnung zur Zählratenmessung besteht aus einem Differenzierglied 1, das aus jeder Periode des Eingangssignales 101 einen Zählimpuls 102 bildet, dereinen Zähler 2 ansteuert. Ein Taktgeber 7 steuert mit zeitperiodischen Taktsignalen 104 eine Recheneinheit 8, deren Steuer-und Datenleitungen mit dem Zähler 2, einem ersten Speicher 4, einem zweiten Speicher 6, einem Anzeigespeicher 9 und einem Hilfszähler 5 verbunden sind.
Zu Beginn einer ersten Taktperiode sind der Zähler 2 durch das Rückstellsignal 116 und der Hilfszähler 5 durch das Rückstellsignal 109 rückgestellt und die Speicher 4 und 6 und der Anzeigespeicher 9 gelöscht. Mit dem ersten Zählimpuls 102 wird vom ersten Speicher 4 die Uhrzeit 103 des Zeitgebers 3 übernommen und danach der Eingang des ersten Speichers 4 durch die Recheneinheit 8 mit dem ersten Steuersignal 107 gesperrt. Mit dem zweiten und jedem weiteren Zählimpuls 102 wird durch das zweite Steuersignal 108 die Übernahme der Uhrzeit des Zeitgebers 3 in den zweiten Speicher 4 veranlaßt. Weiterhin wird jeder Zählimpuls 102 im Zähler 2 gezählt. Für den weiteren Ablauf werden 3 Fälle unterschieden:
a) Zwischen zwei Taktsignalen 104 sind so viele Zählimpulse 102 vorhanden, daß der Zähler 2 ein oder mehrere Übertragssignale 110 erzeugt. Sobald ein Übertragssignal 110 erzeugt wird, sperrt die Recheneinheit 8 mit dem ersten Steuersignal 107 und dem zweiten Steuersignal 108 die Eingänge des ersten Speichers 4 und des zweiten Speichers 6 und löscht deren Speicherinhalte 112 und 113. Mit dem nächsten Taktsignal 104 übernimmt die Recheneinheit 8 den Zählerstand 111 des Zählers 2, stellt den Zähler 2 mit dem Rückstellsignal 116 zurück und bildet den Quotienten nach Gl. (1) und überträgt das Ergebnis 114 mit dem Übergabesignal 115 in den Anzeigenspeicher 9.
b) Zwischen zwei Taktimpulsen 104 sind so wenig Zählimpulse 102 vorhanden, daß der Zähler 2 kein Übertragssignal 110 erzeugt. Mit dem zweiten Taktimpuls übernimmt die Recheneinheit 8 den Zählerstand 111 des Zählers 2, den Inhalt 112 des ersten Speichers 4 und den Inhalt 113 des zweiten Speichers 6 und überschreibt den Inhalt 112 des ersten Speichers 4 mit dem Voreinstellsignal 105, welches die Recheneinheit 8 aus dem Inhalt 113 des zweiten Speichers 6 bildet, und das der zum letzten Zählimpuls 102 gehörenden Uhrzeit 103 entspricht. In der Recheneinheit 8 wird der Zählerstand 111 durch die Differenz der aus den dem zweiten Speicher 6 und dem ersten Speicher 4 entnommenen Uhrzeiten dividiert und das Ergebnis in den Anzeigespeicher 9 übertragen.
c) Zwischen zwei Taktimpulsen 104 tritt kein Zählimpuls 102 auf. Ein solcher Takt wird als Leertakt bezeichnet. Je Leertakt gibt der Rechner 8 ein Leertaktsignal 106 aus, welches im Hilfszähler 5 gezählt wird. Am Ende eines Leertaktes bleiben der Zählerstand 111 und die Inhalte 112und113 des ersten Speichers 4 und des zweitens Speichers 6 unverändert. Das Auftreten eines Leertaktes wird im Anzeigespeicher 9 singaiisiert. Tritt nach einem oder mehreren Leertakten ein Zählimpuls 102 auf, so erfolgt am Ende dieses Taktes die Berechnung der Zählrate entsprechend Fall b).
Wird die wähl bare Zäh !kapazität des Hilfszählers 10 überschritten, gibt dieser ein Endesignal 117 ab, infolgedessen löscht die Recheneinheit 8 den ersten Speicher 4, den zweiten Speicher 6 und den Anzeigespeicher 9.
Claims (2)
- Schaltungsanordnung zur Zählratenmessung mit einem Differenzierglied zur Bildung von Zählimpulsen, dadurch gekennzeichnet, daß der Ausgang des Differenziergliedes (1) mit dem Zähleingang eines Zählers (2) und einem ersten Steuereingang einer Recheneinheit (8) verbunden ist, daß der Ausgang eines Zeitgebers (3) mit den Dateneingängen eines ersten Speichers (4) und eines zweiten Speichers (6) verbunden und der Ausgang eines Taktgebers (7) mit einem zweiten Steuereingang der Recheneinheit (8) verbunden sind, deren Steuerausgänge mit den Steuereingängen der Speicher (4,6), eines Anzeigespeichers (9), dem Zähleingang eines Hilfszählers (5) und den Rückstelleingängen des Zählers (2) und des Hilfszählers (5) verbunden sind und deren Dateneingänge mit den Datenausgängen des Zählers (2) und der beiden Speicher (4,6) und deren Datenausgang mit dem Dateneingang des Anzeigespeichers (9) und dem Voreinstelleingang des ersten Speichers (4) und deren dritter Steuereingang mit dem Übertragungsausgang des Zählers (2) verbunden sind.Hierzu
- 2 Seiten ZeichnungenAnwendungsgebiet der ErfindungDie Schaltungsanordnung zur Zählratenmessung findet Anwendung bei der periodischen Abtastung des Informationsgehaltes frequenzanaloger Signale mit einem großen Frequenzbereich innerhalb konstanter Abtastintervalle bei vorgegebener Meßgenauigkeit, insbesondere bei der Auswertung der Signale frequenzanalog arbeitender Volumenmeßeinrichtungen, beispielsweise Drehkolben-, Turbinen- oder Wirbeldurchflußmessem, bei denen Zählraten von 1/min bis 10000/sin Abtastintervallen von ca. 10s mit einem Fehler <10~3 zu erfassen sind.Charakteristik der bekannten technischen LösungenDer Informationsgehalt frequenzanaloger Signale wird im allgemeinen durch die Zählrate festgelegt. Die Messung der Zählrate erfolgt innerhalb vorgegebener Zeitintervalle mit genügend hoher Impulszahl mit Zählfrequenzmessem oder bei niedriger Impulszahl mittels Periodendauermessung zwecks Verkürzung der Meßzeit bei Gewährleistung der erforderlichen Meßgenauigkeit mit anschließender Reziprokwertbildung.In DE 2220878 werden beide Verfahren kombiniert, indem in einem vorgegebenen Zeitintervall sowohl die Zahl der Impulse gezählt als auch mit einer Hilfsfrequenz die Teilperioden zwischen Beginn des Zeitintervalles und erstem Zählimpuls und letztem Zählimpuls und Ende des Zeitintervalles gemessen und daraus je Zeitintervall die Periodendauer und als deren Kehrwert die Zählrate berechnet werden.Der Nachteil dieser Schaltungsanordnung besteht darin, daß mit zunehmendem Schwankungsbereich der Frequenz des frequenzanalogen Signales der Aufwand für die Zähler steigt und unökonomisch wird und daß es für sehr kleine Zählraten mit weniger als 1 Impuls je Zeitintervall nicht einsetzbar ist. Vikopoulos beschreibt in Technisches Messen 51 (1984) 10, S. 368-374 „Drehzahlmessung mit Hilfe einer optimalen PLL-Schaltung" eine Schaltungsanordnung, bei der mit Hilfe einer PLL-Regelschleife eine Frequenzvervielfachung um einen konstanten Faktor mit nachfolgender Frequenzmessung verwendet wird. Auf Grund der Regelschaltungen ergeben sich dynamische Fehler in Abhängigkeit von der Änderungsgeschwindigkeit der Frequenz des Meßsignales.Ziel der ErfindungZiel der Erfindung ist die Entwicklung einer Schaltungsanordnung zur Zählratenmessung, die über sehr große Frequenzbereiche mit einem geringen Fehler arbeitet.Darlegung des Wesens der ErfindungDer Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Zählratenmessung zu schaffen, die im Bereich von 1/min bis 10000/s automatisch innerhalb vorgegebener Abtastintervalle bei vorgegebenem Meßfehler eine aus der Periodendauer des Meßsignales abgeleitete Frequenz — oder reziproke Periodendauermessung mit kontinuierlichem Übergang der beiden Methoden gewährleistet und die zugehörige Zählrate mit hoher Genauigkeit berechnet. Erfindungsgemäß besteht die Schaltungsanordnung zur Zählratenmessung aus einem Differenzierglied, einem Zähler mit Zähl- und Rückstelleingang sowie Ergebnis- und Übertragungsausgang, einem Zeitgeber, zwei Speichern, einem Taktgeber, einer Recheneinheit, einem Hilfszähler und einem Anzeigespeicher.Der Ausgang des Differenziergliedes ist mit dem Zähleingang des Zählers und einem ersten Steuereingang der Recheneinheit verbunden. Der Ausgang des Zeitgebers ist mit den Dateneingängen der beiden Speicher verbunden. Der Ausgang des Taktgebers ist mit einem zweiten Steuereingang der Recheneinheit verbunden, deren Steuerausgänge mit den Steuereingängen der beiden Speicher des Anzeigespeichers, dem Zähieingang des Hilfszählers und den Rückstelleingängen des Zählers und des Hilfszählers verbunden sind und deren Dateneingänge mit den Datenausgängen des Zählers und der beiden Speicher und deren Datenausgang mit dem Dateneingang des Anzeigespeichers und dem Voreinstelleingang des ersten Speichers und deren dritter Steuereingang mit dem Übertragsausgang des Zählers verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD29813086A DD255402A1 (de) | 1986-12-22 | 1986-12-22 | Schaltungsanordnung zur zaehlratenmessung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD29813086A DD255402A1 (de) | 1986-12-22 | 1986-12-22 | Schaltungsanordnung zur zaehlratenmessung |
Publications (1)
Publication Number | Publication Date |
---|---|
DD255402A1 true DD255402A1 (de) | 1988-03-30 |
Family
ID=5585392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD29813086A DD255402A1 (de) | 1986-12-22 | 1986-12-22 | Schaltungsanordnung zur zaehlratenmessung |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD255402A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107543589A (zh) * | 2016-06-23 | 2018-01-05 | 三菱电机大楼技术服务株式会社 | 计量装置 |
-
1986
- 1986-12-22 DD DD29813086A patent/DD255402A1/de not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107543589A (zh) * | 2016-06-23 | 2018-01-05 | 三菱电机大楼技术服务株式会社 | 计量装置 |
CN107543589B (zh) * | 2016-06-23 | 2020-08-14 | 三菱电机大楼技术服务株式会社 | 计量装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2914072C2 (de) | Schaltungsanordnung zur Ermittlung der Periodendauer und/oder davon abgeleiteten Größen eines im wesentlichen periodischen Signals | |
DE2431825B2 (de) | Digitale messchaltung fuer die momentane haeufigkeit von durch messimpulse darstellbaren ereignissen | |
DE1920727B2 (de) | Digitales Frequenzmeßgerät mit selbsttätiger Meßdauerbestimmung | |
DE3234575A1 (de) | Verfahren und anordnung zum messen von frequenzen | |
DE2552079C2 (de) | Schaltungsanordnung zur Bestimmung des Mittelwertes einer Frequenz | |
DE2759048A1 (de) | Impulsfrequenzzaehler | |
DE2943227C1 (de) | Vorrichtung zum Messen der Frequenz eines Impulsgenerators | |
DE2558172B2 (de) | Digital Melleinrichtung für Einzel- und Mehrfachstöße zur Spitzenwert-Messung | |
DE2557906C2 (de) | Verfahren zur Messung der Frequenzen und Periodendauer des Trägersignals nicht kohärenter Wellenpakete | |
DE68921713T2 (de) | Digitales Servosystem zur Regelung der Drehgeschwindigkeit eines rotierenden Körpers. | |
DE3216036A1 (de) | Verfahren und vorrichtung zum bestimmen der drehzahl einer drehachse | |
DE3751341T2 (de) | Drehzahlsignalverarbeitung. | |
DE2142711C3 (de) | Signalprüfschaltung für Signale, für welche bestimmte Toleranzbereiche vorgegeben sind | |
DE4035520C2 (de) | Verfahren und Anordnung zur Messung der Geschwindigkeit eines Fahrzeuges | |
DD255402A1 (de) | Schaltungsanordnung zur zaehlratenmessung | |
DE3401269C2 (de) | Wiegeeinrichtung | |
EP1002307B1 (de) | Verfahren und einrichtung zur übertragung von sensorausgangssignalen zwischen asynchron arbeitenden sensoren und ihren jeweiligen datenverarbeitungseinheiten | |
CH615542A5 (en) | Method and device for correcting the characteristic curve of an analog-digital converter | |
DE3008876C2 (de) | Verfahren und Schaltungsanordnung zum Bestimmen der mechanischen Geschwindigkeit | |
DE2836443A1 (de) | Digitales datenverarbeitungsgeraet und verfahren zum messen mindestens eines fluidstroemungs-parameters | |
DE2808672C2 (de) | ||
DE3421728C2 (de) | ||
EP1532738A1 (de) | Verfahren und vorrichtung zum erfassen von periodendauerschwankungen periodischer signale | |
DE3908852A1 (de) | Verfahren und einrichtung zur bestimmung der mittleren signalfrequenz einer statistischen folge kurzer schwingungspakete | |
DE19715829A1 (de) | Bitfehlerstruktur-Erfassungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |