DD253133A1

DD253133A1 - Schaltungsanordnung zur minimalen bitfehlererkennung und bitfehlerkorrektur

Info

Publication number: DD253133A1
Application number: DD29496086A
Authority: DD
Inventors: Bodo Krauspe
Original assignee: Zentr Wissenschaft & Tech Veb
Priority date: 1986-10-03
Filing date: 1986-10-03
Publication date: 1988-01-06

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Erkennung und Korrektur von Bitfehlern, die z. B. bei der PCM- oder DPCM-Uebertragung auftreten und kann insbesondere bei der digitalen Videosignaluebertragung angewendet werden. Ziel der Erfindung ist es, die Qualitaet der digitalen Uebertragung von Videosignalen mit minimalem Aufwand zu verbessern, ohne die Betriebssicherheit der jeweiligen Uebertragungssysteme zu verringern. Es besteht die Aufgabe, den wesentlichen Teil der waehrend der Uebertragung entstandenen Bitfehler empfaengerseitig zu erkennen und zu beseitigen, ohne Erhoehung der erforderlichen Kanalkapazitaet. Erfindungsgemaess wird diese Aufgabe dadurch geloest, dass das digitale Videosignal ueber einen Knoten einer Wertungslogik sowie jeweils einem ersten Zeitglied, einem zweiten Zeitglied und direkt einem Eingang einer Umschalteinrichtung zugeordnet ist. Das erste und das zweite Zeitglied sind ueber einen Quotientenbildner zur Mittelwertbildung mit dem zweiten Eingang der Umschalteinrichtung verbunden. Die Wertungslogik ist ausgangsseitig mit der Betaetigungseinrichtung der Umschalteinrichtung verbunden. Fig. 1

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Erkennung und Korrektur von Bitfehlern, die z. B. bei der PCM- oder DPCM-Übertragung auftreten und kann insbesondere bei der digitalen Videosignal-Übertragung angewendet werden.

Charakteristik des bekannten Standes der Technik

Bei der digitalen Übertragung von Daten kann es in Abhängigkeit von den Eigenschaften der Übertragungsstrecke zum Auftreten von Fehlern kommen, die sich in Form von Bitfehlern im empfängerseitigen Signal ausdrücken.

Es sind daher verschiedene Verfahren und Schaltungsanordnungen zum Erkennen und Beseitigenderartiger Bitfehler bekannt. Die meisten bekannten Lösungen gehen dabei von dem Prinzip aus, daß dem zu übertragenden digitalen Signal zusätzliche Daten in Form sogenannter Kontrollbit zugeführt werden. Nach der Datenübertragung kann dann empfängerseitig mit einer bestimmten Wahrscheinlichkeit auf Übertragungsfehler geschlossen werden. Die Anzahl der Kontrollbit kann dabei in Abhängigkeit von der gewünschten Sicherheit der Datenübertragung bis zu 15% der zu übertragenden Daten betragen. Aus der DD-PS 201833 ist hierzu ein Verfahren zur Fehlerkorrektur bekannt, nach dem Fehlerkorrekturblöcke gebildet und Prüfwörter untersucht werden. Unter Verwendung dieser Prüfwörter kann dann auf Fehler geschlossen werden, die dann als Grundlage für

eine Korrektur dienen. Aus der DD-PS 217951 ist weiterhin ein Verfahren zur Bitfehlererkennung bei der Übertragung binär codierter Signale bekannt. Unter Ausnutzung des Prinzips der Paritätskontrolle wird dabei eine Senkung des Aufwands zur Bitfehlererkennung bei minimaler Erhöhung der erforderlichen Kanalkapazität angestrebt.

Nachteilig ist bei diesen Lösungen der relativ große schaltungstechnische Aufwand, der sender- und empfängerseitig durch das Hinzufügen zusätzlicher Daten entsteht sowie in der notwendigen größeren Bandbreite bzw. der Verminderung der Übertragungsgeschwindigkeit für die Datenbit.

Weiterhin ist es bekannt, zur Erhöhung der Sicherheit der Datenübertragung, bestimmte Informationsdaten wiederholt zu übertragen. Aus der DD-AS 2350669 ist hierzu ein Verfahren zur Übertragung von Nachrichten mit wiederholter Übertragung gestörter Nachrichtenteile unter Verwendung von Füllzeichen bekannt. Die DE-PS 2507114 beschreibt ebenfalls ein Verfahren zur Übertragung systematisch wiederkehrender, selbstkorrigierender Codes in Kombination mit Wiederholungen, die für bestimmte Bitrahmen angewendet werden können.

Nachteilig ist bei derartigen Lösungen, daß durch das wiederholte Übertragen der binär codierten Signale die Übertragungszeit verlängert wird bzw. sich somit die Übertragungsgeschwindigkeit der Informationsdaten verringert. Weiterhin sind senderseitig zusätzliche schaltungstechnische Maßnahmen erforderlich.

Ziel der Erfindung

Ziel der Erfindung ist es, die Qualität der digitalen Übertragung von Videosignalen mit minimalem Aufwand zu verbessern, ohne die Betriebssicherheit der jeweiligen Übertragungssysteme zu verringern.

Darlegung des Wesens der Erfindung

Bei der digitalen Übertragung von Videosignalen besteht die Aufgabe, den wesentlichen Teil der während der Übertragung entstandenen Bitfehler empfängerseitig zu erkennen und zu beseitigen, ohne Erhöhung der erforderlichen Kanalkapazität. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß das digitale Videosignal über einen Knoten einer Wertungslogik sowie jeweils einem ersten Zeitglied, einem zweiten Zeitglied und direkt einem Eingang einer Umschalteinrichtung zugeordnet ist. Das erste und zweite Zeitglied sind über einen Quotientenbiidner (Mittelwertbildner) mit dem zweiten Eingang der Umschalteinrichtung verbunden. Die Wartungslogik ist ausgangsseitig mit der Betätigungseinrichtung der Umschalteinrichtung verbunden.

Die erfindungsgemäße Lösung schließt von den Eigenschaften des Übertragungskanals, insbesondere des Frequenzganges auf Bitfehler. Derartige Bitfehler stellen sich bei digitalen Videosignalen als große Abweichungen bzw. Veränderungen am höchstwertigen Bit (MSB) bzw. 2. MSB dar. Hierzu wurden als unerlaubte Zustände beim MSB und beim 2. MSB Sprünge von den Pegeln:

Low-Low nach High-Low oder

High-High sowie von Low-High nach High-High und umgekehrt definiert.

Die erfindungsgemäße Schaltungsanordnung erkennt derartige unerlaubte Sprünge über eine Wertungslogik oder einem Rechner und sperrt in diesem Fall den eigentlichen Videokanal mittels einer Umschalteinrichtung, die von der Wertungslogik gesteuert wird. Vermittels eines Knotenpunktes wird das digitale Videosignal gleichzeitig jeweils zwei Zeitgliedern, zum einen direkt der Umschalteinrichtung als eigentlichem Videokanal und zum anderen der Wertungslogik zugeführt. Die Zeitkonstanten der beiden Zeitglieder sind so eingestellt, daß am Ausgang des ersten Zeitgliedes der zum aktuellen Bildpunkt und am Ausgang des zweiten Zeitgliedes der dem aktuellen Bildpunkt vorausgegangene Bildpunkt erscheint. Aus diesen beiden Werten bildet der Quotientenbildner den Mittelwert und führt diesen dem zweiten Eingang der Umschalteinrichtung zu.

Die Wertungslogik hat die Aufgabe, den ankommenden digitalen Datenstrom, insbesondere das digitalisierte Videosignal, auf unerlaubte Zustände zu untersuchen und diese zu erkennen. Das geschieht im einfachsten Fall dadurch, daß das jeweils aktuelle MSB und das 2. MSB mit dem vorausgegangenen verglichen wird. Wird dabei ein unerlaubter Zustand erkannt, so geht ein Steuersignal von der Wertungslogik an die Betätigungseinrichtung der Umschalteinrichtung und der eigentliche Videokanal wird gesperrt. Zur Bewertung können bei digitaler Auswertung neben dem MSB und dem 2. MSB auch weitere hochwertige Bit hinzugezogen werden.

Dafür wird dann der Bildpunkt übertragen, der sich als Mittelwert ergibt aus dem Bildpunkt, der dem fehlerhaften Biidpunkt voranging, aber noch richtig war und dem Bildpunkt, der dem fehlerhaften Bildpunkt in der Zeile genau vorangegangen gegenüberstand. Damit ergibt sich ein Bildpunkt, der den fehlerhaften Bildpunkt mit hoher Wahrscheinlichkeit richtig korrigiert.

Eine Verfeinerung des Erkennens von fehlerhaften Bildpunkten nach diesem Prinzip führt zur Heranziehung weiterer niederwertigerer MSB.

Ausführungsbeispiele

Die Erfindung soll an nachstehenden Ausführungsbeispielen näher erläutert werden. Die zugehörigen Zeichnungen zeigen:

Fig. 1: Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur Fig. 2: Darstellung der Fehlerkorrektur eines Bildpunktes

Gemäß Fig. 1 wird das digitalisierte Videosignal zunächst einem Knoten 1 zugeführt, falls die anschließende Auswertung auf digitale Weise erfolgen soll. Es ist ebenfalls möglich, die Auswertung auf analoge Weise durchzuführen. In diesem Fall wird der Knoten 1 durch einen Digital/Analog-Umsetzer DAU ersetzt.

Ausgangsseitig des Knotens 1 ist das digitale Videosignal zum einen direkt, oder ggf. über ein Zeitglied 4, mittels einer Umschalteinrichtung 7 auf den Ausgang geschalten. Weiterhin ist das digitale Videosignal vom Knoten 1 jeweils über ein Zeitglied 2 und 3 auf einen Quotientenbildner 6 in Form eines Mittelwertbildners geführt, der ausgangsseitig dem zweiten Eingang der Umschalteinrichtung 7 zugeordnet ist. Schließlich ist das digitale Videosignal mit einer Wertungslogik 5 bzw. einem Rechner verbunden.

Die erfindungsgemäße Schaltungsanordnung erkennt fehlerhafte Videosignale dadurch, daß große Abweichungen am MSB bzw. am 2. MSB durch die Wertungslogik 5 registriert werden. Hierzu werden als unerlaubte Zustände beim MSB und beim 2. MSB Sprünge von den Pegeln Low-Low nach High-Low oder High-High sowie von Low-High nach High-High und umgekehrt definiert. Die Wertungslogik 5 erkennt derartige unerlaubte Sprünge durch den Vergleich des jeweiligen aktuellen MSB und 2; MSB. Wird ein unerlaubter Sprung erkannt, so geht ein Steuerbit von der Wertungslogik 5 an das Betätigungsorgan der Umschalteinrichtung 7, die in diesem Fall den eigentlichen Videokanal unterbricht und dafür den Bildpunkt überträgt, der sich als Mittelwert aus dem Quotientenbildner 6 ergibt. Dieser Mittelwert wird aus dem letzten Bildpunkt, der dem fehlerhaften Bildpunkt vorrangig und dem Bildpunkt ermittelt, der dem fehlerhaften Bildpunkt genau um eine Zeile verschoben vorangegangen gegenüberstand, gemäß Fig. 2. Letztgenannter Bildpunkt wird durch das Zeitglied 2, z. B. einer 64 us-Verzögerungsleitung und der dem fehlerhaften Bildpunkt vorangegangene Bildpunkt durch das Zeitglied 3 realisiert. Hieraus ergibt sich auch, daß die Zeitkonstante des Zeitgliedes 3 wesentlich kleiner sein muß, als die des Zeitgliedes 2. Aus der Arbeitsweise der Wertungslogik 5 bzw. des Rechners kann es sich ergeben, daß im eigentlichen Videokanal ebenfalls ein Zeitglied 4 angeordnet wird, um die Zeit zu kompensieren, die erforderlich ist für die Wertungslogik 5, einen fehlerhaften Bildpunkt zu erkennen und den Videokanal rechtzeitig umzuschalten. Die anderen Zeitkonstanten der Zeitglieder 2 und 3 werden analog danach bemessen. Ausgangsseitig der Umschalteinrichtung 7 kann entweder ein DAU 9 mit nachgeschaltetem Tiefpaßfilter 10 oder ein digitales Filter 11 mit nachgeschaltetem DAU 9 angeordnet sein. Bei analoger Auswertung ist ausgangsseitig der Umschalteinrichtung 7 ein analoges Tiefpaßfilter 8 angeordnet

Bei Hinzuziehung weiterer Bildpunkte steigt der Aufwand überproportional an.

Claims

1. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur, insbesondere bei der digitalen Übertragung von Videosignalen über PCM- oder DPCM-Übertragungsstrecken, gekennzeichnet dadurch, daß das digital codierte Analogsignal über einen Knoten (1) einer Wertungslogik (5) sowie jeweils einem Zeitglied (2), einem Zeitglied (3) und einem Eingang einer Umschalteinrichtung (7) zugeordnet ist, daß die Zeitglieder (2) und (3) über einen Quotientenbiidner (6) mit dem zweiten Eingang der Umschalteinrichtung (7) verbunden sind und daß die Wertungslogik (5) ausgangsseitig mit der Betätigungseinrichtung der Umschalteinrichtung (7) verbunden ist.

2. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1, gekennzeichnet dadurch, daß anstelle des Knotens (1) ein Digital/Analog-Umsetzer angeordnet

3. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1 oder 2, gekennzeichnet dadurch, daß anstelle der Wertungslogik (5) ein Rechner angeordnet ist.

4. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1 oder 2, gekennzeichnet dadurch, daß die Zeitkonstante des Zeitgliedes (3) wesentlich kleiner ist, als die Zeitkonstante des Zeitgliedes (2).

5. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1 oder 2, gekennzeichnet dadurch, daß der Quotientenbildner (6) den Mittelwert aus der Summe der Zeitglieder (2) und (3) bildet.

6. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1 oder 2, gekennzeichnet dadurch, daß im Signalweg vom Knoten (1) direkt zu einem Eingang der Umschalteinrichtung (7) ein Zeitglied (4) angeordnet ist.

7. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1, gekennzeichnet dadurch, daß ausgangsseitig der Umschalteinrichtung (7) ein Digital/Analog-Umsetzer (9) mit nachgeschaltetem analogem Tiefpaßfilter (10) angeordnet ist.

8. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1, gekennzeichnet dadurch, daß ausgangsseitig der Umschalteinrichtung (7) ein digitales Filter (11) mit nachgeschaltetem Digital/Analog-Umsetzer (9) angeordnet ist.

9. Schaltungsanordnung zur minimalen Bitfehlererkennung und Bitfehlerkorrektur gemäß Anspruch 1 und 2, gekennzeichnet dadurch, daß ausgangsseitig der Umschalteinrichtung (7) ein analoges Tiefpaßfilter (8) angeordnet ist.

Hierzu 1 Seite Zeichnungen