DD252151B5

DD252151B5 - Arrangement for testing unpopulated printed circuit boards by means of probing adapter

Info

Publication number: DD252151B5
Application number: DD29400286D
Authority: DD
Inventors: Holger Goepel; Manfred Diez; Joerg Schmidt
Original assignee: Zeiss Carl Jena Gmbh
Priority date: 1986-09-01
Filing date: 1986-09-01
Publication date: 1995-01-26
Also published as: DD252151A1

Description

Hierzu 1 Seite ZeichnungenFor this 1 page drawings

Field of application of the invention

Die Erfindung kann überall dort eingesetzt werden, wo unbestückte LP auf Kurzschlüsse, fehlende Leiterzüge und Leiterzugunterbrechungen getestet werden.The invention can be used anywhere where bare LPs are tested for short circuits, missing traces, and line breaks.

Weiterhin können mittels der Erfindung Verbindungen oder Unterbrechungen, evtl. auch geometrische Form und Abstand zwischen elektrisch leitenden Punkten oder Flächen nachgewiesen bzw. überprüft werden.Furthermore, by means of the invention, connections or interruptions, possibly also geometric shape and distance between electrically conductive points or surfaces can be detected or checked.

Characteristic of the known technical solutions

Zur automatischen Prüfung von Leiterplatten sind unterschiedliche Verfahren bekannt:For automatic testing of printed circuit boards different methods are known:

1. Antasten der Endpunkte von Leiterzügen und Messen des elektrischen Widerstandes1. Touching the end points of circuit traces and measuring the electrical resistance

2. Messung der Kapazität zwischen zwei Leiterzügen durch Antastung der Leiterzüge in beliebigen Punkten2. Measurement of the capacitance between two conductor tracks by probing the conductor tracks at any point

3. Ausnutzung der Wärmeleitfähigkeit der Leiterzüge3. Utilization of the thermal conductivity of the conductor tracks

4. Optische Lichtabtastung (siehe Zeitschrift „Elektronikproduktion & Prüftechnik")4. Optical light scanning (see magazine "Elektronikproduktion & Prüftechnik")

5. Laserabtastung (siehe Zeitschrift „Elektronikproduktion & Prüftechnik").5. Laser scanning (see magazine "Elektronikproduktion & Prüftechnik").

Das unter 1. genannte Verfahren ist sehr aufwendig. Es verlangt die Antastung eines jeden Kontaktierungspunktes auf der Leiterplatte. Dies ist entweder mittels Spezialnadeladapter oder mittels zweier beweglicher Prüf nadeln möglich. Da ein Leiterzug beliebig viele Kontaktierungspunkte aufweisen kann, ist die Zahl der erforderlichen Prüfnadeln im ersten Fall sehr hoch und ein zu fertigender Nadeladapter sehr teuer. Im zweiten Fall ist die Anzahl der erforderlichen Antastung sehr hoch, was eine teure und zuverlässige Antastmechanik erfordert und die notwendige Testzeit maßgeblich verlängert. Hierzu existieren bekannte Lösungen z. B. der Firmen: ATG-electronic „LPtestsystem A100"; Siemens „SITEST 590"; Everett/Charles „Series 50"; Teradyne „Bare Board Test System N221"; Gen Rad „2245 In-Circuit/Continuity-Tester"; Marconi instruments „SYSTEM 75". Zum ersten Verfahren läßt sich auch folgendes Prinzip einordnen, bei dem in die Verdrahtung zwischen jedes Pin ein fest definierter Widerstand eingearbeitet wird und der entweder genau mittels ICT meßbar sein muß oder im Falle eines Kurzschlusses shuntiert wird. Da bei diesem Verfahren der Endpunkt des Leiterzuges angetastet wird, ist somit auch eine Überprüfung der LP auf Leiterzugunterbrechungen möglich. Somit erreicht man eine Verbesserung der Meßbarkeit der Widerstandswerte, die Anwendbarkeit dieses Adapters für die Testung der bestückten LP mittels ICT ist allerdings erst nach einer Neuverdrahtung möglich. Das wiederum bedeutet besonders bei größeren LP einen erheblichen Mehraufwand. Das unter 2. genannte Verfahren stellt bereits eine deutliche Verbesserung zum ersten Verfahren dar, da hierbei nur ein Antastpunkt je Leiterzug notwendig ist. Nachteilig wirkt sich bei der Messung der Kapazität die Eigenkapazität der Anschlußleitungen aus, die auf Grund der Adapterkonstruktion nicht als konstant betrachtet und somit schlecht kompensiert werden kann.The method mentioned under 1. is very expensive. It requires the probing of each contact point on the circuit board. This is possible either by means of special needle adapter or by means of two movable test needles. Since a conductor can have any number of contact points, the number of required probes in the first case is very high and a needle adapter to be manufactured very expensive. In the second case, the number of probing required is very high, which requires an expensive and reliable probing mechanism and significantly prolongs the necessary test time. For this purpose, known solutions exist z. Eg of the companies: ATG-electronic "LPtest system A100"; Siemens "SITEST 590"; Everett / Charles "Series 50"; Teradyne "Bare Board Test System N221"; Gen Rad "2245 In-Circuit / Continuity Tester"; Marconi instruments "SYSTEM 75". For the first method, the following principle can be classified, in which in the wiring between each pin a fixed resistance is incorporated and which either must be precisely measurable by means of ICT or shunted in the case of a short circuit. Since in this method, the end point of the conductor is touched, thus a review of the LP is possible on Leiterzugunterbrechungen. Thus, one achieves an improvement in the measurability of the resistance values, the applicability of this adapter for the testing of the assembled LP by means of ICT, however, only after a rewiring possible. This in turn means a considerable extra work, especially for larger LPs. The method mentioned under 2. already represents a significant improvement to the first method, since in this case only one touch point per conductor is necessary. A disadvantage is the self-capacitance of the leads in the measurement of the capacitance, which can not be considered as constant due to the adapter construction and thus can be compensated poorly.

Das führt automatisch zu Fehlmessungen, da der eigentliche Meßwert bereits sehr klein ist. Auch bei diesem Verfahren ist entweder die Fertigung eines Spezialadapters oder die Verwendung einer teuren, beweglichen Antastmechanik notwendig. Anwendungsbeispiel dieses Prinzips ist der „INTEGRITEST4510" der Kollmorgen Corp. (USA), bei dem eine Umschaltung zwischen kapazitiven und resistiven Meßverfahren möglich ist. Hierbei wird mit zwei unabhängigen, beweglichen Antastleisten gearbeitet, was für komplizierte Mechanik, erhöhte Testzeiten aber universelle Anwendbarkeit spricht. Auch die hinlänglich bekannten Verfahren gemäß der Punkte 3,4, 5, die von der erfindungsgemäßen Lösung grundlegend abweichen, sind technisch-ökonomisch sehr aufwendig (z. B. „Elektronikproduktion und Prüftechnik 4/86). Eine 100%ige Aussage über den Qualitätszustand der Leiterplatte ist allerdings auch mit diesen Verfahren nicht möglich.This automatically leads to incorrect measurements, since the actual measured value is already very small. Also in this method, either the production of a special adapter or the use of expensive, movable probing mechanism is necessary. An example of application of this principle is the "INTEGRITEST4510" from Kollmorgen Corp. (USA), which allows to switch between capacitive and resistive measuring methods using two independent, mobile probes, which speaks for complicated mechanics, increased test times but universal applicability. The well-known methods according to points 3, 4, 5, which fundamentally deviate from the solution according to the invention, are also technically and economically very complicated (eg "electronics production and testing technology 4/86) .A 100% statement about the quality state However, the circuit board is not possible with these methods.

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist die Verbesserung der Prüfmöglichkeit unbestückter Leiterplatten, insbesondere die Verringerung des bedienungstechnischen Aufwandes bei geringen technisch-ökonomischen Aufwand und hoher Prüfgenauigkeit, so daß die Produktivität und Effektivität des Prüfvorganges erhöht werden.The aim of the invention is to improve the testing of unpopulated printed circuit boards, in particular the reduction of the user-technical effort with low technical and economic effort and high accuracy, so that the productivity and effectiveness of the test procedure can be increased.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, mit universell einsetzbarem Adapter und mit einem Minimum an Prüfschritten sowie an Kontaktierungsstellen eine gut handhabbare Prüfmöglichkeit mit eindeutiger Aussage über den Qualitätszustand der Leiterplatte zu schaffen.The invention has for its object to provide a universally applicable adapter and with a minimum of testing steps and contact points a good manageable test option with a clear statement about the quality of the circuit board.

Erfindungsgemäß wird diese Aufgabe bei einer Anordnung zum Prüfen unbestückter Leiterplatten mittels Antastadapter, bei welcher der Antastadapter für die Leiterplatte an eine Auswerteeinrichtung zur Messung und Auswertung elektrischer Größen zwischen den einzelnen Pins des Antastadapters angeschlossen ist, dadurch gelöst, daß eine Isolationsplatte des Antastadapters mit elektrischen Kontaktpunkten als Pins über ein an der Leiterplatte anliegendes flächenförmiges Widerstandsmedium, wie Widerstandsfolie, mit der Leiterplatte kontaktierend in Verbindung steht.This object is achieved in an arrangement for testing unpopulated printed circuit boards by means of probing adapter, in which the probing adapter for the circuit board is connected to an evaluation device for measuring and evaluating electrical quantities between the individual pins of the probing adapter, achieved in that an insulating plate of the probing adapter with electrical contact points as pins on a voltage applied to the circuit board sheet-like resistance medium, such as resistance foil, in contact with the circuit board in connection.

Es ist vorteilhaft, wenn zum Prüfen von durchkontaktierten Leiterplatten an der nicht antastkontaktierten Fläche der Leiterplatte ein ebenfalls flächenförmiges Widerstandsmedium anliegt, das eine gemeinsame Gegenelektrode zu den Pins des Antastadapters aufweist.It is advantageous if, for testing plated-through printed circuit boards, a likewise sheet-like resistance medium rests against the non-contact surface of the printed circuit board, which has a common counterelectrode to the pins of the probe adapter.

An die Leiterseite der Leiterplatte wird das Widerstandsmedium angelegt. Die Kontaktierungspunkte des Adapters, der konstruktiv vielfältig aufgebaut sein kann, tasten an das Widerstandsmedium an, so daß dieses zwischen Leiterplatte und Adapter liegt. Das flächenförmige Widerstandsmedium, z. B. metallisierter Gummi, Widerstandspulver, Leitfolie, Leitlack o. ä., besitzt vorzugsweise eine homogene Widerstandsverteilung über die Fläche der Leiterplatte, so daß sich definierte abstandsabhängige Widerstandswerte ergeben, die durch die Leiterzüge jeweils kurzgeschlossen, d. h. überbrückt werden (die Dicke des Widerstandsmediums sei hier vernachlässigt).The resistance medium is applied to the conductor side of the printed circuit board. The points of contact of the adapter, which can be designed constructively diverse, touch the resistance medium, so that it lies between the circuit board and adapter. The sheet-like resistance medium, for. B. metallized rubber, resistive powder, conductive foil, conductive ink o. Ä., Preferably, a homogeneous resistance distribution over the surface of the circuit board, so that there are defined distance-dependent resistance values, each short-circuited by the conductor tracks, d. H. be bridged (the thickness of the resistance medium is neglected here).

Auf diese Art und Weise bildet sich zwischen den Leiterzügen der Leiterplatte eine Vielzahl definierter ohmscher Widerstandswerte aus, deren Größe außer vom Widerstandsmedium von der Geometrie, d.h. Form, Lage und Größe, der Leiterzüge bzw. ihrer Abstände und Zwischenräume abhängig ist. Diese Widerstände erzeugen ausgeprägte resultierende Widerstandsgrößen zwischen den Pins (Kontaktierungsstellen des Adapters), die für einen bestimmten Leiterplattentyp bei ordnungsgemäßer Leiterplatte und bei gleichartigem Widerstandsmedium jeweils von Leiterplatte zu Leiterplatte korrespondierend gleich sind. Diese Werte werden gemessen und mit einem Muster verglichen. Weichen die Meßwerte von einem definierten Toleranzbereich ab, so liegt ein Fehler vor, der auf die Geometrie der Leiterzüge zurückzuführen ist. So bewirken Leiterzugunterbrechungen, fehlende Leiterzüge, Kurzschlüsse und falsch aufgebrachte Leiterbahnen veränderte Widerstandsbedingungen zum Muster.In this way, a plurality of defined resistive values are formed between the conductor tracks of the printed circuit board, the size of which, except for the resistive medium, is dependent on the geometry, i. Shape, position and size, the conductor tracks or their distances and spaces is dependent. These resistors generate pronounced resulting resistance values between the pins (contacting points of the adapter), which are correspondingly the same for a specific type of printed circuit board with the correct printed circuit board and for the same resistance medium, in each case from printed circuit board to printed circuit board. These values are measured and compared to a pattern. If the measured values deviate from a defined tolerance range, there is an error that can be attributed to the geometry of the conductor tracks. Thus lead interruptions, missing conductor tracks, short circuits and incorrectly applied tracks cause changed resistance conditions to the pattern.

Zur Feststellung der aus der Vielzahl der Einzelwiderstände resultierenden Widerstände zwischen den Pins ist die Messung des Widerstands von einem beliebigen Punkt der Grundrasterplatte zu den Leiterzügen hinreichend, woraus dennoch eine sehr schnelle Meß- und Prüfmöglichkeit der Leiterplatte mit eindeutiger Qualitätsaussage (in Ordnung oder nicht) resultiert. Sowohl der Adapter als auch das Widerstandsmedium sind universeil einsetzbar. Je mehr Punkte der Leiterzüge kontaktiert werden, desto genauer sind allerdings die Meßergebnisse (Erkennbarkeit), speziell in Hinsicht auf eine Fehlerlokalisierbarkeit. Vorteilhaft ist eine rechentechnische Auswertung, um in möglichst kurzer Zeit möglichst viele oder programmgemäß bestimmte Pinkombinationen abzufragen.In order to determine the resistance between the pins resulting from the multiplicity of individual resistances, the measurement of the resistance from any point of the basic grid plate to the conductor tracks is sufficient, which nevertheless results in a very fast measuring and checking capability of the printed circuit board with clear quality statement (in order or not) , Both the adapter and the resistance medium can be used universeil. The more points of the conductor tracks are contacted, the more accurate, however, the measurement results (recognizability), especially in terms of fault location. A computational evaluation is advantageous in order to query as many as possible or according to the program specific pink combinations in as short a time as possible.

Für durchkontaktierte Leiterplatten ergibt sich ferner eine weitere Zeiteinsparung, wenn an die nicht antastkontaktierte Seite der Leiterplatte ein weiteres flächenhaftes Widerstandsmedium der genannten Art angelegt wird, das einen elektrischen Anschluß als gemeinsame Gegenelektrode zu den Kontaktierungspunkten des Adapters aufweist. Aus den Widerstandsmessungen von jedem Kontaktierungspunkt des Adapters zur gemeinsamen Gegenelektrode ist mit relativ wenigen Messungen (Anzahl der Adapterpins) eine eindeutige Qualitätsaussage über den ordnungsgemäßen Zustand der Leiterplatte möglich.For plated-through printed circuit boards also results in a further time savings, when the non-antastkontaktierte side of the circuit board, a further sheet-like resistance medium of the type mentioned is applied, which has an electrical connection as a common counter electrode to the contact points of the adapter. From the resistance measurements of each contact point of the adapter to the common counter electrode with relatively few measurements (number of adapter pins) a clear quality statement about the proper state of the circuit board possible.

embodiments

Die Erfindung soll nachstehend anhand zweier in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert werden. Es zeigenThe invention will be explained below with reference to two illustrated in the drawings embodiments. Show it

Fig. 1: Prinzipanordnung von Leiterplatte, Widerstandsmedium und Antastadapter Fig. 2: Prinzipanordnung zur Prüfung mit gemeinsamer Gegenelektrode über ein weiteres Widerstandsmedium.FIG. 1: Principle arrangement of printed circuit board, resistance medium and probing adapter FIG. 2: Principle arrangement for testing with common counterelectrode via a further resistance medium.

Figur 1 zeigt die prinzipielle Prüfanordnung für den Leiterplattentest. An eine unbestückte Leiterplatte 1 mit Leiterzügen 2 und Durchkontaktierungen 3 wird eine Widerstandsfolie 4 angelegt. Diese Widerstandsfolie wird ferner kontaktiert durch einen Antastadapter 5, bestehend aus einer Isolationsplatte 6 mit einem Raster von Kontaktelementen 7, deren elektrische Anschlußleitungen (aus Übersichtsgründen nicht in der Zeichnung dargestellt) mit einer Auswerteeinheit in Verbindung stehen, in welcher die Widerstandswerte zwischen Kontaktelementen 7 gemessen und ausgewertet werden.FIG. 1 shows the basic test arrangement for the printed circuit board test. To an unpopulated circuit board 1 with circuit traces 2 and vias 3, a resistor foil 4 is applied. This resistance foil is further contacted by a probing adapter 5, consisting of an insulation plate 6 with a grid of contact elements 7 whose electrical leads (not shown in the drawings for reasons of clarity) are connected to an evaluation unit in which the resistance values between contact elements 7 are measured and be evaluated.

Die Widerstandsfolie 4 besitzt einen definierten Widerstandswert mit homogener Flächenverteilung und tastet elektrisch leitend unmittelbar an die Leiterzüge 2 der kontaktierten Seite der Leiterplatte 1 an.The resistance foil 4 has a defined resistance value with homogeneous area distribution and scans electrically conductively directly to the conductor tracks 2 of the contacted side of the printed circuit board 1.

Durch die Widerstandsfolie 4 sowie durch die Leiterzüge 2 werden leiterplattentypische Widerstandswerte zwischen den Kontaktelementen 7 gemessen und ausgewertet, die von der Form, Lage und Größe der Leiterzüge 2 bzw. des Abstandes zwischen ihnen und natürlich von der Widerstandsfolie 4 selbst abhängig sind. Diese Widerstandswerte sind für einen bestimmten Leiterplattentyp innerhalb eines Toleranzbereiches jeweils korrespondierend gleich, vorausgesetzt gleiche Widerstandsfolie 4 und gleiche Lageantastung der Kontaktelemente 7. Es ist zweckmäßig, auf die Widerstandsfolie 4 eine konstante Kraft F wirken zu lassen, um eine gute Kontaktgabe zu den Leiterzügen 2 und zu den Kontaktelementen 7 zu gewährleisten.Through the resistor foil 4 as well as through the conductor tracks 2 typical resistor plate resistance values between the contact elements 7 are measured and evaluated, which are dependent on the shape, location and size of the conductor tracks 2 and the distance between them and of course the resistance foil 4 itself. These resistance values are in each case correspondingly the same for a specific type of printed circuit board within a tolerance range, provided that the same resistance foil 4 and the same positional contact of the contact elements 7. It is expedient to have a constant force F acting on the resistance foil 4 in order to provide good contact with the circuit traces 2 and To ensure the contact elements 7.

In Figur 2 wird auf die nicht anschlußkontaktierte Seite der Leiterplatte mit der Prüfanordnung gemäß Figur 1 zusätzlich eine weitere Widerstandsfolie 8 aufgelegt, die einen elektrischen Anschluß 9 als gemeinsame Gegenelektrode zu den Kontaktelementen 7 besitzt. In diesem Fall werden die Widerstandswerte von den einzelnen Kontaktelementen 7 zum Anschluß 9In Figure 2, a further resistor foil 8 is placed on the non-connected side of the circuit board with the test arrangement of Figure 1 in addition, which has an electrical connection 9 as a common counter electrode to the contact elements 7. In this case, the resistance values of the individual contact elements 7 to 9 terminal

gemessen.measured.

Claims

1. Arrangement for testing unpopulated printed circuit boards by means of probing adapter, wherein the probing adapter for the circuit board is connected to an evaluation device for measuring and evaluating electrical quantities between the individual pins of the probing adapter, characterized in that an insulating plate of the probing adapter with electrical contact points as pins on a on the circuit board fitting sheet-like resistance medium, such as resistance foil, with the circuit board contacting communicating.

2. Arrangement according to claim!, Characterized in that for testing plated-through printed circuit boards on the non-contact surface of the printed circuit board also a sheet-like resistance medium is applied, which has a common counter electrode to the pins of the probing adapter.