DD224976A1

DD224976A1 - CIRCUIT ARRANGEMENT FOR INFORMATION EXCHANGE

Info

Publication number: DD224976A1
Application number: DD26383584A
Authority: DD
Inventors: Peter Ulbricht; Juergen Haugk
Original assignee: Robotron Veb K
Priority date: 1984-06-06
Filing date: 1984-06-06
Publication date: 1985-07-17

Abstract

Die Erfindung bezieht sich auf den Anschluss mehrerer Ein-/Ausgabebaugruppen an einen zentralen Rechner. Mit dem Ziel, den Verbindungsaufwand hierfuer zu minimieren, besteht die Aufgabe der Erfindung darin, eine Schaltungsanordnung anzugeben, bei der mittels einer Signalleitung mehrere Ein-/Ausgabestationen an eine Steuereinheit anschliessbar sind, wobei in allen Baugruppen synchronlaufende, den Adressiereinrichtungen zur Kennzeichnung sowohl der Eingabe- als auch der Ausgabeelemente zugeordnete Zaehler angeordnet sind und die Uebertragung der Informationen durch Pegelanhebung oder -absenkung des Zaehltaktsignals erfolgt. Erfindungsgemaess ist deshalb zum einen in jeder Ein-/Ausgabeeinrichtung eine Auswahlschaltung fuer die Baugruppe installiert, der ein zweiter Abschnitt der Zaehler zugeordnet ist, waehrend zum anderen ein dritter Abschnitt der Zaehler an die Stellensteuerung der Anzeigeeinrichtung fuehrt. Die Erfindung kann vorzugsweise in einem System zur Erfassung numerischer Daten mit Kontrollanzeige bei zentraler Verarbeitung und Auswertung eingesetzt werden. Fig. 1The invention relates to the connection of several input / output modules to a central computer. With the aim of minimizing the connection effort for this purpose, the object of the invention is to provide a circuit arrangement in which a plurality of input / output stations are connected to a control unit by means of a signal line, synchronizing in all modules, the addressing for labeling both the input - As also the output elements associated counters are arranged and the transmission of the information takes place by raising or lowering the level of Zaehltakttsignals. Therefore, according to the invention, a selection circuit for the module is installed in each input / output device, to which a second section of the counter is assigned, while, on the other hand, a third section of the counter leads to the position control of the display device. The invention may preferably be used in a system for acquiring numerical data with control display in central processing and evaluation. Fig. 1

Description

28. 05. 1984 ES 303-Schl/Si28. 05. 1984 ES 303-Schl / Si

Schal tion gs an Ordnung zum Informations ans tauschForm gs order to exchange information

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung bezieht sich auf eine Anordnung bestehend aus einer zentralen Datenverarbeitungseinrichtung und mehreren daran angeschlossenen Ein-/Ausgäbebaugruppen, die vorzugsweise .mit einem Anzeigetableau ausgerüstete externe Tastaturen sind. In Verbindung mit der erfindungsgemäßen Schaltungsanordnung eignet sich die Anordnung besonders als einfaches Datensammelsystem für mittlere Entfernungen.The invention relates to an arrangement consisting of a central data processing device and a plurality of input / Ausgäbebaugruppen connected thereto, which are preferably .mit a display panel equipped external keyboards. In conjunction with the circuit arrangement according to the invention, the arrangement is particularly suitable as a simple data collection system for medium distances.

Bekannte technische LösungenWell-known technical solutions

In der DD-PS 201 354 wurde bereits eine Schaltungsanordnung zum Informationsaustausch zwischen einer Tastatureinheit und einer informationsverarbeitenden Steuereinheit vorgeschlagen, die beide über lediglich eine Signalleitung für Takt- als auch Informationssignale in beiden Pachtungen miteinander verbunden sind, wobei in beiden Einrichtungen von einem einzigen Taktgeber betätigbare, synchron laufende Zähler vorgesehen" sind, deren Zählstellungen in der- Eingaberichtung jeweils eine Taste und in der Ausgaberichtung mehrere von ihnen gemeinsam ein Anzeigeelement, kennzeichnen. Diese Schaltungsanordnung gestattet lediglich den Anschluß jeweils einer Tastatur an eine Recheneinheit_β In DD-PS 201 354 a circuit arrangement for exchanging information between a keyboard unit and an information processing control unit has already been proposed, both of which are interconnected via only one signal line for clock as well as information signals in both leases, being operable in both devices by a single clock "synchronously running counters are provided", whose counting positions in the input direction each indicate a key and in the output direction several of them together a display element, this circuit arrangement only allows the connection of a keyboard to a computing unit _β

Ziel der ErfindungObject of the invention

Mit der Erfindung wird bezweckt, unter Beibehaltung des vorgenannten einfachen übertragungsprinzips die Anschlußmöglichkeit auf mehrere Dateneingabeeinrichtungen zu erweitern.With the invention is intended to extend the possibility of connecting to a plurality of data input devices while maintaining the aforementioned simple transmission principle.

ß62SS62

Wesen der ErfindungEssence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Informationsaustausch zwischen einer mit Speichern für die Abgabe und Entgegennahme von Informationen ausgerüsteten Steuereinheit und mehreren Ein-/Ausgäbeeinrichtungen mittels einer lediglich an die einzelnen Ein-/ Ausgäbeeinrichtungen verzweigbaren, einzigen Signalleitung anzugeben, wobei sowohl in der Steuereinheit als auch in den einzelnen.Ein-/Ausgabeeinrichtungen synchron laufende Zähler angeordnet sind, von denen, jeweils ein erster Abschnitt den Adressiereinrichtungen zur Kennzeichnung sowohl der Eingabe- als auch der Ausgäbeelemente zugeordnet ist und die Übertragung der Information durch Pegelanhebung oder -absenkung des Zähltaktsignals erfolgt. Die Lösung der Aufgabe besteht erfindungsgemäß darin, daß ein zweiter Abschnitt des Zählers der Ein-/Ausgäbeeinrichtung an eine S/A-Auswahlschaltung führt, deren Ausgang mit Sperrstufen für die Ein- und Ausgangssignale verbunden ist und daß ein dritter Abschnitt des Zählers an die Stellensteuerung eines Anzeigespeichers angeschlossen ist.The invention has for its object to provide a circuit arrangement for exchanging information between a equipped with memories for the delivery and receipt of information control unit and multiple input / output devices by means of a branchable only to the individual input / output devices, single signal line, wherein both in the Control unit as well as in the einzel.Ein- / output devices synchronously running counters are arranged, of which, in each case a first section of the addressing is assigned to identify both the input and the Ausgäbeelemente and the transmission of information by level increase or decrease of the count clock signal he follows. The solution of the task according to the invention is that a second portion of the counter of the input / output device leads to an S / A selection circuit whose output is connected to lock stages for the input and output signals and that a third section of the counter to the position control a display memory is connected.

Ausführungsbeispielembodiment

Zur weitergehenden Erläuterung der Erfindung dient ein Ausführungsbeispiel, welches in folgenden anhand von Blockschaltbildern näher beschrieben wirdFor further explanation of the invention is an embodiment, which is described in more detail below with reference to block diagrams

Es zeigen: Show it:

Pig. 1 eine Übersicht eines Datenein-/ausgabesjstems,Pig. 1 an overview of a data input / output system,

Fig. 2 eine Schaltungsanordnung zum Informationsaustausch mit einer von mehreren an eine Steuereinrichtung angeschlossenen Datenein-Zausgabeeinrichtungen.2 shows a circuit arrangement for exchanging information with one of a plurality of data input and output devices connected to a control device.

In Pig« 1 ist eine separate Steuereinheit 2 mit einem zentralen, sämtliche Informationsdaten verarbeitenden Rechner 1 verbunden. An die Steuereinheit 2, die auch direkt in den Rechner 1 integriert sein kann, sind über Zweidraht1eitun-Pig «1 is a separate control unit 2 connected to a central, all information processing computer 1. The control unit 2, which can also be integrated directly into the computer 1, can be connected via two-wire lines.

-3--3-

gen 4 mehrere Datenendplätze 3 angeschlossen. Mit jeweils einer von der Steuereinheit ausgehenden Zweidrahtleitung 4 können über entsprechende Verzweigungen im gewählten Ausführungsbeispiel bis zu vier Datenendplätze 3 bedient werden.gen 4 multiple data terminals 3 connected. With one of the control unit outgoing two-wire line 4 can be operated via corresponding branches in the selected embodiment, up to four data terminals 3.

In Fig. 2 ist ein Blockschaltbild eines derartigen Datenendplatzes 3 und der Anschluß desselben an den betreffenden Teil der Steuereinheit 2 unter Andeutung weiterer Anschlußmöglichkeiten, im Beispiel für insgesamt vier Datenendplätze an eine Zweidrahtleitung 4 gezeichnet.In Fig. 2 is a block diagram of such a data terminal 3 and the connection of the same to the relevant part of the control unit 2 with reference to other connection options, drawn in the example for a total of four data terminals to a two-wire line 4.

Wesentliches Element der Steuereinheit 2 ist ein von einem Taktgenerator 5 betriebener Zähler 6, dessen Ausgänge an die Adressiereinrichtung eines Anzeigepuffers 7 und eines Eingäbepuffers 8 führen. Je nach Bedarf können von dem Zähler- 6 ,weitere ,Anzeige- und ,Eingabe puff er zum Betrieb zusätzlicher Datenendplätze 3 bedient werden, was durch eine gestrichelte Linienführung der Leitungen und Baustufen. angedeutet werden soll. Die Koordination erledigt in -allen Fällen eine Auswerte- und Übergabelogik 9, welche die Informationen aus.dem Eingabepuffer 8 übernimmt, wandelt und an den Rechner 1 weiterleitet, während sie andererseits von Rechner 1 die Anzeigeinformationen erhält und adressiert an den Anzeigepuffer 7 weiterleitet. Taktierte Eingangs- und Ausgangsstufen 10, 11 bilden die Verbindungsglieder zwischen dem Anzeigepuffer 7, dem Singabepuffer 8 und der an die eine Gruppe von Datenendplätzen 3 führenden einzigen, sich lediglich verzweigenden Signalleitung 12, die noch durch eine Leitung 13 für den Bezugspegel zur Zweidrahtverbindung 4 ergänzt wird. Auf Seiten des Datenendplatzes 3 endet die Signalleitung 12 an einer Taktaufbereitungsstufe 14 zur Regenerierung des von der Steuereinheit 2 gesendeten Taktes, an einer Eingangsstufe 15 zum Heraustrennen der Anzeigeinformation vom Taktsignal und an einer Ausgangsstufe 16 zum Einbringen der Tasteninformation in das Taktsignal. Mit derAn essential element of the control unit 2 is a counter 6 operated by a clock generator 5 whose outputs lead to the addressing device of a display buffer 7 and a input buffer 8. Depending on the needs of the counter-6, further, display and input puff he be operated to operate additional data terminals 3, which by a dashed lines of the lines and construction stages. should be indicated. The coordination is done in all cases an evaluation and transfer logic 9, which accepts the information aus.dem input buffer 8, converts and forwards to the computer 1, while on the other hand receives the display information from computer 1 and addressed addressed to the display buffer 7. Clocked input and output stages 10, 11 form the links between the display buffer 7, the Singabepuffer 8 and leading to the one group of data terminals 3 single, branching signal line 12, which is supplemented by a line 13 for the reference level for two-wire connection 4 becomes. On the data terminal 3 side, the signal line 12 terminates at a clock conditioning stage 14 for regenerating the clock sent from the control unit 2, at an input stage 15 for extracting the display information from the clock signal, and at an output stage 16 for inputting the key information into the clock signal. With the

Taktaufbereitun gsstufe 14 verbunden ist zum einen ein Zähler 18, der gleich dem Zähler 6 in der Steuereinheit 2 ausgelegt ist, und zum anderen eine Resetschaltung 17_O Beide Zähler 6, 18 wurden im gewählten.Ausführungsbeispiel neunstufig ausgebildet. Die Ausgänge Z1 der vier niedrigsten Zählerstufen sind in bekannter Weise mit einem Dekoder 19 und einem Multiplexer 20 für die Ansteuerung der in Matrixform angeordneten Tastenelemente einer Tastatur 26 verbunden, Ein zweiter Zweig der Zählerausgänge Z1 führt an einen Anzeigespeicher 21 eines Zeilendisplays 22 ebenso wie die Zählerausgänge Z3 der drei werthöchsten Zählerstufen und der mit einem Zuordnungssignal S über das Logikglied. 23 logisch verknüpfte Ausgang der Eingangsstufe 15. Das Zuordnungssignal S, welches über ein weiteres Logikglied 24 mit einein von dem Multiplexer 20 kommenden Gültigkeitssignal verknüpft wird, entsteht in einer Auswahlschaltung 25. Diese ist an die Zahlerausgänge Z2 (Zählerstufen 5 und 6) angeschlossen und bestimmt damit den Zeitpunkt, zu dem Anzeigesignale die Eingangsstufe 15 und Tastenerkennungssignale die Ausgangsstufe .16 passieren können.Taktaufbereitun gsstufe 14 is connected to a counter 18, which is equal to the counter 6 in the control unit 2 is designed, and on the other hand, a reset circuit 17 _O Both counters 6, 18 were formed in the chosen.Eustführungsbeispiel nine stages. The outputs Z1 of the four lowest counter stages are connected in a known manner with a decoder 19 and a multiplexer 20 for driving the arranged in matrix form key elements of a keyboard 26. A second branch of the counter outputs Z1 leads to a display memory 21 of a line display 22 as well as the counter outputs Z3 of the three most significant counter stages and the one with an assignment signal S via the logic element. 23 logically linked output of the input stage 15. The assignment signal S, which is linked via a further logic element 24 with a coming in from the multiplexer 20 validity signal is formed in a selection circuit 25. This is connected to the Zahlerausgänge Z2 (counter stages 5 and 6) and determined since mi t can pass through the output stage .16 the date on the display signals, the input stage 15 and key recognition signals.

Da die Zähler 6, 18 mit dem gleichen Takt.versorgt werden, ist in Verbindung mit der Resetschaltung 17 stets ein vollkommender Synchronlauf gewährleistet. Die Resetschaltung 17 erkennt dabei zwei Arten von Resetimpulsen, die jeweils durch eine Verlängerung der High-Phasen des Taktes für logisch "1" und.logisch "Ό" um das fünf- bis zehnfache dargestellt werden. Während das "Reset 1" mit logisch "1ⁿ ein vollständiges Rücksetzen des Zählers 18 herbeiführt und damit den Anfang für das Laden des Anzeigespeichers festlegt, bewirkt das "Reset 2" mit logisch "O^tt nur ein Rücksetzen des zur Abfrage der Tastatur 26 erforderlichen Zählerteils und dient als Weiterschaltsignal für die Anzeige.Since the counters 6, 18 are supplied with the same clock, a perfect synchronous operation is always ensured in conjunction with the reset circuit 17. The reset circuit 17 detects two types of reset pulses, which are each represented by an extension of the high phases of the clock for logic "1" and.logically "Ό" by five to ten times. While the "Reset 1" with logical "1 ⁿ causes a complete reset of the counter 18 and thus sets the beginning for the loading of the display memory, the" Reset 2 "with logical" O ^tt only causes a reset of the required to query the keyboard 26 Counter parts and serves as Weiterschaltsignal for the display.

Wirkungsweiseoperation

Die Eingabe einer Information von der Tastatur 26 in denThe input of information from the keyboard 26 in the

- 5 zentralen Rechner geht wie folgt vonstatten:- 5 central computer proceeds as follows:

Wie bereits weiter oben erwähnt, sind an die Signalleitung 12 vier gleichartige Datenendplätze 3 angeschlossen,.denen jeweils ein bestimmter Zählbereich der Zähler 6 und 18 zugeordnet ist, was bedeutet, daß nur dann, wenn die Zähler 6, 18 diesen Bereich überstreichen, eine Information abgegeben.und auch angenommen werden kann. Dieser von der 5'« und 6. Zählerstufe gebildete Bereich (Zählerausgänge Z2) wird von der speziell eingestellten Auswahlschaltung 25 ermittelt und von'dieser durch Abgabe des Zuordnungssignals S an die Logikglieder 23 und 24 ausgewiesen. Da jede Taste der Tastatur ebenfalls einer Zählerstellung zugeordnet ist, muß der Zählumfang der Zähler 6, 18 während der Auswahlzeit des Datenendplatzes 3 größer oder gleich-der Menge der Eihgabemöglichkeiten, d.h., der Anzahl vorhandener ..Tastenelemente sein. Im gewählten Ausführungsbeispiel können deshalb im Bereich der vier niedrigsten Bits (Zählerausgänge Z1) 16 Tasten -erkannt werden. Zu diesem Zweck wird ein -Teil des durch die Zählerausgänge Z₁I gebildeten .Zählumfangs in dem Dekoder 19 zu einem Spaltensignal dekodiert, während die Zeilen durch den Multiplexer 20 abgefragt werden. Ist zu diesem Zeitpunkt bereits eine der Tasten betätigt, reagiert bei Erreichen der betreffenden Zählerstellung der Multipleser 20 mit Abgabe des Gültigkeitssignals, welches nach Passieren des Logikgliedes 24 in der Ausgangsstufe 16 in das Taktsignal durch Anheben des Low-?egels des zugehörigen Zählimpulses· eingeblendet wird« Auf diese Weise gelangt; die- Tasteninformation über die Signalleitung 12. an die Eingangsstufe 10 der Steuereinheit 2, wird als solche identifiziert,-an den Eingabepuffer 8 weitergeleitet und dort auf einen dem Zählerstand des Zählers S entsprechend adressierten, damit für diese Taste fest vorgegebenen Speicherplatz eingeschrieben und zwischengespeichert. Dabei erfolgt die Adressierung des Singäbepuffers 8 nicht bit- sondern byteweise, weshalb im Ausführungsbeispiel vor dem Eingabepuffer 8 noch ein Serien-'As already mentioned above, four identical data terminals 3 are connected to the signal line 12, .denen each a certain counting range of the counters 6 and 18 is assigned, which means that only if the counters 6, 18 sweep this area, information and can also be accepted. This range (counter outputs Z2) formed by the 5 '' and 6th counter stage is determined by the specially set selection circuit 25 and indicated by the latter by outputting the assignment signal S to the logic elements 23 and 24. Since each key of the keyboard is also associated with a counter position, the count of the counters 6, 18 during the selection time of the data terminal 3 must be greater than or equal to the amount of Eihgabemöglichkeiten, ie, the number of existing ..key elements. In the selected embodiment, 16 keys can therefore be detected in the region of the four lowest bits (counter outputs Z1). For this purpose, a part of the counting amount formed by the counter outputs Z ₁ I in the decoder 19 is decoded into a column signal while the lines are polled by the multiplexer 20. If one of the keys is already actuated at this point in time, the multipleser 20 reacts upon delivery of the relevant counter position with delivery of the validity signal, which is displayed after passing the logic element 24 in the output stage 16 into the clock signal by raising the low level of the associated counting pulse "Arrived in this way; the key information via the signal line 12 to the input stage 10 of the control unit 2 is identified as such, forwarded to the input buffer 8 and there written to a the meter reading of the counter S corresponding addressed, thus permanently prescribed for this key space and cached. The addressing of the Singäbepuffers 8 is not bit but byte by byte, which is why in the embodiment before the input buffer 8 is still a series'

-6--6-

Parallel-Wandler eingefügt ist, Nachdem von dem Zähler 6 in Synchronität mit dem Zähler 18 alle vier Datenendplätze der Gruppe angesteuert wurden, beginnt der Abfragerhythmus von neuem. Um Fehler oder Störungen zu verringern, kann festgelegt werden, daß eine Eingabeinformation nur dann als gültig gewertet wird, wenn sie über mindestens zwei Abfragezyklen vorhanden ist.Parallel converter is inserted after all four data terminals of the group were controlled by the counter 6 in synchronism with the counter 18, the interrogator rhythm begins again. In order to reduce errors or disturbances, it can be determined that an input information is only considered valid if it exists over at least two polling cycles.

Während eventuell noch weitere Tasteninformationen desselben oder anderer Datenendplätze 3 dieser Gruppe eingehen, erkennt die Auswerte- und Übergabelogik 9, daß eine gültige Information vorliegt, dekodiert dieselbe in Hummer des Datenendplatzes und Informationskode der.Taste und stellt sie zur Übergabe an den zentralen Rechner 1 und damit zur "Verarbeitung bereit.While possibly further key information of the same or other data terminal 3 received this group, recognizes the evaluation and transfer logic 9 that valid information is present, decodes the same in Hummer the data terminal and information code der.Taste and puts them to the transfer to the central computer 1 and thus ready for "processing.

Soll diese gerade eingetastete oder eine beliebige andere Information am Datenendplatz 3 visuell erkennbar sein, wird von dem zentralen Rechner 1 die Ausgabe dieser Anzeigeinformation veranlaßt. Ist das Zeilendisplay 22 wie im Beispiel aus' 7-Segment-Anzeige-Gliedern aufgebaut, übergibt der Rechner 1 neben der Nummer des Datenendplatzes 3 und dem Stellenwert das .jeweilige abzubildende Zeichen bereits in 7-Segment-Kode an die Auswerte- und Übergabelogik 9. Aus den beiden ersteren Angaben bildet die Auswerte- und Übergabelogik 9 selbständig die Adresse für den Anzeigepuffer 7 und trägt das betreffende.Informationsbyte asynchron zur Abfrage des Anzeigepuffers 7 auf den adressierten Speicherplatz ein. So enthält der Anzeigepuffer 7 immer den gesamten Inhalt der Anzeigezeile des Datenendplatzes.3. Da letzterer stets sechzehn Takte lang für die Tastaturabfrage ausgewählt bleibt, können während eines jeden Tastaturabfragezyklus auch sechzehn Informationsbits,- d.h.« zwei Dezimalstellen im 1 aus 7-Kode übertragen werden.If this just keyed in or any other information on the data terminal 3 be visually recognizable, the central computer 1 causes the output of this display information. If the line display 22 is made up of '7-segment display elements as in the example, the computer 1 already transmits, in addition to the number of the data terminal 3 and the position, the character to be imaged in 7-segment code to the evaluation and transfer logic 9 From the first two statements, the evaluation and transfer logic 9 independently forms the address for the display buffer 7 and enters the respective information byte asynchronously to the query of the display buffer 7 on the addressed memory location. Thus, the display buffer 7 always contains the entire contents of the display line of the data terminal. Since the latter is always selected for the keyboard scan for sixteen bars, sixteen bits of information, i.e. two decimal places in the one out of seven code, can also be transmitted during each keyboard scan cycle.

Erreicht nun der Zähler 6 - und mit ihm ebenso auch der Zähler 18 - eine Stellung, die der Kennung des Datenendplatzes entspricht, beginnt das serielle Auslesen des Puffers 7 aus der Adresse, die die Informationen für die dem Zählerstand entsprechenden 2 Dezimalstellen enthält und mittels der Aus-Now reaches the counter 6 - and with him as well as the counter 18 - a position corresponding to the identifier of the data terminal, the serial readout of the buffer 7 starts from the address that contains the information for the count 2 decimal places and using the Out-

gangsstufe 11 das Einblenden der Informationsbits durch Veränderung (Erhöhung) der zugehörigen High.-?egel des Zähltaktes auf der Signalleitung 12.11, the fading in of the information bits by changing (increasing) the associated high level of the counting clock on the signal line 12.

Auf Seiten des Datenendplatzes 3 wertet die Eingangsstufe 15 diese High-Phase des Taktes aus und gewinnt dadurch die logischen Zustände der einzelnen Anzeigesegmente,, Die richtige Zuordnung erfolgt durch den Zähler 18 in folgender 'Weise:On the side of the data terminal 3, the input stage 15 evaluates this high phase of the clock and thereby wins the logical states of the individual display segments ,, The correct assignment is made by the counter 18 in the following manner:

Wie bereits weiter oben erwähnt, führen an den Anzeigespeicher 21 außerdem die Zählerausgänge Z1 mit Tier Bits und die Ausgänge Z3 mit 3 Bits. Während von einer Bitkombination der Zählerausgänge Z3 jeweils zwei von damit insgesamt 16 nieglichen Dezimalstellen zur momentanen Anzeige festgelegt werden, erfolgt durch die Zahlerausgänge Z1 im Anzeigespeicher 21 nacheinander die Anwahl der für die einzelnen Segmente zuständigen Speicherstellen der beiden Dezimalstellen. Für jede Segmentanwahl.wird demzufolge die Eintragung der von der Eingangsstufe 15 eintreffenden logischen Information in den Anzeigespeicher 21 vorgenommen, der dann jederzeit das Zeilendisplay 22 mit den Segmentinformationen versorgt.As already mentioned above, the display memories 21 are also provided with the counter outputs Z1 with bit bits and the outputs Z3 with 3 bits. While from a bit combination of the counter outputs Z3 two of a total of 16 nieglichen decimal places are set to the current display, takes place by the payer outputs Z1 in the display memory 21 successively selecting the responsible for the individual segments memory locations of the two decimal places. For each segment selection, the entry of the logical information arriving from the input stage 15 is consequently made in the display memory 21, which then supplies the line display 22 with the segment information at all times.

Aus der vorangegangenen Beschreibung sind deutlich die Vorzüge der erfindungsgemä-ßen Lösung ersichtlich, mit der auf lediglich einer Signalleitung gleichzeitig in beiden Richtungen Informationen ausgetauscht werden können« Fü.r die relativ zeitkritischen Tastatureingaben sind dabei kurze Abfragewiederholzyklen vorgesehen - z.B. wird jeder Datenendplatz bei einer Taktfrequenz von 5 kHz im Rhythmus von 12,8 ms auf Tastenbetätigungen überprüft - während für die Übertragung einer kompletten 16-stelligen Anzeigeinformation wenig mehr als 0,1 s benötigt werden. Selbstverständlich ergeben sich für andere Konfigurationen hinsichtlich Zahl der Eingabetasten je Tastatur, Anzahl der Datenendplätze an einer Signalleitung, C-röi3e des verwendeten Displays und Segmentanzahl je Stelle gegebenenfalls andere Zählerabmessungen und Bedingungen für die Zuordnung derThe advantages of the solution according to the invention can clearly be seen from the preceding description, with which information can be exchanged simultaneously in both directions on only one signal line. For the relatively time-critical keystrokes, short query repeat cycles are provided - for example, each data terminal is at a clock frequency of 5 kHz in the rhythm of 12.8 ms for keystrokes - while for the transmission of a complete 16-digit display information little more than 0.1 s are needed. Of course, for other configurations in terms of number of input keys per keyboard, number of data terminals on a signal line, C-röi3e of the display used and number of segments per digit, if necessary, other meter dimensions and conditions for the assignment of

-8--8th-

Zählerausgänge, die jedoch an dem erfindungsgemäßen Prinzip nichts ändern.Counter outputs, but do not change the principle of the invention.

Für die Ermittlung des Zählumfanges der Zähler 6, 18 ist entweder das Produkt aus Anzahl der Datenendplätze an einer Signalleitung und der Anzahl der Eingabemöglichkeiten (Tasten) oder das Produkt aus Datenendplatzanzahl, Zahl der Anzeigesegmente pro Dezimalstelle und Dezimalsteilenanzahl ausschlaggebend, je nachdem, ob die Anzahl möglicher Eingabeinformationen oder die Zahl der Anzeigeinformationen größer ist.For the determination of the count of the counters 6, 18, either the product of the number of data terminals on a signal line and the number of input options (keys) or the product of data terminal number, number of display segments per decimal place and decimal number, depending on whether the number possible input information or the number of display information is greater.

Auf die beschriebene Weise läßt sich mit relaiυ geringem ) Aufwand ein vielen Belangen gerecht werdendes Datensammelsystem schaffen.In the manner described can be with relaiυ little effort to create a many issues fair data collection system.

Claims

claim

Circuit arrangement for exchanging information between a control unit equipped with memories for dispensing and receiving information and a plurality of input / output devices by means of a single signal line to be branched only to the individual input / output devices, .wherein, both in the control unit _; , as well as, in the individual input / output devices synchronously running counters are arranged, of which a first portion of the addressing means for indicating the input as well as the "output elements" zuge.ordnet. zuge.ordnet and the transmission of the Information by raising the level and / or -absenkung the count ak't signal takes place, dadurch'ge characterized in that a second portion of the counter (18) of the input / output device to an input / output selector circuit (25) leads whose output is connected to logic gates (23 ₎ 24) for the input and output signals and that a third section of the counter (18) to the position control of a display memory (21) is connected.

For this,

2 sheets of drawings