DD214954A1 - Schaltungsanordnung zum haltepunkt- und einzelschrittbetrieb fuer mikrorechner - Google Patents

Abstract

Schaltungsanordnung zum Haltepunkt- und Einzelschrittbetrieb fuer Mikrorechner mit der Struktur eines Einrechnersystems. Die Erfindung bezweckt durch ein veraendertes Haltepunktspeicherprinzip den Geraeteaufwand zu verringern, durch eine Vereinfachung der Vergleichsschaltung den Bauelementenaufwand zu senken sowie durch Realisierung einer als Einzelschrittlogik nutzbaren Haltepunktlogik diese Logik einzusparen. Erfindungsgemaess wird dies dadurch erreicht, dass zwei Haltepunkt-RAM-Schaltkreise parallel zum Arbeits- und Programmspeicher eines Mikrorechners so angeordnet sind, dass beide Haltepunkt-RAM-Schaltkreise zusammen mit allen Bits eines Adressbus und ihre Dateneingaenge jeweils mit einem unterschiedlichen Bit des Datenbus und ueber ein Haltepunkt-RAM-Schreibsteuerregister sowie einer Haltepunkt-RAM-Schreibsteuerung mit RAM-Aktivierungseingaengen und Schreibeingaengen verbunden sind. Beide Datenausgaenge der Haltepunkt-RAM-Schaltkreise sind weiterhin ueber Logikgatter verbunden. Angewendet wird die Erfindung zur Hard- und Softwareinbetriebnahme bei Mikrorechnern.

Description

Erfinder: Dipi«-Ing. Martin Heller Berlin, 22.04.33 Dipl.-Ing. Klaus-Peter Helbig P 1348 Dr.-Ing. Peter Schraidt Dipl.-Ing. Joachim Wolter

Zustellungsbevollm. : ·

Institut für Regelungstechnik

im Kombinat VEB SAW Berlin-Treptow

"Friedrich Ebert"

1055 Berlin, Storkower Str. 101

Büro für Schutzrechte

Schaltungsanordnung zum Haltepunkt- und Einzelschrittbetrieb für Mikrorechner

' G 06 F 9/00

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zum.Haltepunkt- und Sinzelschrittbetrieb für Mikrorechner mit der Struktur eines Einrechnersystems. Sie wird bei Mikrorechnern als Hardwarevoraussetzung für die Realisierung einer Binfachversion eines Prüf-, Inbetriebnahme- und Entwicklungssystems benötigt.

Charakteristik der bekannten technischen Lösungen .

Bei dem o. g. einfachen Prüfsystem wird der Mikrorechner (Anwendersystem ) um eine. Haltepunkt- und Einzelschrittlogik,· eine Bedien- und Anzeigeeinheit und eine entsprechende Monitorsoftware gemäß G-. Winkler, "Inbetriebnahme mikrorechnergesteuerter Anlagen", Zeitschrift "Radio Fernsehen Elektronik (rfe), Verlag Technik Berlin 29 (1930) Heft 9, S. 58? bis 539; S. Burkhardt, J. Russ, "Einfaches Mikrorechnersystem für Erprobungsaufgaben", "rf e" 28 (1979) Heft 7, S. 425 bis.428 und Arnold "Mikrorechnerarbeitsplatz mit K 1520",. "rfe" 30 (1981) Heft 9,S. 583-585 ergänzt. Dabei wird die Struktur eines Ein-, rechnersysteas beibehalten. Durch die genannte Eardware sowie Monitorsoftware sind dann solche Funktionen, wie "Programmstart^i:; "Einzelschrittbetrieb"; "Programalauf bis zu einem

Haltepunkt", beglich. Eine solche Version eines einfachen Inbetriebnahme- und Entwicklungsgerätes erspart für Teilaufgaben der Hard- und Softwareentwicklung ein wesentlich aufwendigeres und nur beschränkt verfügbares Mikrorechnerentwicklungssystea. Zur Haltepunktlogik sind Schaltungsanordnungen mit eines geeigneten Hardware-Haltepunktspeicher sowie einem Adressenvergleicher bekannt. Nachzulesen in den bereits genannten Zeitschriftenartikeln ⁿrfe" 29 (1980) Heft 9 und. 28 (1979), Heft 7. Dabei wird als Speicher eines Haltepunktes, eine Adreßbusbreite von 16 Bit voraussetzend, ein 16 Bit-Speicher, z.B. ein PIO-Schaltkreis benötigt. Der Vergleicher hat die Aufgabe, die gespeicherte Haltepunktadresse ständig mit der momentanen .Adresse des Adreßbus zu vergleichen. Bei Übereinstimmung beider 2.x 16 Bit wird von ihm ein Signal zur Unterbrechung des Mikrorechner-Echtzeitlaufes, ζ.B. ein .EMI-Signal, ausgelöst.

Zur Einzelschrittlogik des Mikrorechners,ist gleichfalls mit dem Zeitschriftenartikel in der "rfe" 29 (1980), Heft 9 bekannt, aus des Mikrorechnertaktsignal:und geeigneten Steuersignalen Signale zur Unterbrechung der Befehlsabarbeitung des Mikrorechners nach ..jede-a Maschinenzyklus bzw. Befehl zu bilden. Der Start der Abarbeitung .des nächsten Zyklus bzw. Befehls erfolgt durch Wegnahme des Unterbrechungssignals. .

Eine andere Schaltungsanordnung zählt die abgearbeiteten Befehle beziehungsweise Zyklen und unterbricht durch Zählerübertragssignal, nachzulesen in der "rf.e^ft 28. (1979) Heft 7. Diese Lösung geht von einer bekannten Befehlsanzahl des Monitorpro- grammes, einschließlich eines Anwenderbefehles, nachdea .zu unterbrechen ist, aus. Das Monitorprograain dient in diesem Zusammenhang, zur Durchführung der Initialisierungs- und Registerrettungsroutinen.

Die bekannten Lösungen zur Haltepunktlogik haben die Nachteile, daß der Speieheraufwand für die Haltepunkte in Näherung linear mit der Anzahl der Haltepunkte ansteigt, z.B. bei 5 Haltepunkten 5 PIO¹S-, der Bedarf an .Logikgatterc für den Ädressenvergleicher, z.B. 16 Exklusiv-Oder-Gatter für den Vergleich von

2 Adreßleitungen 16 mal, relativ hoch ist und der Einsatz einfacherer Nandgatter erwünscht ist.

Für den Vergleicher kommt bei mehreren Haltepunkten der Nachteil hinzu, .daß sich der Aufwand entsprechend der Anzahl der Haltepunkte weiterhin erhöht.

Für die Einzelschrittlogik koamt der Nachteil einer zur Haltepunktlogik unterschiedlichen und damit für .jedes Gerät sehr Aufwand verursachenden Hardware bei geringerer Zuverlässigkeit hinzu. Pur die gegebene Aufgabe muß jedoch der.Eardwareaufwand so klein sein, daß die zusätzliche Realisierung .von Prüffunktionen bei Anwendergeräten dadurch nicht in Frage gestellt wird.

Ziel der Erfindung

Das Ziel der Erfindung ist eine gegenüber des Stand der Technik, geringeren Eardwareaufwand verursachende Schaltungsanordnung zur Haltepunkt- und Einzelschrittlogik für einen Mikrorechner 3it mehreren Haltepunkten. Mittels dieser Schaltungsanordnung sowie zusätzlicher Monitorsoftware sollen Mikrorechneranwendergeräte zusätzlich Prüffunktionen im Standardfall erhalten. Diese qualitativ neue Zielstellung bedeutet, daß das Anwendergerät, z.3. ein'MP-Regler, zum eigenen Prüf- und Inbetriebnahiaegerät wird. Voraussetzung hierfür ist ein ausreichend kleiner technisch-ökonomisch vertretbarer Hardwareaufwand, üa diese Funktionserweiterung nicht auf wenige Geräte zu beschränken. Daait erhöht sich gleichzeitig die Zuverlässigkeit der Gerätelösung.

Darlegung des Wesens der Erfindung

Die Aufgabe der Erfindung besteht darin, durch - Realisierung eines veränderten Haltepunktspeicherprinzips den mit der Haltepunktanzahl steigenden Geräteaufwand zu

vermeiden; - durch eine vereinfachte Vergleichsschaltung für Haltepunkt

und momentaner Adresse zu Einsparungen, insbesondere auch zur Einsparung des Einsatzes von 16 Sx-Or-Gatterruzu kommen und mittels einer als Einzelschrittlogik nutzbaren Haltepunktlogik diese Logik einzusparen.

Erfindungsgemäß wird die gegebene Aufgabe durch Anwendung zweier RAM-Schaltkreise zur Speicherung der. Low- und High-Haltepunkt- . adressen' gelöst'. Diese RAM-Schaltkreise,sind zusätzlich zum Mi--. krorechner-, Arbeits- und Programmspeicher parallel am Adreßbus angekoppelt«Über ein Haltepunkt-RAM-Schreibsteuerregister, bestehend aus einem D-Plip-Flop-, und eine Haltepunkt-RAM-Schreibsteuerung, bestehend aus 4- Nandgattern und 3Negatorgattern, kann von der Monitorsoftware das gezielte Einschreibenvon Haltepunkt-adressen veranlaßt werden. Diese- Schreiblogik ist notwendig, da' der Haltepunkt-RAM mit einer Speicherzelle .je möglicher Adresse zusätzlich am Adreßraua des Mikrorechners betrieben wird. Bei . einer Adreßbusbreite von 16 Bit und einem RAM-Schaltkreis von 256.Bit sind'dazu beispielsweise 2 RAM-Schaltkreise erforderlich. Die beschriebene RAM-Anwendung ist neuartig für einen Mikrorechner. Die Haltepunkte werden als 0 oder 1-Wert .je Haltepunktadresse in die zugehörige Speicherzelle eingeschrieben, ^ird dann im. Prüfbetrieb des Rechners eine Adresse mit Haltepunkt .-aktiv,, so geben die RAM-Schaltkreise als Kriterium- dafür die eingeschrie- · benen Werte aus^:. Mit der vorgeschlagenen' Lösung können ab einer Speicherkapazität von 256 Bit mit 2 HAM-Schalt-kreisenv-S^ 536 Haltepunkte gesetzt werden.. Damit kann in dem gesamten Adreßraum auf jede mögliche Adresse ein Haltepunkt gesetzt werden. Der Aufwand für diesen Haltepunktspeicher ist unabhängig von der Anzahl der Haltepunkte. Durch Ausgabe .(Lesewirkung) der RAM-Haltepunktspeicher .bei--Übereinstimmung- von Adreßbus und Haltepunkt vereinfacht sich die Yergleicherschaltung auf die konjunktive.Verknüpfung der beiden Ausgaben zu einem Unterbrechungssignal beträchtlich. Als Unterbrechungssignal wird das.FMI-Signal, gewählt .(Mchtmaskierter Interrupt). Dadurch werden die erforderliehen . 16 Sx-Or-Gattersowie der bei einer Haltepunktanzahl größer als eins zusätzliche Aufwand für die Vergleichsschaltung'-eingespart..

Erfindungsgeaäß wird der linzelschrittbetrieb^durch- Nutzung der vorgenannten Lösung zur Haltepunktlogik gelöst.^ Durch die zugehörige Monitcrsoftware wird der jeweils' aktuelle^;Befehlszähler- ^; stand als neuer Haltepunkt eingeschrieben. Da der Befehlszähler immer auf den abzuarbeitenden nächsten Befehl zeigt, ,gelangt dieser nach Start des Programmes über Rückkehr ins Anwenderprogramm (RSTN-Befehl) zur Abarbeitung. Der bereits eingeschriebene

Haltepunkt verursacht dann die Programmunterbrechung durch das NMI-Unterbrechungssignal nach Abarbeitung eines Änvjenderprograrnnfbef ehls. Eine Programmunterbrechung innerhalb eines Befehles kann auf Grund der Schaltkreiseigenschaften der CPU (U38O) nicht auftreten, da die NMI-Routine erst nach Abarbeitung eines .gesamten Befehles durch die CPU quittiert und anschließend ausgeführt wird.

Zu beachten ist, daß bei Mehrbytebefehlen die Haltepunkte auf die Anfangsadresse- des Befehles (M1-Zyklus) zu setzen sind, da in dieses Zyklus der NMI-Eingang der CPU abgetastet wird und damit eine Einwirkung auf den nächsten Befehl möglich ist.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einea Ausführungsbeispiel erläutert werden. Die zugehörige Zeichnung zeigt die erfindungsgemäße Haltepunkt- und Einzelschrittlogik als Blockschaltbild. Eingangsgrößen der Logik sind hierbei:

- Adreßbus . .. . : AO - Δ15.

- Datenbus, unvollständig: .DO, D1

- Steuerbus, unvollständig: IT, MHEQ,WK, RESET

- Adreßdekodersignal : WWf

Das Adreßdekodersignal MOEi wird durch Ausgabe einer speziellen Adresse auf den Adreßbus durch das Monitorprograaa ia Speicherzyklus aktiv. Die Adresse liegt im Adreßraum des Monitorprogram-

mes. . .

Ausgangsgröße der Logik ist: . :

Unterbrechungssignal für Haltepunkt- und Einzelschrittbetrieb (Nichtiaaskierbarer Interrupt): NMI

Durch RESET wird das Haltepunkt-RAM-Schreibsteuerregister 1, bestehend aus einea D-Ilipflopgatter, auf den Ausgangszustand bezüglich seines Ausganges HPRQ gesetzt. Eine Aktivierung von . MgWT (Impuls) über das Monitorprogramm führt zu einer Aktivierung des Signals HPRQ..Dieses Signal ist durch eine erneute Aktivierung von ÜönT (Impuls) bzw. durch RESET rücksetzbar. Ein aktiviertes HPRQ-Signal führt in Verbindung ait MRSQ und WPT zur

Aktivierung der Signale HPCE (Freigabe für. Haltepunkt.-RALiI und . -RAM2; 3; 4 und HPWH (Schreibbetrieb für die Haltepunkt-RAIvH und -RAM2 'Schaltkreise 3 und 4) durch Wirkung der Haltepunkt-RAM-Schreibsteuerung 2. In dieseo] Zustand können die Haltepunkt-RAMI und -RAM2 Schaltkreise 3; 4 über-DO bzw/ Di und den Adressen AO bis A15-mit Haltepunkten beschrieben werden. Zum Lesen (Ausgabe) der Haltepunkt-RAM1 und -RAM2 Schaltkreise 3; 4 für die Bildung des HMI-Signals wird das Freigabesignal HPCS auch bei aktiviertea -νΐΐ", MÄSQ und nichtaktiviertea HPHQ durch Wirkung der Haltepunkt-RAM-Schreibsteuerung aktiviert. Dabei ist HPvYR inaktiv. Für beide Betriebsvarianten der Halte pun kt-RAIü und -RAM2 'Schaltkreise 3; 4-, also Schreiben und Lesen, ist ü^SQ, WR" bzw. IT, MRSQ aktiv Voraussetzung.. Dadurch werden störende Operationen im Refresh-Zyklus des Mikroprozessors ausgeschlossen. Die Haltepunkt-RAM-Schreibsteuerung 2 besteht aus 4 Handgattern und 3 Negatorgattern. Die Haltepunkt-RAM1 und -RAM2 - Schaltkreise 3>.'4· sind normale RAM-Schaltkreise 256 Bit mit getrennten Datenein- und -ausgängen. In ,jedeca Befehlslesezyklus (mT, IaREQ₁ aktiv) wird der Inhalt der in.den Haltepunkt-RAMi und -RAM2 Schaltkreisen. 3» 4- aktivierten Speicherzellen ausgegeben (Lesen der EP-RAI¹A's). Wird eine Adresse AO ... A15 wirksaa, auf. der ein Haltepunkt, liegt,wirkt an 'j'edem RAM-Ausgang ein Low. Die Signale werden durch die folgende Schaltung zu dem HMI-Ünterbrec.hungssignal verarbeitet·, vereinfacht in der Zeichnung dargestellt.

Die beschriebene Schaltungsanordnung besteht aus

1 D-Flipflopgatter,

5. Handgattern, . : ' 5 Negatorgattern,

2 RAM-Schaltkreisen 256 Bit

und ist damit gegenüber dem Stand der Technik alt

16 Ex-Or-Gattern ns ΡΙΟ-Schaltkreisen

(η: Anzahl der Haltepunkte) . : ;_: und Zusatzlogik (Handgatter, Treiberscha.ltkreise)

bedeutend weniger aufwendig und damit auch zuverlässiger.

Claims (1)

1. 3rfindungsanspruch

   Schaltungsanordnung zum Haltepunkt- und Einzelschrittbetrieb für Mikrorechner mit der Struktur eines Einrechnersyste^s unter Verwendung von RAM-Schaltkreisen mit einem getrennten Ein- und Ausgang und Logikgattern, gekennzeichnet dadurch, daß zwei Kaltepunkt-RAM-Schaltkreise (3; 4) parallel zu;q Arbeits- und Programmspeicher eines Mikrorechners so angeordnet sind, daß eine erforderliche Anzahl Adreßeingänge des Haltepunkt-RAM-Schaltkreises (3) ait allen Bits eines Low-Adreßbus, eine erforderliche Anzahl Adreßeingänge des weiteren Haltepunkt -RAM-Schaltkreises (4·) -nit allen Bits eines High-Adreßbus eines Mikrorechners und ihre Dateneingänge jeweils :nit einem unterschiedlichen Bit des Datenbus eines Mikrorechners und über ein Haltepunkt-RAIvl-Schreibsteuerregister (1) sowie einer Haltepunkt-RAM-Schreibsteuerung- (2) mit RAM-Aktivierungseingängen und Schreibeingängen verbunden sind und daß beide Datenausgänge, zugehörig zu- den entsprechenden Dateneingängen der Haltepunkt-RAM-Schaltkreise (3; 4), über Logikgatter verbunden sind.

   Hierzu 1 Seite Zeichnung.