DD211029A1 - ECHO COMPENSATION DEVICE FOR DUPLEX TRANSMISSION ON TWO-WIRE CONNECTING LINES - Google Patents
ECHO COMPENSATION DEVICE FOR DUPLEX TRANSMISSION ON TWO-WIRE CONNECTING LINES Download PDFInfo
- Publication number
- DD211029A1 DD211029A1 DD24384782A DD24384782A DD211029A1 DD 211029 A1 DD211029 A1 DD 211029A1 DD 24384782 A DD24384782 A DD 24384782A DD 24384782 A DD24384782 A DD 24384782A DD 211029 A1 DD211029 A1 DD 211029A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- input
- output
- data
- transmission
- digital
- Prior art date
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Die Erfindung betrifft eine Einrichtung zur Echokompensation fuer Duplexuebertragung auf Zweidrahtleitungen, die das Echosignal einer Gabelschaltung im Zeitbereich kompensiert. Ziel der Erfindung ist eine oekonomische Schaltungsrealisierung auf der Grundlage integrieter, digitaler Standardschaltkreise. Erfindungsgemaess wird die Aufgabe dadurch geloest, dass die Sendedaten, die nach dem Durchlaufen einer Impulsformung und der Gabelschaltung auf die Zweidrahtleitung gelangen, gleichzeitig zur Erzeugung eines Superzeichens in einem Schieberegister gespeichert und direkt zur Addressierung der in einem Schreib/Lese-Speicher enthaltenen Korrekturdaten verwendet werden. Entsprechend dem Superzeichen gelangen die Korrekturdaten ueber einen Digital/Analog-Wandler auf ein Summationsglied, in dem die Kompensation des Echos im Empfangssignal stattfindet. Die Adaption der Korrekturdaten erfolgt interpolierend ueber eine Auswertung der Summensignale mit einem Sign-Komparator unter Veraenderung der Korrekturdaten um einen konstanten Betrag. Die Erfindung findet ihre Anwendung in Einrichtungen zur duplexfaehigen Uebertragung von isochronen Datensignalen in der digitalen Datenuebertragung, der Rechentechnik sowie in der digitalen Telefonieuebertragung.The invention relates to a device for echo cancellation for Duplexuebertragung on two-wire lines, which compensates the echo signal of a hybrid circuit in the time domain. The aim of the invention is an economic realization of circuits based on integrated, standard digital circuits. According to the invention, the object is achieved by the fact that the transmission data, which reach the two-wire line after passing through a pulse shaping and the hybrid circuit, are simultaneously stored in a shift register to generate a supercharacter and used directly for addressing the correction data contained in a read / write memory , According to the superscript, the correction data arrive via a digital / analogue converter on a summation element, in which the compensation of the echo in the received signal takes place. The adaptation of the correction data is carried out interpolating via an evaluation of the sum signals with a sign comparator while changing the correction data by a constant amount. The invention finds its application in devices for duplexable transmission of isochronous data signals in digital data transmission, computer technology and in digital telephony transmission.
Description
Einrichtung zur Echokompensation für Duplexübertragung auf Zweidrahtverbindungsleitungen Device for echo cancellation for duplex transmission on two - wire connection lines
Anwendungsgebiet der Erfindung Application area of the invention
Die Erfindung betrifft eine Einrichtung zur Echokompensation für Duplexübertragung auf Zv/eidrahtverbindungsleitungen, die das Echosignal einer Gabelschaltung im Zeitbereich kompensiert· Das Kompensationssignal wird in einem adaptiven, nichtrekursiven Digitalfilter aus dem Sendesignal und einem zweiwertigen Fehlersignal erzeugt und additiv dem Eingangssignal der Einrichtung überlagert.The invention relates to a device for echo cancellation for duplex transmission on Zv / eidrahtverbindungsleitungen that compensates the echo signal of a hybrid circuit in the time domain · The compensation signal is generated in an adaptive, non-recursive digital filter from the transmission signal and a bivalent error signal and added to the input signal of the device.
Die Einrichtung ist zur duplexfähigen Übertragung von isochronen Datensignalen im Basisband geeignet, was insbesondere in der digitalen Datenübertragung, der Rechentechnik sowie für die digitale Telefonieübertragung genutzt werden kann.The device is suitable for duplex-capable transmission of isochronous data signals in the baseband, which can be used in particular in digital data transmission, computer technology and for digital telephony transmission.
Für die digitale DuplexUbertragung im Basisband über Zweidrahtverbindungsleitungen werden richtungstrennende Netzwerke, meist Gabelschal-.tungen, verwendet. Sine optimale Funktion solcher Schaltungen ist nur dann gewährleistet, wenn die Übertragungsgrößen der Leitungen genau nachgebildet werden. Dazu sind für jeden konkreten Fall die Leitungsart und Leitungsiänge umfangreiche Abgleichvorgänge notwendig. Anderenfalls gelangen Störanteile des eigenen Sendesignals als Echo in den Empfangsteil der übertragungseinrichtung und führen zu einer Verfälschung des Erapfangssignals. Zur Verringerung dieser Störanteile und damit zu Ver-For duplex base-band digital transmission over two-wire links, direction-sharing networks, most commonly fork-lift connections, are used. Sine optimal function of such circuits is only guaranteed if the transmission sizes of the lines are accurately modeled. For this purpose, the line type and line length require extensive adjustment processes for each specific case. Otherwise, interference components of the own transmission signal arrive as an echo in the receiving part of the transmission device and lead to a distortion of the reception signal. To reduce these disturbance components and thus to
-SORT. 1932*039672-Sort. 1932 * 039 672
besserung der Übertragungsqualität und insbesondere der Ubertragungsreichweite können adaptive Echokompensatoren eingesetzt werden, die sich automatisch den jeweiligen Leitungsverhältnissen anpassen. Dazu sind mehrere technische Lösungen bekannt«To improve the transmission quality and in particular the transmission range adaptive echo canceller can be used, which automatically adapt to the respective line conditions. For this purpose, several technical solutions are known «
In der DE-OS 2 944 686 wird eine Einrichtung mit einer Gabelschaltung beschrieben, bei der die Echokompensation mit einem adaptiven, nichtrekursiven Digitalfilter erfolgt, dessen Koeffizienten nach einem Korrelationsalgorithmus durch Minimierung eines mittleren Fehierbetrages erfolgt. Dazu werden innerhalb endlicher Zeitintervalle G die Durchschnittswerte tür die Gradienten der &oeffizientennachstellung ermittelt und durch Addition das Kompensationssignal erzeugt. Nachteilig bei dieser Lösung ist einmal die Tatsache, daß eine Koeffizientennachstellung erst jeweils am Ende eines solchen Zeitintervalls erfolgt und damit die Anpassung relativ langsam vor sich geht· Zum anderen ist ein sehr hoher Aufwand an Zählschaltungen und Zwischenspeichern nötig. Und schließlich erfordert die notwendige Addition im Falle einer Parallelverarbeitung ein aufwendiges Rechenwerk bzw· bei serieller Verarbeitung eine hohe Taktgeschwindigkeitβ In DE-OS 2 944 686 a device is described with a hybrid circuit, wherein the echo cancellation is carried out with an adaptive, non-recursive digital filter whose coefficients is done according to a correlation algorithm by minimizing a mean Fehierbetrages. For this purpose, the average values for the gradients of the coefficient correction are determined within finite time intervals G and the compensation signal is generated by addition. A disadvantage of this solution is the fact that a coefficient adjustment takes place only at the end of such a time interval and thus the adjustment is relatively slow · On the other hand, a very high cost of counter circuits and latches is necessary. Finally, in the case of parallel processing, the necessary addition requires a complex arithmetic unit or, in the case of serial processing, a high clock speed β
Die in der DE-OS 3 009 450 beschriebene Echoausgleichanordnung für homochrone Datenübertragungssysteme arbeitet dagegen nach dem Sign-Algorithmus, der technisch einfacher zu realisieren ist und bei dem die Korrekturwerte nach jedem Datenintervall zur Verfugung stehen. Dadurch kann mit dieser Lösung eine größere Anfangskonvergenz erreicht werden, als das bei der o. g* Einrichtung der Fall ist· In der hier beschriebenen Anordnung wird als Kompensationsnetzwerk ebenfalls ein nichtrekursives Filter mit einstellbaren Koeffizienten verwendet, wobei diese durch eine Vielzahl von Multiplikationen und Additionen erzeugt werden· Sehr nachteilig bei diesem Verfahren ist ebenfalls der hohe Aufwand für die Schaltungsrealisierung·By contrast, the echo compensation arrangement described in DE-OS 3 009 450 for homochronous data transmission systems operates according to the sign algorithm, which is technically easier to implement and in which the correction values are available after each data interval. As a result, a greater initial convergence can be achieved with this solution than is the case with the o.g * device. In the arrangement described here, a non-recursive filter with adjustable coefficients is also used as compensation network, this being achieved by a multiplicity of multiplications and additions The disadvantage of this method is also the high complexity of the circuit realization.
Damit ergeben sich sowohl für die Einrichtung nach DE-OS 2 944 686 als auch für die nach DE-OS 3 009 450 keine ökonomisch realisierbare Schaltungen, die sich mit kommerziellen Schaltkreisfamilien aufbauen lassen*This results in both the device according to DE-OS 2,944,686 and DE-OS 3 009 450 no economically feasible circuits that can be built with commercial circuit families *
Ziel der Erfindung ist es, eine Einrichtung zur Echokompensation zu schaffen, die in ihrer Realisierung so einfach und wenig aufwendig wird, daß sie sich mit integrierten Bausteinen international üblicher, digitaler Schaltkreisfamilien ökonomisch und platzsparend aufbauen läßt.The aim of the invention is to provide a device for echo cancellation, which is so simple and inexpensive in their realization that they can be built economically and space-saving with integrated components of international standard, digital circuit families.
Der Erfindung liegt die Aufgabe zugrunde, die bei der digitalen Duplexübertragung über Zweidrahtleitungen mit Gabelschaltungen auftretenden Echosignale, welche durch Pehlanpassung an die Leitung entstehen, adaptiv zu kompensieren.The object of the invention is to adaptively compensate for the echo signals which occur in the digital duplex transmission over two-wire lines with hybrid circuits, which occur due to a misadjustment of the line.
Damit soll eine störungsfreie Übertragung der isochronen Datensignale in beiden Richtungen über in bestimmten Grenzen frei wählbare Leitungsarten und Leitungslängen möglich werden* Die Kompensation soll im Zeitbereich erfolgen und den durchgängigen Einsatz international üblicher, integrierter Schaltkreise, schwerpunktmäßig in leistungsarmer Digitaltechnik, ermöglichen·This is intended to enable interference-free transmission of the isochronous data signals in both directions over line types and line lengths which are freely selectable over certain limits. * The compensation should take place in the time domain and enable the consistent use of internationally customary integrated circuits, mainly in low-power digital technology.
jsrrindungsgemäß wird die Aufgabe dadurch gelößt, daß die Sendedaten der Datenquelle, die über ein Impulsformungsfilter und die Gabelschaltung auf die Übertragungsleitung gelangen, gleichzeitig in ein Schieberegister gegeben werden· Dieses Schieberegister enthält so entsprechend seiner Länge ein Superzeichen, das einem aktuellen Teil der Sendefolge entspricht, damit im Zusammenhang mit einer konkreten Leitung das Echosignal determiniert und so eindeutig zur Kennung der Korrekturdaten herangezogen werden kann· Die Korrekturdaten sind in einem Schreib/ Lese-Speicher seriell abgelegt, zu dem das Schieberegister einen Adreßzugriff hat·According to the invention, the object is achieved by simultaneously transmitting the transmission data of the data source, which reaches the transmission line via a pulse shaping filter and the hybrid circuit, into a shift register. This shift register thus contains a supercharacteristic according to its length, which corresponds to a current part of the transmission sequence. in order that, in connection with a specific line, the echo signal can be determined and thus used unambiguously for the identification of the correction data. The correction data are stored serially in a read / write memory to which the shift register has an address access.
Ein weiterer Bereich von Adreßleitungen wird von einem Zähler angesteuert. Dieser ist für das Ansprechen der einzelnen seriellen Bits eines Korrekturzeichens zuständig« Es ermöglicht das Schreiben und Lesen dieser Bits in der richtigen Reihenfolge·Another range of address lines is controlled by a counter. This is responsible for addressing the individual serial bits of a correction character. It enables the writing and reading of these bits in the correct order.
Entsprechend dem Abtasttheorem 1st es notwendig, für jedes Sendesignal und damit auch fUr Jedes Superzeichen mindestens zwei Korrekturdaten zu erzeugen. Für deren Unterbringung wird deshalb Im SchreibAese-Speich®r eine entsprechende Anzahl von Unterbereichen vorgesehen, welche vom gleichen Superzeichen und vom gleichen Zählerzyklus aufgerufen werden· Zur Auswahl der Bereiche ist der Zähler deshalb Über einen Steuerbus mit einem Datenzuordner und dem Schreib/Lese-Speicher verbunden· Letzteres wird vor bzw· hinter die Datenein- bzw» Datenausgänge des Speichers geschaltet»According to the sampling theorem, it is necessary to generate at least two correction data for each transmit signal and thus also for each superscript. Therefore, a corresponding number of subareas are provided in the read-write memory for their placement which are called by the same supersign and the same counter cycle. Therefore, for selection of the areas, the counter is via a control bus with a data allocator and the read / write memory · The latter is switched before or behind the data in or »data outputs of the memory»
Der gleiche Steuerbus ist mit einem Adreßzuordner verbunden, der zwischen dem Schieberegister und dem Speicher liegt« Mit ihm wird im Zusammenhang mit dem Datenzuordner ein paralleles Abarbeiten der Sin- und Ausgabe von Korrekturdaten mehrerer Bereiche des Speichers möglich»The same control bus is connected to an address allocator, which is located between the shift register and the memory. "In conjunction with the data allocator, it enables parallel processing of the input and output of correction data of several areas of the memory."
Vom Datenzuordner gelangen die Korrektursignale über ein zweites Schieberegister, das zur Seriell/Parallel-Wandlung dient, und einen Zwischenspeicher auf einen Digital/Analog-Wandler, der sie in einer Summierstufe dem Smpfangssignal zusetzt· Dieses Zusetzen bewirkt die Kompensation des Echosignals, das dem Smpfangssignal überlagert ist und das gemeinsam mit diesem aus der Gabelschaltung über einen Tiefpaß und ein Äbtast/Balte-Glied ebenfalls auf die Summationsstufe geführt wird·From the data allocator, the correction signals arrive via a second shift register, which serves for serial / parallel conversion, and a buffer on a digital / analog converter, which adds them in a summation of the Smpfangssignal · This addition causes the compensation of the echo signal, the Smpfangssignal is superimposed and this is also performed on the summation stage together with this from the hybrid circuit via a low-pass filter and a Bebtast / Balte member ·
Ebenso wird der Summationsstufe ein Gleichsignal mit negativem Vorzeichen zugefügt. Dieses ermöglicht es, das Korrektursignal nur mit positiven Werten abzuspeichern, wodurch eine Vereinfachung der Schaltung zur Einstellung der Korrekturdaten erreicht wird«Likewise, the summation stage is added a DC signal with a negative sign. This makes it possible to store the correction signal only with positive values, whereby a simplification of the circuit for setting the correction data is achieved «
Der Ausgang der Summationsstufe mit dem kompensierten Echosignal führt Über einen Empfängstiefpaß zur DatensenKo. Die Auswertung des Fehlers wird von einem einfachen Sign-Komparator vorgenommen. Sr wirkt über zwei Antivalenzen und eine digitale Additionsstufe mit einem konstanten Summanden auf die Kompensationsdaten ein, wobei er sie je nach Ausgangsgröße um eins erhöht oder erniedrigt» Damit erfolgt der Kompensationsvorgang auf der Grundlage einer Interpolation mit dem Slgn-Algorithmus·The output of the summation stage with the compensated echo signal leads via a Empfangsstiefpaß to DatensenKo. The evaluation of the error is made by a simple sign comparator. Sr acts on the compensation data via two antivalents and a digital addition stage with a constant summand, increasing or decreasing them by one depending on the output quantity. Thus, the compensation process is carried out on the basis of an interpolation with the Slgn algorithm.
Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden, das in Figur 1 dargestellt ist·The invention will be explained in more detail below with reference to an embodiment shown in FIG. 1.
Die digitalen Daten der Quelle 1 gelangen zunächst auf ein Impulsformungsfilter 18, das zur notwendigen Bandbegrenzung benötigt wird und das ein günstiges Spektrum zur Übertragung schafft. Von dort werden die Signale auf den Eingang der Gabelschaltung 21 geführt. Dieser ist mit der Zweidrahtübertragungsleitung 22 verbunden. Um für mittlere Parameter der möglichen Übertragungsleitungen optimale Gabelbedingungen zu schaffen, wird die Gabel mit einer festen Kompromißnachbildung 20 auf diese Werte angepaßt.The digital data of the source 1 first arrive at a pulse shaping filter 18, which is needed for the necessary band limitation and which creates a favorable spectrum for transmission. From there, the signals are fed to the input of the hybrid circuit 21. This is connected to the two-wire transmission line 22. In order to provide optimal fork conditions for intermediate parameters of the possible transmission lines, the fork is fitted with a fixed tradeoff model 20 to these values.
Die Sendedaten der Quelle gelangen aber auch auf das Schieberegister 3· Seine Länge muß so bemessen sein, daß das in ihm gespeicherte Superzeichen in der Größenordnung des Zeitraumes der zu erwartenden Echosignale liegt» Bei einer Datenrate von 3 kbit/s und einem Superzeichen von 4 bit Länge entspricht das einer wirksamen Zeit zur Echokompensation von 1,33 ms« Weiterhin muß das Schieberegister ein Bit länger als das Superzeichen sein, damit die zwischen der Ausgabe der Korrektursignale und ihrer Veränderung in Auswertung des Sign-Komparators 10 liegende Laufzeit berücksichtigt werden kann. Hierbei wird der Adreßzuordner 4 wirksam.The transmission data of the source can also be applied to the shift register 3. Its length must be such that the supercharacteristic stored in it is of the order of magnitude of the expected echo signal »At a data rate of 3 kbit / s and a super character of 4 bit In addition, the shift register must be one bit longer than the supercharacter so that the transit time between the output of the correction signals and their change in evaluation of the sign comparator 10 can be taken into account. In this case, the address allocator 4 becomes effective.
Der Schreib/Lese-Speicher 5, der die Korrekturwerte zur Echokompensation enthält, wird sinnvollerweise mit drei Unterbereichen aufgebaut. Dadurch entsteht gegenüber dem Abtasttheorem eine gewisse Überbestimmung, die jedoch den Aufwand nicht Übermäßig erhöht und durch den Ausgleich von Digitalisierungsfehlern und einer Verbesserung der Kompensation gerechtfertigt wird. Die drei Unterbereiche werden von drei RAM gebildet, die parallel zueinander arbeiten. Zur Auswahl der Korrekturdaten wird der Adreßbus A2 mit dem Superzeichen belegt. Dabei wird jedoch über dem Adreßzuordner je nach Bedarf das aktuelle oder das vorhergehende Superzeichen den Unterbereichen zugeordnet.The read / write memory 5, which contains the correction values for echo compensation, is usefully set up with three subregions. This results in a certain overdetermination compared to the sampling theorem, which, however, does not excessively increase the effort and is justified by the compensation of digitization errors and an improvement of the compensation. The three subregions are formed by three RAMs operating in parallel. To select the correction data, the address bus A2 is assigned the supercharacter. However, the actual or the preceding superscript is assigned to the subregions via the address allocator as needed.
Der Zähler 3 übernimmt die Ansteuerung der einzelnen Bits der Korrekturdaten über den Adreßbus A1 sowie die des Steuerbusses B« Bei einer Breite des Adreßbusses A1 von 4 bit lassen sich Korrekturzeichen von maximal 16 bit Länge erzeugen. Damit läßt sich ein Dynamikbereich für die Korrektursignale überstreichen, der in der Praxis nicht voll ausgenutzt zu werden braucht. Zumindest die Ausgabe an der Summationsstufe 14 kann in reduzierter Form erfolgen.The counter 3 takes over the control of the individual bits of the correction data via the address bus A1 and the control bus B "With a width of the address bus A1 of 4 bit can be generated correction characters of up to 16 bits in length. Thus, a dynamic range for the correction signals can be crossed, which need not be fully exploited in practice. At least the output at the summation stage 14 can take place in a reduced form.
Bei drei Unterbereichen des Speichers besitzt der Steuerbus eine Breite von 2 bit. Er übernimmt die Steuerung der Aktivierung sowie der Schreib/ Lese-Umschaltung der Speicherbereiche ebenso wie die Steuerung von Adreßzuordner und Datenzuordner 6.In three sub-areas of the memory, the control bus has a width of 2 bits. It takes over the control of the activation as well as the read / write switching of the storage areas as well as the control of address allocators and data allocators 6.
Die Korrekturzeichen gelangen jeweils seriell einmal in ein zweites Schieberegister 11 und einmal über eine Antivalenz 9 in eine Additionsstufe 8. Das Schieberegister 11 übernimmt zusammen mit dem Zwischenspeicher 12 die Seriell/Parallel-Wandlung der Zeichen, die über den Digital/Analog-Wandler 13 der Summationsstufe 14 über einen positiven Eingang zugeleitet werden. Von der Gleichspannungsquelle 15 wird der Summationsstufe über einen negativen Eingang eine Spannung zugeführt, die dem halben Wert des Dynamikbereichs der Korrektursignale entspricht und so ein vorzeichenloses Abspeichern derselben ermöglicht·The correction characters each arrive serially once in a second shift register 11 and once via an antivalence 9 in an adder 8. The shift register 11, together with the latch 12, takes over the serial / parallel conversion of the characters which are transmitted via the digital / analogue converter 13 Summation level 14 via a positive input to be forwarded. From the DC voltage source 15, the summation stage is supplied via a negative input, a voltage which corresponds to half the value of the dynamic range of the correction signals, thus enabling an unsigned storage of the same ·
Mit der gleichen Frequenz, mit der die Korrekturdaten erzeugt werden, wird das Smpfangssignal der Gabel nach dem Eingangstiefpaß 23 mit dem Abtast/Halte-Glied 19 abgetastet'und auf die Summationsstufe gegeben. An ihrem Ausgang kann das kompensierte Empfangssignal abgenommen werden, das bis zur Datensenke 16 nur noch den Smpfangstiefpaß 1? durchläuft.With the same frequency at which the correction data is generated, the signal of the fork after the input low pass filter 23 is sampled with the sample / hold element 19 and applied to the summation stage. At its output, the compensated received signal can be removed, the data sink 16 only the Smpfangstiefpaß 1? passes.
Der Adaptionsvorgang der Korrektursignale erfolgt in einem einfachen Halbadder^ der Additionsstufe ö. Hier wird seriell jede einlaufende Binärzahl um 1 erhöht. Dadurch, das die Korrekturdaten jedoch vorher und nachher die Antivalenzen 9 und 7 durchlaufen, die bei einer logischen aus dem Sign-Komparator das Komplement der Binärzahl bilden, wirkt die Addition in diesem Fall als Verringerung des Korrekturwertes, bei einer logischen 0 wird der Korrekturwert erhöht. Die veränderten Korrekturdaten laufen nun seriell über den Datenzuordner in den erforderlichen Speicherplatz eines der drei RAM-Bausteine des Speichers ein»The adaptation process of the correction signals takes place in a simple half-adder of the adder stage. In this case, each incoming binary number is serially increased by one. However, by virtue of the fact that the correction data passes before and after the antivalences 9 and 7, which in the case of a logical one from the sign comparator form the complement of the binary number, the addition in this case acts as a reduction of the correction value, with a logical 0 the correction value is increased , The changed correction data now enters the required memory space of one of the three RAM modules of the memory in series via the data allocator »
Zur günstigen Ausnutzung der Verarbeitungsgeschwindigkeit laufen immer mehrere Operationen im Echokompensator gleichzeitig ab· Der Kahmen für diese Operation wird vom Steuerbus erzeugt und entspricht in dem gewählten Beispiel 1/3 der Zeit eines Übertragungsbits, d. h. 1/3 der Dauer eines Superzeichens. Drei Rahmen bilden einen Grandzyklus, der folgendermaßen abläuft:In order to make good use of the processing speed, several operations always take place simultaneously in the echo canceller. The frame for this operation is generated by the control bus and, in the example chosen, corresponds to 1/3 of the time of a transmission bit, i. H. 1/3 of the duration of a supersign. Three frames form a grand cycle, which runs as follows:
1. Rahmen: Lesen des aktuellen Korrekturwertes aus dem Speicher 5 in1st frame: reading the current correction value from the memory 5 in
das Schieberegister 11the shift register 11
2. Rahmen: Übernahme des Wertes in den Zwischenspeicher und Ausgabe2nd frame: Transfer of the value to the cache and output
über den Digital/Analog-Wandler mit Kompensation im Summati onsgl ie dvia the digital / analog converter with compensation in the summation window
3· Rahmen: Auswertung des Sign-Komparators mit Erhöhung oder Verringerung des Korrekturwertes, der ein zweites mal aas dem Speicher gelesen und verändert wieder eingeschrieben wird3 · Frame: evaluation of the sign comparator with increase or decrease of the correction value, which is read a second time as the memory and changed again
Da innerhalb jedes Rahmens ein Korrekturwert angegeben werden muß, laufen für jeden der drei Speicherbereiche die Grundzyklen, immer um einen Rahmen versetzt, gleichzeitig ab« Während ein Korrekturwort aus dem ersten Speicherbereich gelesen wird, wird das des zweiten Speicherbereichs am Summationsglied zur Kompensation ausgegeben und das Korrekturwort des dritten Speicherbereichs wird gelesen» verändert und neu eingeschrieben«Since a correction value has to be specified within each frame, the basic cycles, always offset by one frame, run simultaneously for each of the three memory areas. While a correction word is read from the first memory area, that of the second memory area is output at the summation element for compensation and Correction word of the third memory area is read »changed and rewritten«
Eine Verringerung der Breite der Korrekturdaten von der Verarbeitung im Speicher und in der Additionsstufe zur Analogausgabe im Summationsglied bewirkt, daß trotz ständiger Veränderung der Korrekturdaten ein konstantes Korrekturwort ausgegeben wird, nachdem die Adaption abgeschlossen ist.A reduction in the width of the correction data from the processing in the memory and in the adder to the analog output in the summation means causes a constant correction word is output despite the constant change of the correction data after the adaptation is completed.
Voraussetzung für eine richtige Adaption ist die statistische Unabhängigkeit zwischen Sende- und Smpfangsdaten·The prerequisite for correct adaptation is the statistical independence between transmission and reception data ·
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD24384782A DD211029A1 (en) | 1982-10-08 | 1982-10-08 | ECHO COMPENSATION DEVICE FOR DUPLEX TRANSMISSION ON TWO-WIRE CONNECTING LINES |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD24384782A DD211029A1 (en) | 1982-10-08 | 1982-10-08 | ECHO COMPENSATION DEVICE FOR DUPLEX TRANSMISSION ON TWO-WIRE CONNECTING LINES |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD211029A1 true DD211029A1 (en) | 1984-06-27 |
Family
ID=5541660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD24384782A DD211029A1 (en) | 1982-10-08 | 1982-10-08 | ECHO COMPENSATION DEVICE FOR DUPLEX TRANSMISSION ON TWO-WIRE CONNECTING LINES |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD211029A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011796A1 (en) * | 1999-08-09 | 2001-02-15 | Infineon Technologies Ag | Reception method and receiver array for a duplex transmission system |
-
1982
- 1982-10-08 DD DD24384782A patent/DD211029A1/en unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011796A1 (en) * | 1999-08-09 | 2001-02-15 | Infineon Technologies Ag | Reception method and receiver array for a duplex transmission system |
| DE19937505A1 (en) * | 1999-08-09 | 2001-03-22 | Infineon Technologies Ag | Reception method and receiver arrangement for a duplex transmission system |
| DE19937505C2 (en) * | 1999-08-09 | 2001-07-26 | Infineon Technologies Ag | Reception method and receiver arrangement for a duplex transmission system |
| US7286621B1 (en) | 1999-08-09 | 2007-10-23 | Infineon Technologies Ag | Reception method and receiver array for a duplex transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69428416T2 (en) | DECISION-RELATED EQUALIZER AND RECEIVER | |
| EP0691756A1 (en) | Echo canceller with analogue coarse canceller and digital fine canceller | |
| DE69112264T2 (en) | Automatic equalizer and semiconductor integrated circuit containing such an equalizer. | |
| DE19757337C1 (en) | Non-linear echo canceller for communication signal | |
| DE69121611T2 (en) | Diversity circuit and frame phase (or sampling time) estimation arrangement using this | |
| DE69124754T2 (en) | Decision feedback decoder with pipeline structure | |
| DE3238818A1 (en) | TELEPHONE MODEM | |
| CH656272A5 (en) | INTERFACE DEVICE FOR CONNECTING TELEPHONE SUBSCRIBER LINES TO A DIGITAL SWITCH. | |
| DE2657153B2 (en) | Method and device for adaptive phase correction in the coherent demodulation of a digital signal | |
| DE2846105C2 (en) | Circuit arrangement for echo suppression in duplex transmission | |
| DE69006634T2 (en) | Method and device for avoiding false echo elimination and / or for preventing false equalization in a telecommunication system. | |
| DE3587942T2 (en) | Adaptive recognition device. | |
| DE1931992A1 (en) | Procedure for pulse correction | |
| DE3006165A1 (en) | CONNECTING DEVICE FOR CONNECTING TWO DATA PROCESSING SYSTEMS | |
| EP0184018A2 (en) | Demodulator for a digital receiver | |
| EP0363513A1 (en) | Method and apparatus for receiving a binary digital signal | |
| DE69306893T2 (en) | Method for determining the transmittance of a filter circuit for converting the impulse response of a filter into an impulse response with a minimal phase and filter for carrying out the method | |
| DE69403328T2 (en) | METHOD AND DEVICE FOR FILTERING A DIGITAL TIME SIGNAL AND APPLICATION FOR ECHO CORRECTION IN A TRANSMISSION CHANNEL | |
| DD211029A1 (en) | ECHO COMPENSATION DEVICE FOR DUPLEX TRANSMISSION ON TWO-WIRE CONNECTING LINES | |
| DE2920575B1 (en) | Digital telecommunications system with at least one four-wire line section | |
| DE3877279T2 (en) | DIGITAL COMPUTING DEVICE FOR A PLANT FOR DATA TRANSFER IN 2B1Q CODE OR SIMILAR. | |
| DE2752451C2 (en) | Adaptive phase evaluation for phase key modulation | |
| EP1775851A1 (en) | Crosstalk compensation circuit, unit and method | |
| CH651978A5 (en) | Device with a hybrid circuit for digital duplex transmission | |
| EP0063638B1 (en) | Digital telecommunication system |