DD148265B1

DD148265B1 - CIRCUIT ARRANGEMENT FOR ERROR IDENTIFICATION IN DIGITAL POSITION INDICATORS

Info

Publication number: DD148265B1
Application number: DD21802479A
Authority: DD
Inventors: Eberhard Holder
Original assignee: Eberhard Holder
Priority date: 1979-12-21
Filing date: 1979-12-21
Publication date: 1983-06-15
Also published as: DD148265A1

Description

Erfinder:Inventor:

Holder f EberhardHolder f Eberhard

4-320 Asciiersleben, V/alter-Dammköhler-Str. 64-320 Asciiersleben, V / alter-Dammköhler-Str. 6

Vertreter: S i e ν e r t , Gerhard, Patentingenieur Patentabteilung des 733 7/erk zeugmas с hinenf abrik Aschersleben» Betrieb des V3B 'äfer kzeugmas chine nkombinat "?ritz Heckert" Karl-lIars-Stadt Representative: S ertert, Gerhard, Patent Engineer Patent Department of the 733 7 / erk zeugmas с hinfenf abrik Aschersleben »Operation of the V3B 'äfer kzeugmas chine nkombinat"? Ritz Heckert "Karl-lIars-Stadt

a.) Titel der Erfindunga.) Title of the invention

Schaltungsanordnung zur Fehlererkennung bei digitalen PositionsanzeigenCircuit arrangement for error detection in digital position displays

b·) Anwendungsgebiet der Erfindungb.) Field of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zur Überwachung der Ausgangssignale von Inkrementalgeoern bei digitalen Positionsanzeigen.The invention relates to a circuit arrangement for monitoring the output signals of incremental geosens in digital position displays.

Diese Schaltungsanordnung ist vorteilhaft amend Dar bei V/eg- und Winkel- Ließeinrichtungen, die je na с α Bewegungsrichtung des Meßobjektes den Inhalt eines Yor-Rückwärtszählers verringern oder erhöhen·This circuit arrangement is advantageously amend Dar in V / eg- and angle-Ließeinrichtungen that per na с α movement direction of the measurement object reduce or increase the content of a Yor-backward counter ·

с.) Charakteristik der bekannten technischen Lösungenс.) Characteristic of the known technical solutions

3s ist eine Schaltungsanordnung zur überwachung von zwei auf getrennten Kanälen gleicnzeitig übertragenen Impulsreihen gleicher Frequenz, insbesondere bei inkrementalen Meßsystemen, die zur Bestimmung der Bewegungsrichtung zwei phasenverschobene Impulsreihen gleicher Frequenz liefern, bekannt (DV/P 119 682).3s is a circuit arrangement for monitoring two pulse trains of the same frequency transmitted simultaneously on separate channels, in particular for incremental measuring systems which provide two phase-shifted pulse trains of the same frequency for determining the direction of movement (DV / P 119 682).

Dies wird dadurch erreicht, daß die Übertragungskanäle mit je einem Eingang -einer ersten konjuktiven Verknüpfungsschaltung verbunden sind» deren Ausgang über eine Gleichrichter- und eine Integrationsschaltung, der ein Belastungswiderstand zugeordnet ist, auf einen Eingang eines Differenzverstärker geführt ist. Lie Übertragungskanäle sind invertiert mit den Eingängen einer zweiten konjunkti-ѵэг-Verknüpfungsschaltung verbunden, daren Ausgang über eine zweite Gleichricnter— und eine zueite In"Gesration3-schaltung, der ebenfalls ein 3elastungsv/iderstand zugeordnet ist, auf den anderen Eingang des Differenzverstärkers geführt ist. An den Ausgang des Differenzverstärkers sind zwei auf gegensätzliches Potential ansprechende Schwellwertschalter angeschlossen.This is achieved in that the transmission channels are each connected to an input of a first conjunctive connection circuit whose output is fed to an input of a differential amplifier via a rectifier and an integration circuit, which is assigned a load resistor. Lie transmission channels are inverted connected to the inputs of a second conjunct-ѵэг logic circuit, the output of which is passed to the other input of the differential amplifier via a second equalizer and a two-to-third circuit, which is also associated with a 3load resistor. At the output of the differential amplifier two opposing potential responsive threshold value are connected.

Der Nachteil dieser Schaltungsanordnung besteht darin, dai nur Rechteckimpulse verarbeitet werden können. Es ist nicht möglich sinusartige Meßsignale von Inkrementalgebern zu überwachen. Dadurch ist eine Kontrolle der Signalpegel nicht möglich.The disadvantage of this circuit arrangement is that only rectangular pulses can be processed. It is not possible to monitor sinusoidal measuring signals from incremental encoders. As a result, a control of the signal level is not possible.

Weiterhin werden, bedingt durch die Integrationsglieder der Schaltungsanordnung, Störungen erst nach einer gewissen Zeit erkannt. Es ist deshalb nicht möglich, das Fehlen einzelner Impulse der Impulsreihen sichtbar zu machen.Furthermore, due to the integration elements of the circuit arrangement, faults are only recognized after a certain time. It is therefore not possible to make visible the lack of individual impulses of the pulse series.

Nach dem DWP 99 241 ist es außerdem bekannt» zwei um 90° versetzte Impulsreihen von einer Inkrementalgebernachbildung einer Auswerteschaltung zuzuführen, welche aus der Impulsfolge einen Richtungsentscheid für den Vor- und Rückwärtszähler ableitet. Eine Kontrollschaltung vergleicht eine Anzahl von Impulsen aus der Inkrementalgebernachbildung mit dem Zählerstand des Tor- und RückwärtsZählers· Damit kann jedoch nicht die richtige Erzeugung der Zählimpulse kontrolliert werden» was im vorliegenden WP auch nicht erforderlich ist, da bei der Inkrementalgebernachbildung die Fehler eines echten Inkrementalgebers nicht auftreten können.According to the DWP 99 241 it is also known »two 90 ° staggered pulse trains supplied by an incremental encoder simulation of an evaluation circuit, which derives from the pulse train a directional decision for the up and down counter. A control circuit compares a number of pulses from the incremental encoder simulation with the count of the gate and back counter. However, this can not be used to control the correct generation of the counts »which is not necessary in the present WP because the errors of a real incremental encoder are not present in the incremental encoder simulation may occur.

Bei der Prüfung eines echten ipkrementalen Meßsystems werden im vorliegenden Patent die Anzahl der Impulse zwischen zwei ITullimpulsen kontrolliert. Damit ist eine Kontrolle jedoch nur möglich, wenn das Ließsystem überhaupt Hu11impulse aufweist, das heißt, nur nach Erreichen eines ITullimpulses, also nach einer Anzahl von Impulsen erfolgt eine Kontrolle.In testing a true intracranial measuring system, the number of pulses between two ITull pulses is controlled in the present patent. This control is only possible if the Ließsystem ever Hu11impulse, that is, only after reaching a ITullimpulses, so after a number of pulses is controlled.

d.) Ziel der Erfindungd.) Object of the invention

Ziel der Erfindung ist es, eine Schaltungsanordnung zu schaffen, mit der die Nachteile der bekannten Lösungen beseitigt werden» der Bedienungsaufwand an Werkzeugmaschinen verringert und Fehlanzeigen vermieden werden·The aim of the invention is to provide a circuit arrangement with which the disadvantages of the known solutions are eliminated »reduced the operating effort on machine tools and avoid false readings ·

e.) Darlegung des Wesens der Erfindunge.) Presentation of the essence of the invention

Die Erfindung hat sich die Aufgabe gestellt, eine Schaltungsanordnung zu schaffen, die bei Positionsanzeigen Ausgangssignale eines Inkrementalgebers kontrolliert, die einen bestimmten, sich zeitlich ändernden Pegel haben und im Fehlerfall ein Signal abgibt.The object of the present invention has been made to provide a circuit arrangement which monitors in position displays output signals of an incremental encoder, which have a certain, time-varying level and emits a signal in the event of a fault.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Ausgangssignale A und B des Inkrementalgebers einerseits auf «je einen Schwellwertschalter AO bzw.-30 und andererseits auf je einen Schwellwertschalter AU bzw. BU gegeben werden und» daß die Ausgänge der Schwellwertschalter AOj AIT; 30; BTJ mit den Eingängen des ГОШ-Gliedes verbunden sind und» daß weiterhin der Ausgang des UND-Gliedes über die Selbsthalteschaltung SH mit der Fehlersignalisierungseinrichtung verbunden ist.According to the invention, the object is achieved in that the output signals A and B of the incremental encoder on the one hand to «threshold switch AO or -30 and on the other hand to a threshold AU or BU are given and» that the outputs of the threshold AOj AIT; 30; BTJ are connected to the inputs of the ГОШ gate and »further that the output of the AND gate via the latch circuit SH is connected to the error signaling device.

f.) Ausführungsbeispielf.) Embodiment

Die Sriiudung wird nachstehend an einem Ausfüorungsbeispiel näher erläutert·The elucidation is explained in more detail below using an exemplary embodiment.

In den dazugehörigen Zeichnungen zeigen:In the accompanying drawings show:

Pig. 1: ein Blo'ckschaltoild der erfindungsgemäßen Schaltungsanordnung bei digitalen PositionsanzeigenPig. 1: a Blo'ckschaltoild the circuit arrangement according to the invention in digital position displays

Fig. 2: ein Impulsdiagramta für den ZTorraalfall» für den Fehlerfall durch Pegeländerung und für den Fehlerfall durch falscne zeitliche ZuordnungFig. 2: a Impulsdiagramta for ZTorraalfall »for the error case by level change and for the case of error by falscne temporal assignment

Die zwei Ausgangssignale A und 3 des Inkrementalgebers werden auf je zwei Schwellwertschalter gegeben. Die Schwellwertschalter AO und -BO haben am Ausgang Η-Pegel, wenn das Eingangssignal kleiner als eine Schwelle OS ist, und die Schwellwertschalter AU und BU haben Η-Pegel, wenn das Eingangssignal größer als die Schwelle US ist. Durch ШШ-Ѵегknüpfung der Ausgangssignale der vier Schwellwertschalter AO, AU» BO, BU, erhält man ein Signal FI, welches.ständig L-Pegel hat, wenn sich beide Eingangssignale A und B im NormaIfaIl nicht gleichzeitig zwischen einer oberen und einer unteren Schwelle befinden. Im Fehlerfall durch Pegeländerung eines Signals passiert es, daß sich A und B gleichzeitig zwischen beiden Schwellen befinden.The two output signals A and 3 of the incremental encoder are given to two threshold value switches. The threshold switches AO and -BO have output Η levels when the input signal is less than a threshold OS, and the threshold switches AU and BU have Η levels when the input signal is greater than the threshold US. By der-ѴEгknüpfung the output signals of the four threshold switches AO, AU »BO, BU, one obtains a signal FI, which.standard L level has, if both input signals A and B in NormaIfaIl not simultaneously between an upper and a lower threshold , In case of error by changing the level of a signal, it happens that A and B are located simultaneously between both thresholds.

Dann wird F1 zu H und setzt eine Selbsthalteschaltung SH, welche eine Fehlersignalisierungsvorrichtung FS ansteuert. Im Fehlerfall durch falsche Phasenverschiebung geschieht es auch, daß sich beide Signale A und B gleichzeitig zwischen beiden Schwellen befinden, was, wie oben, zur Ansteuerung der -Fehlersignalisierungseinrichtung führt. An den Torder- und Rückflanken der Signale A und B werden die Impulse AI und BI gebildet, die nach der Richtungserkennung dem Zähler zugeführt werden· Wie Fig· 2 zeigt, sind AI und BI immer versetzt, da die Signale A und B um 90° phasenverschoben sind·Then F1 becomes H and sets a self hold circuit SH which drives an error signaling device FS. In case of error due to incorrect phase shift, it also happens that both signals A and B are located simultaneously between the two thresholds, which, as above, leads to the control of the error signaling device. At the Torder- and trailing edges of the signals A and B, the pulses AI and BI are formed, which are fed to the direction of the counter · As shown in FIG. 2, AI and BI are always offset, since the signals A and B by 90 ° out of phase ·

Um zu gewährleisten, daß insbesondere bei einer iaktung der Signale A und B im Gerät AI und Bl-Impulse nie gleichzeitig auftreten, werden diese zusätzlich kontrolliert· Das Signal F2 ist ständig L, Ήβηη AI und BI nicht gleichzeitig auftreten» F2 wird zu H und steuert wie F1 die Selbsthaiteschaltung SH an, wenn die Signale λ und 3 z. B. durch Taktung so verschoben werden, daß Al und 3I-Impulse gleichzeitig auftreten.In order to ensure that AI and Bl pulses never occur at the same time, in particular when clocking the signals A and B, they are additionally controlled. The signal F2 is always L, Ήβηη AI and BI do not occur simultaneously. F2 becomes H and Like F1 controls the Selbsthaiteschaltung SH when the signals λ and 3 z. B. be shifted by clocking so that Al and 3I pulses occur simultaneously.

Claims

Srfindungsanspruch

Circuit arrangement for error correction Ъгі incrementсlaη Encoders which emit two rows of pulses offset by 90 ° »consisting of threshold switches» ШШ-elements and a fault-signaling device with latching protection »preferably with position indicators» characterized by the fact that the output signals (A) and (B) of the incremental encoder are on each a threshold value switch (AO) or (BO) and on the other hand to each a threshold value switch (AU) or · (BU) are given and that the outputs of the Scmr; ellwertschalter (AOj AU; BOj BU) with the inputs of the AND gate and that the output of the AND gate is also connected to the fault signaling device via the self-holding circuit SH.

For this .., ^ .... pages Zeichmingen