DD143831B1

DD143831B1 - CIRCUIT ARRANGEMENT FOR TESTING

Info

Publication number: DD143831B1
Application number: DD21277079A
Authority: DD
Inventors: Karl Hess
Original assignee: Karl Hess
Priority date: 1979-05-10
Filing date: 1979-05-10
Publication date: 1983-03-30
Also published as: DD143831A1

Description

Titel der ErfindungTitle of the invention

Schaltungsanordnung zum Testen von MikrorechnernCircuit arrangement for testing microcomputers

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung bezieht sich auf das Gebiet der elektronischen Datenverarbeitungsanlagen und dient insbesondere zur Testung und Diagnose von Mikrorechnersystemen.The invention relates to the field of electronic data processing systems and is used in particular for the testing and diagnosis of microcomputer systems.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Es ist eine Einrichtung zur Wartungsprüfung einer Datenverarbeitungsanlage bekannnt, deren Speicher- oder Steuermodule bei Nichtzu(jänglichkeit oder nichtkorrekter Ansteuerung auf ihren Ausgangsleitungen nicht paritätsgerechte Informationen abgeben. Zur Vermeidung eines Maschinenstops und zur Eingabe fehlerspezifischer und einem Testprogramm zugänglicher Daten beinhaltet die Einrichtung eine tastengesteuerte Informationseingabeeinheit für voreingestellte paritätsgerechte Sonderinformation, wobei ein laufender Speicher- oder Steuermodulzyklus abgebrochen wird (DE-AS 15 24 140)A device for servicing a data processing system is known whose memory or control modules provide information that is not parallely appropriate in the event of inability or improper control on its output lines pre-set parity-specific special information, whereby a running memory or control module cycle is aborted (DE-AS 15 24 140)

Mit Hilfe der Einrichtung'können dem zu prüfenden Rechner lediglich Daten, die von einem bestimmten festgelegten Testprogramm verarbeitet werden, eingegeben werden. Eine Veränderung des Programms ist mit dieser Einrichtung nicht möglich.With the aid of the device, only data processed by a specific set test program can be input to the computer to be tested. Changing the program is not possible with this device.

Eine weitere Möglichkeit, Rechner zu testen, besteht darin, einen zweiten Rechner mit entsprechenden Programmen auszurüsten und über bestimmte Schnittstelleneinrichtungen an den zu prüfenden Rechner anzuschließen, so daß der zu prüfende Rechner mittels des zweiten Rechners bedient oder manipuliert wird. Derartig ausgestaltete Monitorsysteme, sind in vielen Varianten bekannt, eine besipielsweise ist die Anwendung eines Mikrorechner-Entwicklungssystems als Monitorrechner (Roth, M.: Mikroprozessoren).Another way to test computers is to equip a second computer with appropriate programs and connect via certain interface devices to the computer to be tested, so that the computer to be tested is operated or manipulated by means of the second computer. Such designed monitor systems are known in many variants, one besipielsweise is the application of a microcomputer development system as a monitor computer (Roth, M .: microprocessors).

Ih allen Fällen der Anwendung eines zweiten Rechnersystems als Monitor tritt jedoch der Nachteil eines erheblichen Kostenaufwandes ein. Wenngleich der Komfort eines solchen Monitorsystems sehr groß sein kann, bleibt dennoch die Notwendigkeit, Prüf- oder Testbefehle manuell vorzugeben, sei es inform eines im Monitorrechner gespeicherten Programms, das selbst vorher bestimmten Tests unterzogen werden muß, oder mittels einer Tastatur, wobei durch den Monitorrechner die Unmittelbarkeit der Manipulation verhindert und somit in vielen Anwendungsfällen aufwendiger wirdIn all cases of the application of a second computer system as a monitor, however, the disadvantage of a considerable cost expenditure occurs. Although the comfort of such a monitor system can be very large, there still remains the need to manually specify test or test commands, be it inform a program stored in the monitor computer itself must be subjected to certain tests, or by means of a keyboard, by the monitor computer prevents the immediacy of manipulation and thus becomes more expensive in many applications

Ziel der ErfindungObject of the invention

Es ist Ziel der Erfindung, die Hard- und Softwaretestung in Mikrorechnersystemen mittels reversibler Programmeingriffe zu vereinfachen und somit deren Effektivität zu erhöhen.It is an object of the invention to simplify the hardware and software testing in microcomputer systems by means of reversible program interventions and thus to increase their effectiveness.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Die Erfindung hat zur Aufgabe, eine Schaltungsanordnung vorzustellen, die geeignet ist, sowohl die Hard- als auch dieThe invention has for its object to provide a circuit arrangement which is suitable both the hard and the

Software von Mikrorechnern zu testen, indem zu bestimmten, mit der erfindungsgemäßen Schaltungsanordnung oder vom Rechnersystem selbst festlegbaren Zeitpunkten das laufende Programm unterbrochen, ein Testbefehl abgearbeitet und an die der Unterbrechung entsprechende Stelle des Programms zurückgekehrt werden kann.To test software of microcomputers by the current program interrupted at certain, with the circuit arrangement according to the invention or by the computer system itself definable times, a test command processed and returned to the interruption corresponding point of the program.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zur Einstellung bestimmter Zustände in dem Mikrorechner ein erstes Schaltelement über ein Zeitglied und die Torschaltung sowie ein drittes Schaltelement zur Vorbereitung einer Unterbrechung im Mikrorechner über ein UND-Glied, dessen zweiter Eingang mittels einer ersten Steuerleitung an den Mikrorechner und dessen dritter Eingang an den Ausgang eines ODER-Glieds gekoppelt sind, wobei die Eingänge des ODER-Gliedes an ein viertes Schaltelement, eine zweite Steuerleitung des Mikrorechners und eine ein mittels eines Decoders aus einer Anzahl von dritten Steuerleitungen ermitteltes Signal führende Leitung angeschlossen sind, und eine Leitung sowie Steuerleitunge/imit dem Mikrorechner für eine Betriebsweise mit schrittweise einzeln abzuarbeitenden Befehlen verbunden sind.According to the invention, this object is achieved in that for setting certain states in the microcomputer, a first switching element via a timer and the gate and a third switching element for preparing an interruption in the microcomputer via an AND gate whose second input by means of a first control line to the microcomputer and whose third input is coupled to the output of an OR gate, the inputs of the OR gate being connected to a fourth switching element, a second control line of the microcomputer, and a line carrying a signal determined by a decoder from a number of third control lines; and a line and control lines / in the microcomputer for a mode of operation with step by step instructions to be processed individually are connected.

Die abzuarbeitenden Befehle sind mittels Schaltelementen manuell bitparallel in den Mikrorechner eingebbar.The commands to be processed can be manually input by means of switching elements bit-parallel in the microcomputer.

Mittels des dritten Schaltelementes wird das laufende Programm in einem Mikrorechner unterbrochen, wenn der Mikrorechner bei einem bestimmten Arbeitsschritt angelangt ist. Dadurch ist es möglich, den durch die Einrichtung zur bitparallelen Eingabe aufgeprägten Befehl abzuarbeiten. Dabei ist eine schrittweise Arbeitsweise notwendig, die aufgrund der ersten und zweiten Schaltelemente erreicht wird. Mittels des ersten Schaltelementes wird der Mikrorechner in einen bestimmten Zustand überführt, der durch Betätigung des zweiten Schaltelements über das Zeitglied definiert verlassen wird, so daß gerade der aufgeprägte Befehl abgearbeitet werden kann.By means of the third switching element, the current program is interrupted in a microcomputer when the microcomputer has arrived at a certain step. This makes it possible to process the command impressed by the bit-parallel input device. In this case, a stepwise operation is necessary, which is achieved due to the first and second switching elements. By means of the first switching element of the microcomputer is converted into a certain state, which is left defined by actuation of the second switching element via the timer, so that just the impressed command can be processed.

Ausführungsbeispielembodiment

Eine bevorzugte Ausführungsform der Erfindung wird anhand der Zeichnung näher erläutert. Die Zeichnung zeigtA preferred embodiment of the invention will be explained in more detail with reference to the drawing. The drawing shows

ein Blockschaltbild einer erfindungsgeraäßen Schaltungsanordnung zum Testen von Mikrorechnern.a block diagram of a erfindungsgeraäßen circuit arrangement for testing microcomputers.

Die bevorzugte Ausführungsform der Erfindung enthält die Tasten W, Z, M und MF als Signalschaltelemente sowie die, die Eingabeeinrichtung bildenden Taster E 1 ... E 8 als Eingabeschalter für jeweils einen Maschinenbefehl, die alle eine Leitung mit definiertem Signalpegel LS an ein entprellendes Tastaturregister TR anschließen, das in der weiteren Beschreibung der Ausführungsform der Erfindung wegen besserer Übersichtlichkeit keine Erwähnung mehr findet.The preferred embodiment of the invention contains the keys W, Z, M and MF as signal switching elements and the input E1 ... E 8 forming the input device as an input switch for each machine command, all a line with a defined signal level LS to a entprellendes keyboard register TR connect, which is no longer mentioned in the further description of the embodiment of the invention for clarity.

Das Schaltelement W ist mit dem ersten Eingang der Torschaltung T, das Schaltelement Z über das Zeitglied ZG mit dem zweiten Eingang der Torschaltung T verbunden, deren Avisgang auf die Leitung WAIT des Steuerleitungssystems SBUS geführt ist.The switching element W is connected to the first input of the gate T, the switching element Z via the timer ZG to the second input of the gate T, whose Avisgang is guided on the line WAIT of the control line system SBUS.

Das Schaltelement M ist an den ersten Eingang der UND-Schaltu"ng U angeschlossen, deren zweiter Eingang mit einer Leitung MREQ des Steuerleitungssystems SBUS und deren dritter Eingang mit dem Ausgang der ODER-Schaltung OD verbunden ist.The switching element M is connected to the first input of the AND circuit U, whose second input is connected to a line MREQ of the control line system SBUS and whose third input is connected to the output of the OR circuit OD.

An die Eingänge der ODER-Schaltung OD sind das Schaltelement MP, der Ausgang des von mehereren Leitungen KMRF des Steuerleitungssystems SBUS gespeicherten Decoders DC sowie die Leitung M 1 des Steuerleitungssystems SBUS angeschlossen.Connected to the inputs of the OR circuit OD are the switching element MP, the output of the decoder DC stored by several lines KMRF of the control line system SBUS and the line M 1 of the control line system SBUS.

Der Ausgang der UND-Schaltung U ist mit' der Leitung MSP des Steuerleitungssystems SBUS sowie über das Freigabe-ODER-The output of the AND circuit U is connected to 'the line MSP of the control line system SBUS and the release OR

Glied,FOG mit der Eingabe-Torschaltung ET verschaltet. Die Dateneingänge der Eingabe-Torschaltung ET sind mit den Eingabeschaltern E 1 ...¹E 8, die Ausgänge mit dem Datenleitungssystem SDBUS verbunden.Link FOG to the input gate ET. The data inputs of the input gate ET are connected to the input switches E 1 ... ¹ E 8, the outputs to the data line SDBUS.

Das Steuerleitungssystem SBUS ist an den Steuer-BUS und das Datenleitungssystem DBUS an den Daten-BUS des Mikrorechners RA angeschlossen.The control line system SBUS is connected to the control bus and the data line system DBUS to the data bus of the microcomputer RA.

Die Wirkungsweise der bevorzugten Ausführungsform der Erfindung wird im folgenden beschrieben.The operation of the preferred embodiment of the invention will be described below.

Mit dem Schließen des Schaltelementes M wird die UND-Schaltung U vorbereitet. Führt der Mikrorechner RA einen Speicherzyklus aus, liegt über die Leitung MREQ ein Signal am zweiten Eingang der UND-Schaltung U an. Die UND-Schaltung U kann in diesem Moment durchgeschaltet werden, wenn -am dritten Eingang ein Signal anliegt. Dieses Signal kann auf verschiedene Weise erzeugt werden:With the closing of the switching element M, the AND circuit U is prepared. If the microcomputer RA executes a memory cycle, a signal is present at the second input of the AND circuit U via the line MREQ. The AND circuit U can be turned on at this moment, if there is a signal at the third input. This signal can be generated in several ways:

a) das Schaltelement MF wird betätigt, odera) the switching element MF is operated, or

b) der von dem Mikrorechner RA ausgeführte Speicherzyklus ist ein Befehlsholezyklus, so daß die Leitung K 1 ein Signal führt, oderb) the memory cycle executed by the microcomputer RA is a command loop cycle, so that the line K 1 carries a signal, or

c) die Leitungen KMBF führen Signale, die eine Kombination •zur Kennzeichnung von Mehrbytebefehlen darstellen.c) the lines KMBF carry signals that represent a combination • for marking multi-byte commands.

Bei Durchschaltung-der UND-Schaltung U wird über die Leitung MSP ein Steuersignal an den Mikrorechner RA abgegeben, das die Aktivierungseingänge der Speicherschaltkreise des Mikrorechners RA inaktiv schaltet, so daß alle Speicherschaltkreise gegen jedweden Zugriff gesperrt sind, und das einen Interrupt in dem Mikrorechner RA auslöst'. Durch das Öffnen der Torschaltung ET über das Freigabe-ODER-Glied FOG kann darauf-When the AND circuit U is switched on, a control signal is output via the line MSP to the microcomputer RA, which switches the activation inputs of the memory circuits of the microcomputer RA inactive, so that all memory circuits are blocked against any access, and one interrupt in the microcomputer RA triggers'. Opening the gate ET via the enable OR gate FOG can

hin ein in der Eingabeeinrichtung EE mittels der Taster E 1 E 8 erzeugter Maschinenbefehl des Mikrorechners RA aufgeprägt werden. Die- Leitungen KMBF sind von dem Daten-BUS des Mikrorechners RA abgeleitete Steuerleitungen, aus deren Signalbelegungen der Decoder DC von dem Mikrorechner RA zu realisierende Mehrbyte-Operationen erkennt, wobei das jeweils erste Byte das Ausgangssignal des Decoders DC hervorruft und für weitere Bytes mittels des Schaltelements MF das Signal auf der Leitung MSP aufrecht erhalten wird und somit der Mikrorechner RA im Interrupt-Zustand verbleibt.a machine command of the microcomputer RA generated in the input device EE by means of the keys E 1 E 8 is impressed. The lines KMBF are derived from the data bus of the microcomputer RA control lines from the signal assignments of the decoder DC of the microcomputer RA to realize realizable multi-byte operations, the first byte causes the output of the decoder DC and for further bytes using the Switching element MF, the signal is maintained on the line MSP and thus the microcomputer RA remains in the interrupt state.

Um eine koordinierte Betriebsweise zu erreichen, müssen die eingetasteten Befehle schrittweise einzeln abgearbeitet werden, Das wird erreicht, indem mittels der Schaltelemente ¥ und Z der Mikrorechner RA über die Leitung. WAIT in einen Wartez-ustand gesetzt wird, der über das Zeitglied ZG definiert verlassen wird, so daß jeweils genau ein Operationszyklus von dem Mikrorechner RA ausgeführt werden kann. In der Zwischenzeit kann der nächste Maschinenbefehl eingetastet werden.In order to achieve a coordinated mode of operation, the keyed-in commands must be processed step by step individually. This is achieved by using the switching elements ¥ and Z of the microcomputer RA via the line. WAIT is set in a waiting state, which is left via the timer ZG defined, so that in each case exactly one operation cycle can be performed by the microcomputer RA. In the meantime, the next machine command can be keyed in.

Ist dieser Operationszyklus beendet, ist es dem Mikrorechner RA möglich, mit der Abarbeitung des unterbrochenen Programms fortzufahren, indem mittels ansich bekannter Einrichtungen zu der entsprechenden Adresse zurückgesprungen wird. Andernfalls besteht die Möglichkeit, den nächsten Testzyklus analog dem beschriebenen zu bearbeiten.When this cycle of operation has ended, the microcomputer RA is able to continue processing the interrupted program by jumping back to the corresponding address by means known per se. Otherwise it is possible to process the next test cycle in the same way as described.

Claims

invention claim

Circuit arrangement for testing microcomputers, with switching elements for the bit-parallel input of individual commands via data lines in the microcomputer and digital circuits for logically linking specific computer signals with the output signals of switching elements for setting specific computer states, characterized in that for setting specific states in the microcomputer (RA ) a first switching element (W) via a gate circuit (T) and a second switching element (Z) via a timer (ZG) and the gate circuit (T) and a third switching element (M) for preparing an interruption in the microcomputer (RA) via a AND gate (U) whose second input is coupled by means of a first control line (MREQ) to the microcomputer (RA) and whose third input to the output of an OR gate (OD), the inputs of the OR gate (OD) to a fourth switching element (MF), a second control line (M 1) of the microcomputer (RA) and a with A signal (MSP) and control lines (SBUS) are connected to the microcomputer (RA) for operation with commands to be processed one by one step by a decoder (DC) from a number of third control lines (KMBF).

- For this 1 sheet drawing -