CS276581B6

CS276581B6 - Delta-sigma modulator

Info

Publication number: CS276581B6
Application number: CS831781A
Authority: CS
Inventors: Kishan Shenoi; Bhagwati Prasad Agrawal
Original assignee: Alcatel Nv
Priority date: 1983-03-15
Filing date: 1983-03-15
Publication date: 1992-07-15
Also published as: CS178183A3

Abstract

The Delta-Sigma modulator for digitally encoding an analogue input signal includes a clock (303) for generating a timing waveform having a frequency higher than the highest frequency component of an analogue input signal. A sampling circuit (1,3,C1), including a switching capacitance, stores charge representative of instantaneous amplitude values of the input signal. An integrator (4,C), operative as a low-pass filter, is responsive to the output of the sampling circuit. A one-bit A to D converter (19,20), clocked by the timing waveform, provides two complementary outputs (Q,Q) in response to the instantaneous polarity of the integrator output. A reference circuit (301) selectively applies a charging voltage to the integrator. This arrangement is for use in a telephone voice channel and its performance does not depend on the absolute values of capacitors and resistors.

Description

Zapojením se provádí analogově číslicová přeměna telefonního hovorového signálu do číslicového tvaru. Výstup prvního tvarov.acíhů obvodu /SPI/ a prvního referenčního^íistrojí /301/ je spojen se vstupem prvního integračního ústrojí /C3,4/, jehož výstup je připojen na vstup druhého vzorkovacího obvodu /SP2/. Výstup druhého vzorkovacího obvodu /SP2/ a druhého referenčního ústrojí /302/ je spojen se vstupem druhého integračního ústrojí /C6, 17/, jehož výstup je připojen k převodníku /19,20/, k jehož řídicímu vstupu je připojen výstup /f-/ obvodu /303/ časového referenčního signálu. Zapojením je hovorový signál u/t/ vzorkován rychlostí, která je vysoká ve srovnání s nejvyšši kmitočtovou složkou hovorového signálu u/t/. Vzorkované okamžité hodnoty signálu se integrují, znovu vzorkují a znovu integrují pro snížení šumu při zakódování. Nakonec dvouúrovňový identifikační obvod /19/ spojí výstup druhého integrátoru /C6,17/ s klopným obvodem /20/ typu D, dávajícím jednobitový zakódovaný výstup , b/n/.Connection involves analogue-to-digital conversion of the telephone call signal into a digital form. The output of the first forming circuit (SP1) and the first reference device (301) is coupled to the input of the first integrating device (C3, 4), the output of which is connected to the input of the second sampling circuit (SP2). The output of the second sampling circuit (SP2) and the second reference device (302) is coupled to the input of the second integration device (C6, 17), the output of which is connected to a converter (19,20), to whose control input the output (f-) is connected. the time reference signal circuit (303). By engaging, the speech signal u / t / is sampled at a rate that is high compared to the highest frequency component of the speech signal u / t /. The sampled instantaneous signal values are integrated, resampled, and reintegrated to reduce noise during encoding. Finally, the two-level identification circuit (19) connects the output of the second integrator (C6, 17) to the D-type flip-flop (20) giving a one-bit coded output, b (n).

χχ· cnχχ · cn

*μ ³ J L *· > J co lA* µ ³ JL * ·> J co lA

KDKD

CM ωCM ω

ωω

CS 276 581 86EN 276 581 86

Vynález se týká delta-sigma modulátoru, obsahujícího hodiny s výstupem pro časový referenční signál, s výstupem pro nabíjecí hodinový signál a s výstupem pro vybíjecí hodinový signál.The invention relates to a delta-sigma modulator comprising a clock with an output for a time reference signal, an output for a charge clock signal, and an output for a discharge clock signal.

Moderní soustavy pro přenos informací jsou často založeny na převodu analogových vstupních signálů na číslicové signály pro přenos přes diskrétní kanál, jak analogově-číslicová přeměna, tak i následující číslicově-analogová rekonstrukce jsou vystaveny omylům, protože spojitý sled možných vstupních hodnot musí být představován diskrétními sestavami hodnot v přenosovém kanálu. Tato chyba je všeobecně známa jako kvantovací šum a tvoří jeden z hlavních zdrojů nepřesností v těchto soustavách.Modern information transmission systems are often based on the conversion of analog input signals to digital signals for discrete channel transmission, both analog-to-digital conversion and subsequent digital-to-analog reconstruction are subject to error, since a continuous sequence of possible input values must be represented by discrete assemblies values in the transmission channel. This error is commonly known as quantization noise and is one of the main sources of inaccuracies in these systems.

V technické práci (zde označované práce č. 1 s názvem Snížení kvantovacího šumu použitím zpětné vazby autorů H. A. Spand III a Ρ. M. Schulteiss) byl analyzován problém kvantovacího šumu a bylo navrženo použití kvantovací zpětné vazby jako prostředek pro zlepšení nepřesností vyvolaných tímto kvantovacím šumem. Tato práce byla uveřejněna v IRE Translations on Communication Systems, sv. CS-1O, str. 373 až 380 (prosinec 1962). Byl tam diskutován a analyzován obecný případ delta-sigma modulátoru, který má víceúrovňové kvantovací vlastnosti. Pravděpodobně pro jednoduchost analýzy se autoři této technické práce rozhodli považovat vzorkovací a kvantovací části delta-sigma modulátoru za odlišné celky. Fyzikální konfigurace tohoto typu nemůže být konstrukčně realizována běžnými analogovými obvody. Příklad běžného analogového delta-sigma modulátoru je znázorněn a popsán v práci, nadále označované práce č. 2, s názvem Oálkoměrná soustava kódovou modulací - modulací delta-sigma s autory H. Inose, Y. Yasuda a 3. Murakami. Tato práce byla uveřejněna v IRE Translations Space Electronics Telemetry, sv. SET-8, str. 204-209, září 1962. V této práci je popisován dosavadní stav techniky, v zásadě analogový delta-sigma modulátor, jakož i jeho užitečnost jako zlepšení dosavadních delta modulátorů.In the technical work (herein referred to as Work No.1 on Reducing Quantization Noise Using Feedback from HA Spand III and M. Schulteiss), the problem of quantization noise was analyzed and the use of quantization feedback as a means to improve the inaccuracy caused by this quantization noise was proposed. . This work was published in IRE Translations on Communication Systems, Vol. CS-10, pp. 373-380 (December 1962). There was discussed and analyzed the general case of delta-sigma modulator, which has multilevel quantization properties. Probably for the sake of simplicity of analysis, the authors of this technical work decided to consider the sampling and quantization parts of the delta-sigma modulator as different units. A physical configuration of this type cannot be constructed by conventional analog circuits. An example of a conventional analog delta-sigma modulator is illustrated and described in the work, hereinafter referred to as work # 2, called the Orometer System with Code Modulation - Modulation of the Delta-Sigma with H. Inos, Y. Yasuda and 3. Murakami. This work was published in IRE Translations Space Electronics Telemetry, Vol. SET-8, pp. 204-209, September 1962. This work describes the prior art, essentially an analog delta-sigma modulator, as well as its usefulness as an improvement of the prior art delta modulators.

Autoři této druhé práce zdůraznili, že u ještě dřívější soustavy, tzv. soustavy modulace delta, jsou posílány impulsy po přenosové lince a tyto impulsy nesou informaci odpovídající derivaci amplitudy vstupního signálu. Na přijímacím konci jsou tyto impulsy integrovány pro získání původního tvaru vlny. Poruchy přenosu, jako šum atd., vedou ke kumulativní chybě, protože přenesený signál je na přijímacím konci integrován.The authors of this second work emphasized that in an even earlier system, the so-called delta modulation system, pulses are sent over the transmission line and these pulses carry information corresponding to the derivation of the amplitude of the input signal. At the receiving end, these pulses are integrated to obtain the original waveform. Transmission disturbances such as noise, etc. lead to a cumulative error because the transmitted signal is integrated at the receiving end.

Tak zvaná soustava delta-sigma modulace provádí integraci vstupního signálu dříve, než vstoupí do samotného modulátoru, takže výstupní přenesené impulsy nesou informaci odpovídající amplitudě vstupního signálu.The so-called delta-sigma modulation system performs the integration of the input signal before it enters the modulator itself, so that the output transmitted pulses carry information corresponding to the amplitude of the input signal.

V zásadně analogovém zařízení závisí chování delta-sigma modulátoru na absolutní hodnotě kondenzátoru a odporů v obvodech a v důsledku toho na citlivosti vůči škodlivým účinkům stárnutí a teplotě. Kromě toho musí mít operační zesilovače použité v analogových zařízeních, znamenitou jakost a zisk a šířka pásma takových zesilovačů nesmí být taková, aby měla vliv na přenosovou funkci integrátoru uvnitř vstupního obvodu zařízení. Kromě toho v analogovém zařízení musí být tvar vlny na výstupu číslicově-analogového převodníku přesný a nesmí být citlivý na zkreslení, to znamená, že impuls pro izolovanou hodnotu 1 musí být v podstatě identický s impulsy zahrnutými v sérii většího počtu hodnot 1. Obtíže, s nimiž se setkáváme v obvodech, analogových zařízeních pro delta-sigma modulátory jsou často výsledkem tohoto požadavku.In an essentially analog device, the behavior of the delta-sigma modulator depends on the absolute value of the capacitor and the resistances in the circuits and, consequently, on the sensitivity to the harmful effects of aging and temperature. In addition, the operational amplifiers used in analogue equipment shall have excellent quality and gain, and the bandwidth of such amplifiers shall not be such as to affect the transfer function of the integrator within the input circuit of the equipment. In addition, in an analog device, the waveform at the output of the A / D converter must be accurate and not susceptible to distortion, that is, the pulse for isolated value 1 must be substantially identical to the pulses included in the series of multiple values 1. Difficulties with encountered in circuits, analog devices for delta-sigma modulators are often the result of this requirement.

Způsob, jakým se vynález vypořádává s těmito nevýhodami dřívějšího stavu techniky, bude zřejmý v průběhu popisu. Podrobný popis Číslicového delta - sigma modulátoru může být zjištěn v patentovém spise US č. 4 270 0270 s názvem jednotka telefonní účastnické linky se sigma delta číslicově analogovým převodníkem.The way in which the invention overcomes these disadvantages of the prior art will be apparent throughout the description. A detailed description of a digital delta-sigma modulator can be found in U.S. Pat. No. 4,270,070 entitled the Telephone Subscriber Line Unit with a sigma delta digital-to-analog converter.

CS 276 581 86EN 276 581 86

Vzhledem k nevýhodám zásadně analogového delta-sigma modulátoru podle dřívějšího stavu techniky je obecným účelem vynálezu vytvořit delta-sigma modulátory, u kterého výkon nezávisí na absolutní hodnotě kondenzátorů a odporů, jak tomu je u analogových zařízení dřívějšího stavu techniky, ale spíše závisí na poměrech kondenzátorů. Tyto poměry nejsou poměrně ovlivňovány změnami teploty a stárnutím. Kromě toho u zařízení podle vynálezu s přepínaným kondenzátorem je pouze zapotřebí, aby použité operační zesilovače byly schopny nabíjet a vybíjet kondenzátor obvodu ve jmenovité době, řádu jedné poloviny vzorkovacího intervalu. To vede k necitlivosti vůči kolísání elementárních hodnot vyvolaného teplotou a stárnutím.In view of the disadvantages of the prior art analog delta-sigma modulator, the general purpose of the invention is to provide delta-sigma modulators in which power does not depend on the absolute value of capacitors and resistors as in prior art analog devices but rather depends on capacitor ratios . These ratios are not relatively affected by temperature changes and aging. In addition, in the switched capacitor apparatus of the invention, it is only necessary that the operational amplifiers used are capable of charging and discharging the capacitor of the circuit within a nominal time, of the order of one-half of the sampling interval. This leads to insensitivity to temperature and aging elementary value fluctuations.

Podstata delta-sigma modulátoru podle vynálezu spočívá v tom, že jeho první vzorkovací obvod zahrnuje první spínač, který je připojen ke vstupu modulátoru pro kódový analogový signál a jehož řídicí vstup je spojen s výstupem nabíjecího hodinového signálu, první kondenzátor, zapojený paralelně k výstupu prvního spínače, druhý spínač, který je spojen s prvním kondenzátorem a jehož řídicí vstup je připojen k výstupu vybíjecího hodinového signálu a výstup je spojen se vstupem prvního integračního ústrojí, jeho druhý vzorkovací obvod obsahuje třetí spínač, který je připojen k výstupu prvního integračního ústrojí a jehož řídicí vstup je spojen s výstupem nabíjecího hodinového signálu, přičemž s výstupem třetího spínače je paralelně spojen druhý kondenzátor, k němuž je připojen čtvrtý spínač, jehož řídicí vstup je spojen s výstupem vybíjecího hodinového signálu a k jehož výstupu je připojeno druhé integrační ústrojí, dále jednobitový analogově-číslicový převodník, jehož řídicí vstup je spojen s výstupem časového referenčního signálu a který má jeden negovaný a jeden nenegovaný výstup, dále první referenční ústrojí, zahrnující pátý spínač, spojený se svorkou kladného referenčního napětí, přičemž jeho řídicí vstup je spojen s negovaným výstupem převodníku a s výstupem nabíjecího hodinového signálu na svorku záporného referenčního napětí je připojen šestý spínač, jehož řídicí vstup je spojen s nenegovaným výstupem převodníku a s výstupem nabíjecího hodinového signálu, třetí kondenzátor, zapojený paralelně k oběma výstupům pátého a šestého spínače a sedmý spínač, spojený s třetím kondenzátorem a svým řídicím vstupem připojený na výstup vybíjecího hodinového signálu, přičemž jeho výstup je spojen se vstupem prvního integračního ústrojí, a konečně obsahuje druhé referenční ústrojí, zahrnující osmý spínač, připojený na svorku kladného referenčního napětí a svým řídicím vstupem spojený s nenegovaným výstupem převodníku a s výstupem nabíjecího hodinového signálů, devátý spínaě, připojený na svorku záporného referenčního napětí a svým řídicím vstupem spojený s negovaným výstupem převodníku a s výstupem nabíjecího hodinového signálu, přičemž k oběma výstupům osmého spínače a devátého spínače je paralelně připojen čtvrtý kondenzátor, s nímž je spojen desátý spínač a jehož řídicí vstup je spojen s výstupem vybíjecího hodinového signálu a jeho výstup se vstupem druhého integračního ústrojí.The delta-sigma modulator of the present invention is characterized in that its first sampling circuit comprises a first switch that is connected to the modulator code input for a code analog signal and whose control input is coupled to the charge clock output, a first capacitor connected in parallel to the output of the first a second switch which is coupled to the first capacitor and whose control input is connected to the discharge clock output and the output is coupled to the input of the first integration device, its second sampling circuit comprises a third switch which is connected to the output of the first integration device and the control input is connected to the output of the charge clock signal, and the second switch output is connected in parallel to a second capacitor, to which a fourth switch is connected, the control input of which is connected to the output of the discharge clock signal and connected to a second integration device, a one-bit analog-to-digital converter, the control input of which is connected to a time reference signal output and having one negative and one non-regulated output, a first reference device comprising a fifth switch connected to the positive reference terminal; the control input is connected to the negated converter output and the charge clock signal output to the negative reference terminal is connected to the sixth switch whose control input is connected to the unregistered converter output and the charge clock output, the third capacitor connected in parallel to both the fifth and sixth switch outputs and a seventh switch coupled to the third capacitor and its control input connected to the output of the discharge clock signal, the output of which is coupled to the input of the first integration device, and finally It comprises a second reference device comprising an eighth switch connected to the positive reference terminal and its control input coupled to the non-transducer output and the charge clock output, a ninth switch connected to the negative reference terminal and its control input coupled to the negative transducer output and the output of a charge clock signal, wherein a fourth capacitor is connected in parallel to both outputs of the eighth switch and the ninth switch to which the tenth switch is connected and whose control input is connected to the discharge clock output and its output to the second integrator input.

Podle výhodného provedení vynálezu jsou poměr kapacitance prvního kondenzátorů ke kapacitanci třetího kondenzátorů a poměr kapacitance třetího kondenzátoru ke kapacitanci pátého kondenzátoru přibližně 1/2, a že poměr kapacitance druhého kondenzátoru ke kapacitanci šestého kondenzátoru a poměr kapacitance čtvrtého koncenzátoru ke kapacitanci šestého kondenzátoru jsou 1/1.According to a preferred embodiment of the invention, the ratio of the capacitance of the first capacitor to the capacitance of the third capacitor and the ratio of the capacitance of the third capacitor to the capacitance of the fifth capacitor are about 1/2, and that the ratio of the capacitance of the second capacitor to the capacitance of the sixth capacitor is 1/1 .

Delta - sigma modulátor s přepínaným kondenzátorem je založen na operačním sledu střídavého nabíjení a vybíjecí kondenzátorů v navzájem se nepřekrývájících časových intervalech, takže číslicový delta - sigma modulátor typu popsaného v patentovém spisu US č. 4 270 027 je zásadně necitlivý na vzorky. To znamená, že izolovaná logická hodnota 1 je ekvivalentní logické hodnotě 1 v řadě logických hodnot 1, pokud jde o přenos náboje.The Delta-sigma modulator with switched capacitor is based on the operating sequence of alternating charging and discharging capacitors at non-overlapping time intervals, so that the digital delta-sigma modulator of the type described in U.S. Pat. No. 4,270,027 is substantially insensitive to samples. That is, the isolated logical value 1 is equivalent to logical value 1 in a series of logical values 1 in terms of charge transfer.

CS 276 581 86EN 276 581 86

Absolutní hodnoty kondenzátorů mohou být zvoleny tak, že konstrukce operačních zesilovačů je pružnější. Delta-sigma modulační vlastnosti jsou ovlivňovány pouze poměrem kondenzátorů. Například, čím větší je hodnota kondenzátorů, tím větší je požadavek na rychlost snímání nebo obratu na operačním zesilovači, který nabíjí kondenzátor. Avšak rozptylová kapacitance bude účinněji kompenzována. Obráceně malá kapacitance se snadněji nabije, avšak účinek rozptylově kapacitance je vyjádřenější. Ponecháme-li absolutní hodnotu kondenzátorů jako konstrukční parametr, je možný větší rozsah konstrukce v celkové konstrukci delta-sigma modulátoru.The absolute values of the capacitors can be chosen so that the design of the operational amplifiers is more flexible. Delta-sigma modulation properties are only affected by the ratio of capacitors. For example, the greater the value of the capacitors, the greater the demand for the rate of sensing or turning on the opamp that charges the capacitor. However, the scattering capacitance will be more effectively compensated. Conversely, small capacitance is easier to charge, but the scattering capacitance effect is more pronounced. Leaving the absolute value of the capacitors as a design parameter, a larger design range is possible in the overall delta-sigma modulator design.

Kromě toho přepínaný kondenzátor má na svém vstupu vlastní vzorkovací a udržovací funkci. Ve skutečnosti signály ve všech uzlech obvodu se mění v diskrétních časových okamžicích. V důsledku toho je vstup ke komparátoru obvodu stabilní, když komparátor provádí rozhodnutí.In addition, the switched capacitor has its own sampling and holding function at its input. In fact, the signals at all nodes of the circuit change at discrete time points. As a result, the input to the circuit comparator is stable when the comparator makes a decision.

Základní obvody, identifikace parametrů a operační úvahy jsou uvedeny v následujícím podrobném popisu výhodného provedení vynálezu.Basic circuits, parameter identification and operational considerations are set forth in the following detailed description of a preferred embodiment of the invention.

Obr. 1 je schematický blokový diagram představující typické analogové vybavení podle dosavadního stavu techniky.Giant. 1 is a schematic block diagram representing a typical prior art analog equipment.

Obr. 2 je schematický blokový diagram znázorňující zásadu vybavení zařízení s přepínaným kondenzátorem.Giant. 2 is a schematic block diagram illustrating the principle of equipping a switched capacitor device.

Obr. 3 je schematický diagram vybavení delta-sigma modulátoru podle vynálezu za použití referenčních napětí + V a - V.Giant. 3 is a schematic diagram of the delta-sigma modulator equipment of the invention using the + V and - V reference voltages.

Obr. 4 je znázornění časového vlnotvaru pro obvod podle obr. 3.Giant. 4 is a representation of a time waveform for the circuit of FIG. 3.

Obr. 5 znázorňuje část obvodu podle obr. 4, jehož obvod byl přizpůsoben pro použití jediného referenčního napětí + V.Giant. 5 shows a portion of the circuit of FIG. 4 whose circuit has been adapted to use a single + V reference voltage.

Z počátku je třeba zdůraznit, že výraz delta-sigma modulátor je často nahrazován výrazem sigma-delta modulátor, protože přehození poukazují na sigma a delta je záležitostí rozhodnutí příslušného autora, takže jedno· a totéž zařízení může být nazýváno kterýmkoliv názvem.Initially, it should be emphasized that the term delta-sigma modulator is often replaced by the sigma-delta modulator because the reversal points to sigma and delta is a matter of the author's decision, so that one and the same device can be called by any name.

Obr. 1 znázorňuje dřívější stav techniky, jak byl shora uveden a v podstatě nepotřebuje vysvětlení. Podle obr. 1 je číslicově-analogový převodník tvarovačem impulsů, který vytváří jeden nebo dva odlišné impulsy podle toho, je-li číslicový signál vysoký nebo nízký, matematicky +A nebo -A, přičemž veličina A je vztažena na převod mezi číslicí a napětím. Integrační zařízení, představující v zásadě dolní propust a označené H(s), určuje řád deltasigma modulátoru. H(s) je typicky filtr prvního řádu, jestliže H(s) = -| a je filtrem nebo propustí druhého řádu, jestližeGiant. 1 depicts the prior art as set forth above and essentially does not need explanation. Referring to FIG. 1, the digital-to-analog converter is a pulse former that produces one or two different pulses, depending on whether the digital signal is high or low, mathematically + A or -A, where A is related to the conversion between digit and voltage. The integrating device, essentially a low-pass filter and denoted by H (s), determines the order of the modulator deltasigma. H (s) is typically a first order filter if H (s) = - | and is a second order filter or leak if

H(s) g (S+C) (s+a) (s+b)H (s) g (s + c) (s + a) (s + b)

Lze říci, že snížení šumu modulátoru, nepřesnost převodu vstupní funkce na číslicový signál, dosažené delta-sigma modulátorem, je výsledkem toho, že se shromažňují nebo sleduji všechny předešlé chyby v převodu a že se tato informace, jako signál vztažený na chybu, přivádí nazpět za účelem korekce příštího převodu. V tomto procesu se modulátor prvního ráduIt can be said that the reduction of the modulator noise, the inaccuracy of the conversion of the input function to the digital signal achieved by the delta-sigma modulator is the result that all previous conversion errors are collected or monitored and that this information, as an error-related signal, to correct the next transfer. In this process, the modulator first order

CS 276 581 B6 snaží vynulovat průměrnou chybu v určitém časovém období, zatímco modulátor druhého řádu nejen udržuje tuto průměrnou chybu na nulové hodnotě, avšak udržuje také na nule první derivaci chybového signálu.CS 276 581 B6 attempts to reset the average error over a period of time, while the second order modulator not only maintains the average error at zero, but also maintains the first derivative of the error signal.

V soustavě prvního řádu bude číslicově přesně znázorněn pouze stejnosměrný vstupní signál. Avšak v soustavě druhého řádu se zvětší šířka pásma signálu, který může být plynule před stavován číslicově.In a first-order system, only a DC input signal will be accurately represented numerically. However, in a second-order system, the bandwidth of the signal, which can be infinitely digital, is increased.

Podle známé teorie filtrů, může být integrační filtr H(s) popsán pro delta-sigma modulátor prvního řádu jako:According to known filter theory, the integration filter H (s) can be described for a first order delta-sigma modulator as:

alfa + beta salpha + beta p

H(s) = - a + éta s podobně pro filtr druhého řádu jako:H (s) = - a + eta s similar to second order filter as:

alfa + běda s + delta s H(s) = - 2 gamma + éta s+salpha + alas s + delta s H (s) = - 2 gamma + eta s + s

Hodnoty kondenzátorú a jiných složek se zvolí tak, aby daly vhodné hodnoty pro koeficienty. Delta-sigma modulační výkon, vyjádřený jako šum a stabilita, je ve vztahu k těmto koeficientům.The values of the capacitors and other components are chosen to give suitable values for the coefficients. Delta-sigma modulation power, expressed as noise and stability, is related to these coefficients.

Práce Snížení kvantovacího šumu použitím zpětné vazby (první práce) je teoretická práce, která dává základ pro delta-sigma modulaci. Druhá práce Dálkoměrná soustava kódovou modulací - delta-sigma modulací udává přístrojové vybavení a základní analýzu deltasigma modulátoru prvního řádu. Obr. 1 druhé práce znázorňuje chybový signál, S(t) - P(t) je přiváděn na integrátor, který má přenosovou funkci prvního řádu a v důsledku toho je to delta-sigma modulátor prvního řádu. Obr. 1 první práce vykresluje nejobecnější případ delta-sigma modulátoru, ve kterém každé Hp tj. přenosová funkce filtru, může být řádu vyššího než 1 a dále uvažuje obecné, mnohaúrovňové kvantovací vlastnosti. Autoři první práce se pravděpodobně pro jednoduchnst analýzy rozhodli znázornit vzorkovač a kvantovač jako rozlišné celky. Tato konfigurace nemůže být přístrojově realizována obvyklými analogovými obvody; jak je například popsáno v druhé práci. Vzorkovač a kvantovač mohou však být odděleny v přístrojovém vybavení s přepínaným kondenzátorem podle vanálezu.Work Reducing quantization noise using feedback (first work) is a theoretical work that provides the basis for delta-sigma modulation. Second work Code distance modulation - delta-sigma modulation gives instrumentation and basic analysis of first order deltasigma modulator. Giant. 1 of the second work shows an error signal, S (t) - P (t) being applied to an integrator having a first order transmission function and consequently a first order delta-sigma modulator. Giant. 1 of the first paper depicts the most general case of the delta-sigma modulator, in which each Hp, i.e., the filter transfer function, may be of the order of greater than 1 and further considers general, multi-level quantization properties. For the sake of simplicity, the authors of the first work probably decided to depict the sampler and the quantizer as distinct units. This configuration cannot be realized in instrument by conventional analog circuits; as described in the second paper. However, the sampler and the quantizer may be separated in the instrumentation with the switched capacitor according to the vanal.

Podle obr.. 1 druhé práce tvoří generátor vzorkovacího impulsu a modulátor impulsu společně analogově-číslicovou + číslicově-analogovou operaci. Modulátor impulsů vydává impuls známého tvaru, jehož polarita je určena polaritou analogového signálu na vstupu impulsového modulátoru v okamžiku zjištění vzorkovacího impulsu.According to FIG. 1 of the second work, the sample pulse generator and the pulse modulator together form an analog-digital + digital-analog operation. The pulse modulator emits a pulse of known shape whose polarity is determined by the polarity of the analog signal at the pulse modulator input at the time the sample pulse is detected.

Dosavadní publikace z největší části popisují obvody získané experimentálně, což znamená, že se zvolí konfigurace obvodu, provede se počásteění odborný odhad hodnot jednotlivých složek a obvod se potom zdokonalí v laboratoři.The most recent publications describe the circuits obtained experimentally, which means that the circuit configuration is selected, a professional estimation of the values of the individual components is made and then the circuit is improved in the laboratory.

Delta-sigma modulátory vyššího řádu mají v zásadě možnost lepšího chování v ohledu šumu, avšak jsou notoricky nestabilní a v důsledku toho je nelze doporučit. Provedení druhého řádu zde popisované je považováno za optimální.Higher-order Delta-sigma modulators have in principle the possibility of better noise behavior, but are notoriously unstable and as a result cannot be recommended. The second order embodiment described herein is considered to be optimal.

Všechna přístrojová vybavení s přepínanými kondenzátory jsou zevšeobecněna v obr. 2 a mohou být matematicky redukována na níže uvedený tvar.All instrumentation with switched capacitors are generalized in Figure 2 and can be mathematically reduced to the form shown below.

CS 276 581 B6CS 276 581 B6

H(z) je přenosová funkce řádu):H (z) is a transfer function of the order):

diskrétního času tvaru (pro delta-sigma modulátor druhéhodiscrete time shape (for delta-sigma modulator second

H(z) = z’¹ H (z) = z ^-1

-1 -2 alfa + beta z + čta z 1 + delta z^-1 + z^ gamma kde z^-1 je operátor jednotkového zpoždění, přičemž jednotkové zpoždění je doba jednoho vzorkovacího intervalu. Pro vzorkovací rychlost 1MHz bude vzorkovací interval l^us koeficienty, které určují šumový výkon a stabilitu, jsou funkcemi poměrů kondenzátorů. Absolutní hodnota každého kondenzátoru může být zvolena konstruktérem pro optimalizování výkonu zesilovače, pra kompenzování rozptalové kapacitance, atd.-1 -2 alpha + beta z + read z 1 + delta z ^-1 + z ^ gamma where z ^-1 is the unit delay operator, where the unit delay is the time of one sampling interval. For a sampling rate of 1MHz, the sampling interval 1 µs will be coefficients that determine noise power and stability are a function of the capacitor ratios. The absolute value of each capacitor can be chosen by the designer to optimize the power of the amplifier, to compensate for the dissipation capacitance, etc.

Delta-sigma modulátor s přepínaným kondenzátorem podle vynálezu bude nejlépe vysvětlován postupně. Zásada, na jejímž základě pracuje kterýkoliv delta-sigma modulátor, záleží v provedení analogově-číslicového převodu, u kterého je velikost číslicového slova malá, avšak vzorkovací frekvence je daleko vyšší než nejvyšší signální, tj. hovorová frekvence.The Delta-sigma switching capacitor modulator according to the invention will be best explained sequentially. The principle on which any delta-sigma modulator works is based on an analog-to-digital conversion in which the size of the digital word is small, but the sampling frequency is much higher than the highest signal, i.e. speech rate.

Uvažujme nejdříve vzorkovací hodiny, které ovládají klopný obvod 20 na obr. 3, typu D, spouštěný hranou signálu. Tyto hodiny vytvářejí časovou referenční hodnotu f a také dva jiné hodinové vlnotvary se vzorkovací frekvencí, avšak s pracovním cyklem menším než 50 %. Tato období jsou označováná pro nabití a Q₂ pro vybití. Obr. 4 znázorňuje tyto vlnotvary v typickém vzájemném vztahu.Consider first the sample clock that controls the flip-flop 20 in Figure 3, type D, triggered by the signal edge. These clocks create a time reference value f and also two other clock waveforms with a sampling frequency but with a duty cycle of less than 50%. These periods are denoted for charge and Q ₂ for discharge. Giant. 4 shows these waveforms in a typical relationship.

Uvažujme nejdříve úsek obr. 3 sestávající z prvního spínače 2 a druhého spínače 3, kondenzátoru Cp zesilovače 4_ a kondenzátoru Cj. Zde období Qj z obvodu 303 časového referenčního signálu - vzorkovacích hodin, řídí první spínaě 2 a^-období Q2 řídí druhý spínač 2· Když Qj je nízké, je první spínač 2 rozpojen - otevřený obvod a když je vysoké, je první spínač 2 spojen - zkratovaný obvod. Podobně tomu je s obdobím Q2 a^-druhým spínačem 3_. Nepřekrývání hodnot a Q2 zajišluje, že první a druhý spínač 2 ^θ 2 nebudou nikdy spojeny oba. Za předpokladu, že vstupní signál u(t) zůstane konstantní v rozmezí intervalu /ηΤ,(η+1)ΤΖ, nabije se první kondenzátor C-^ v období na napětí rovné u(nT).Let us first consider the section of FIG. 3 consisting of a first switch 2 and a second switch 3, a capacitor Cp of an amplifier 4 and a capacitor C1. Here, period Qj from timing reference circuit 303 of the sample clock controls the first switch 2, and ^- period Q2 controls the second switch 2. When Qj is low, the first switch 2 is open - the open circuit and when high is the first switch 2 is connected - short circuit. Similarly, it is the period Q2, and ^- the second switch 3. The non-overlap of values and Q2 ensures that the first and second switches 2 ^θ 2 will never be connected to both. Assuming that the input signal u (t) remains constant in the range of the interval / ηΤ, (η + 1) ΤΖ, the first capacitor C- ^ is charged in the period to a voltage equal to u (nT).

Za předpoklaldu, že zesilovač 2 Ď^e ideální operační zesilovač, bude v období Q₂ všechen náboj na prvním kondenzátoru C^ přenesen na pátý kondenzátor a vyvolá v napětí na pátém kondenzátoru Cj změnu o hodnotě:Assuming that amplifier 2 is ^an ideal operational amplifier, in period Q _2, all the charge on capacitor C 1 will be transferred to the fifth capacitor and cause a change in voltage at the fifth capacitor C 1:

/C₁u(nT)>/ C ₁ u (nT)>

V důsledku toho při t = (n+l)T, bude výstupní napětí X zesilovače operačního rovno x Qn+l)Tj = x (nT) — U(nT), ^C3 / negativní přírůstek vzniká, protože se zesilovač obraci.As a result, at t = (n + 1) T, the operational amplifier output voltage X will be equal to x Qn + 1) Tj = x (nT) - U (nT), ^C 3 / negative increment occurs as the amplifier is reversed.

CS 276 581 B6CS 276 581 B6

Nyní uvažujme přidání spínačů, pátého spínače £, šestého spínače sedmého spínače 9 a třetího kondenzátoru C₂· Jestliže b(n) je rovno +1, tj. Q_n = vysoko, potom v období třetí kondenzátor C₂ se^-nabije na hodnotu -b(n).V. V období Q2 bude tento náboj přenesen na pátý kondenzátor Cj. Celková činnost prvního, druhého, pátého a šestého spínače 1, 1, Á· Z> Σ ^a prvního, třetího a pátého kondenzátoru Cp C2> C-j a zesilovače £ může být popsán rovnicí:Now consider the addition of the switches, the fifth switch, the sixth switch of the seventh switch 9 and the third capacitor C _2. If b (n) is equal to +1, ie Q _n = high, then in the period the third capacitor C ₂ is ^- charged to - b (n). In period Q2 this charge will be transferred to the fifth capacitor C1. The overall operation of the first, second, fifth and sixth switches 1, 1, · · Z> Σ ^{and the} first, third and fifth capacitors Cp C2> Cj and the amplifier £ can be described by the equation:

θχ / c₂ χ Γ(π+1)τΙ = X(nT) - — U(nT) + b(n).V.( — l^C3 podobněθχ / c ₂ χ Γ (π + 1) τΙ = X (nT) - - U (nT) + b (n) .In. (- ^C l 3 etc.

W(n+1)T = W(nT) -í —\x(nT) - b(n).V.( —W (n + 1) T = W (nT) - 1 - x (nT) - b (n).

Čárkované rámečky 301 a 302 mohou být nazvány referenční přepínací ústrojí. Činnost komparátoru a klopného obvodu 0 lze získat z b(n+l) = £w /(n+l)T_7^ ² The dotted frames 301 and 302 may be referred to as a reference switching device. The operation of the comparator and flip-flop 0 can be obtained from b (n + 1) = £ w / (n + 1) T_7 ^ ²

Šumový výkon a stabilita delta-sigma modulátoru je řízena poměry kondenzátorůThe noise power and stability of the delta-sigma modulator is controlled by the capacitor ratios

Napětí V se nazývá referenční napětí a normálně všechna napětí jsou vyhodnocována jako jeho frakce. V je někdy označováno jako havarijní bod kodéru a je to maximální amplituda vstupního signálu. Vstupní amplituda větší než V vyvolá přetížení.The voltage V is called the reference voltage and normally all voltages are evaluated as its fraction. V is sometimes referred to as the encoder breakpoint and is the maximum amplitude of the input signal. An input amplitude greater than V causes an overload.

Bylo zjištěno, že pro typický delta-sigma modulátor jsou vyhovující následující poměry kondenzátorů, popřípadě kapacit.It has been found that the following capacitor / capacitor ratios are suitable for a typical delta-sigma modulator.

U této obměny a v průběhu každého vzorkovacího intervalu se desátý kondenzátor C_gnabije na V v období Qj a v období Q₂ vyvolá změnu - V ve výstupu zesilovače 2V průběhu období se^-sedmý kondenzátor C? nabije na y³voltů s polaritou naznačenou na obr. 5. Kdyby Q_n Hylo vysoko, tj. b(n) =~+l, třetí přídavný spínač 23 a druhý přídavný spínač 22 by se uzavřely v období Q₂ a v důsledku obrácení polarity by vyvolaly změnuIn this variation, and during each sampling interval, the tenth capacitor C is charged to V _g during the period Qj and Q ₂ causes a change of - V 2V at the amplifier output during the period ^- the seventh capacitor C? charged to y ³ volts with the polarity indicated in Fig. 5. If Q _n Hylo high, i.e. b (n) = ~ + l third auxiliary switch 23 and the second auxiliary switch 22 would close during _Q2 and due to reversal polarity would cause a change

ΊΊ

CS 276 581 Β6 + — I V ve výstupuCS 276 581 Β6 + - I V in output

V³)V ³ )

Cj. Výsledný účinek jestliže b = zesilovače je tedy:Cj. The resulting effect if b = amplifiers is therefore:

+1 A. x+1 A. x

Jestliže b(n) = -1, potom kondenzátor C? se nevybije do nebo jestliže b_n If b (n) = -1, then the capacitor C? does not discharge to or if b _n

A ^x A ^x

Jestliže C_? = 20θ, x (n+1) T = x(nT) podobněIf C _? = 20θ, x (n + 1) T = x (nT) similar

W (n+1) T = W(nT) Vzorkovací rychlost ho signálu u(t). Vynález potom celková činnost obvodu na obr. 5 může být popsána jakoW (n + 1) T = W (nT) Sampling rate of u signal (u). The invention then the overall operation of the circuit in Fig. 5 can be described as

musí být daleko vyšší než je největší frekvenční složka vstupníje zvlášt užitečný pro číslicové zakódování signálů telefonního, hovorového pásma pro přenos diskrétním telefonním kanálem. Protože takové signály vyžadují pouze málo kHz šířky pásma, splňuje vzorkovací rychlost 1 MHz, typická pro modulátor podle vynálezu, shora uvedený požadavek.it must be much higher than the largest frequency component of the input is particularly useful for digitally encoding telephone, speech, and bandwidth signals for discrete telephone channel transmission. Since such signals require only a few kHz bandwidth, the sampling rate of 1 MHz typical of the modulator of the invention meets the above requirement.

Delta - sigma modulátor druhého řádu může být považován za konstruovaný z delta sigma modulátoru prvního řádu, uloženého ve zpětnovazební smyčce. Obráceně lze mít za to, že delta - sigma modulátor prvního řádu je dílčí soustava delta - sigma modulátoru druhého řádu získaná odstraněním nebo stažením delta-sigma modulátoru druhého rádu. Konfigurace znázorněná na vyobrazení může být obmezena za vytvoření přepínaného kondenzátoru prvního řádu pro delta-sigma modulátor. Jestliže se odstraní zesilovač _4, kondenzátory C₃, Cp C₂ a jejich přiřazené spínače, zbude delta-sigma modulátor prvního řádu, který přeměňuje^-analogový signál v místě u(t) na číslicový signál b(n). 'The second order sigma modulator can be considered to be constructed from a first order delta sigma modulator embedded in the feedback loop. Conversely, the first-order delta-sigma modulator may be considered to be a second-order delta-sigma modulator obtained by removing or downloading the second-order delta-sigma modulator. The configuration shown in the figure may be limited to provide a switched first order capacitor for the delta-sigma modulator. If the amplifier 4, the capacitors C ₃ , Cp C ₂ and their associated switches are removed, a delta-sigma first order modulator that converts the ^- analog signal at u (t) to a digital signal b (n) remains. '

Je možné přenášet bitový proud £b(n)Tj tak, jak je, a na přijímacím konci mít jednoduchý číslicově-analogový převodník, který obsahuje tvarovač impulsů, který vydává roz+ lišné vlnotvary v bitovém intervalu podle toho, je-li b(n) = Vysoko nebo b(n) = Nízko, potom následuje jednoduchá analogová dolní propust pro vyhlazení vlnotvaru. To by však znamenalo přímý přenos -£b(n)^ což je přibližně 1 megabit/s, což je značně vysoké. Jiným možným postupem je použít sled číslicových dolních propustí, které provádějí vyhlazování při podržení číslicové povahy signálu. V důsledku toho se zvyšuje počet bitů na jedno slovo, to znamená diskrétnost úrovní, jež může být znázorněna, se zjemní. V linkovém ob- .. vodu, například podle pat. spisu US č. 4 270 027, jak shora uvedeno, umožňují dolní pro- pusti zpětné vzorkování číslicového signálu při 8 tisících slov za sekundu s diskrétností ’ odpovídající 13 bitů na jedno slovo v rovnoměrném kódu. Každé kódové slovo může být přeměněno na 8-bitový kód, je-li žádáno, což odpovídá formátu bu3 podle zákona podle A, nebo zákonu /U.. 1-bitové zařízení v tomto smyslu představuje velkou škálu vzorkových hodnot od u(nt). 1-bitové slovo, proud 1 Mslov/s tj. proud l-Megabitů/s, je někdy označováno jako ta verse komplexního hovorového signálu, jež je modulována vysokou hustotou impulsů.It is possible to transmit the bit stream βb (n) Tj as is, and at the receiving end have a simple digital-to-analog converter that contains a pulse former that produces different waveforms at the bit interval according to if b (n) = High or b (n) = Low, followed by a simple analog low pass filter to smooth the waveform. However, this would mean a direct transmission of £b (n) což, which is approximately 1 megabit / s, which is considerably high. Another possible method is to use a sequence of digital low pass filters that perform smoothing while holding the digital nature of the signal. As a result, the number of bits per word is increased, i.e., the discretion of the levels that can be displayed is refined. In the line circuit, e.g. U.S. Pat. No. 4,270,027, as discussed above, allows low pass filters to reverse the digital signal at 8,000 words per second with a discretion of 13 bits per word in uniform code. Each codeword can be converted to an 8-bit code, if desired, which corresponds to either the A-law or the / U law format. A 1-bit device in this sense represents a large range of sample values from u (nt). A 1-bit word, a 1 Mslov / s current, i.e. a 1-Megabit / s current, is sometimes referred to as the version of a complex speech signal that is modulated by a high pulse density.

CS 276 581 B6CS 276 581 B6

I když vynález byl popsán ve spojení s jeho výrobním provedením, není omezen na vybavení telefonních soustav, přičemž dalši provedení obměny a použití jsou v rámci možnosti odborníka.Although the invention has been described in connection with its manufacturing embodiment, it is not limited to the equipment of telephone systems, while other embodiments of variation and use are within the skill of the art.

PATENTOVÉ NÁROKYPATENT CLAIMS

Claims

A delta-sigma modulator, comprising a clock with output for a time reference signal, an output for a charge clock signal, and an output for a discharge clock signal, characterized in that its first sampling circuit (SPI) comprises a first switch (1) that is connected to the modulator input for the coded analog signal and whose control input is connected to the charging clock output (Q ^), the first capacitor (cp, connected, parallel to the output of the first switch (1), the second switch (3) connected to first kondenzátorera (cp.a whose control input is connected to the output (Q ₂₎ and the discharging of the clock signal output is connected to the input of the first integration means (4, C), a second sampling circuit (SP2) comprises a third switch (10) is connected to the output of the first integration device (4, Cj) and whose control input is connected to the output (Q ^) of the charging clock signal, with upem third switch (10) is connected in parallel a capacitor (C,) coupled to a fourth switch (12) whose control input is connected to the output (Q _2), the discharging of the clock signal and whose output is connected to the second integration device (17 , Cg), further one-bit analog to digital converter (19,20), whose control input is connected to the output (f _g) of the time reference signal and which has one nenegovaný negated and one output (Q, Q), then the first reference device (301 ), comprising a fifth switch (6) connected to the positive reference terminal (+ V), its control input being connected to the negated output (Q) of the converter (19,20) and to the output (Q ^) of the charge clock signal, to the terminal (-V) the negative reference voltage is connected to the sixth switch (7), the control input of which is connected to the non-regulated output (Q) of the converter (19,20) and to the output (Qj) of the charge clock signal, a third capacitor (C ₂ ) connected in parallel to both the outputs of the fifth and sixth switches (6,7) and the seventh switch (9) connected to the third capacitor (C ₂ ) and its control input connected to the output (Q ₂ ) of the discharge clock wherein its output is coupled to the input of the first integration device (4, Cj), and finally comprises a second reference device (302) comprising an eighth switch (13) connected to the positive reference terminal (+ V) and its control input coupled to the charge clock output (Q ^), a ninth switch (14) connected to the negative reference terminal (-V) and its control input coupled to the negative output (Q) of the converter (19,20) and the charge clock output (Q ^) the fourth capacitor (C ^) is connected in parallel to both outputs of the eighth switch (13) and the ninth switch (14), to which the tenth switch (16) is connected and whose a control input connected to the output (Q _2), the discharging of the clock signal and its output is input of the second integration device (17, CG).

Delta-sigma modulator according to claim 1, characterized in that the ratio of the capacitor of the first capacitor (C1) to the capacitance of the third bead to the capacitor. The (C ^) α-capacitance ratio of the third capacitor (C ₂ ) to the capacitance of the fifth capacitor (Cj) is approximately 1/2, and that the ratio of the capacitance of the second capacitor (Cp to the capacitance of the sixth capacitor (Cg) and the capacitance ratio of the fourth capacitor (Cj) to the capacitance of the sixth capacitor (Cg) are 1/1.