CS276197B6 - Zapojenie bezpečného logického obvodu - Google Patents

Description

CS 276 197 B6

Vynález sa týká problematiky špeciálnych logických obvodov. Rieši zapojenie bezpečnéhosúčinového a súčtového logického obvodu, ktoré vyhovuje požiadavkám zabezpečovacej technikyv železničnej dopravě. V železničnej zabezpečovacej technike často vyžadujeme, aby u obvodov realizujúcichlogickú funkciu nedošlo při vzniku uvažovanej poruchy k zmene logickej funkcie resp. vyža-dujeme, aby sa každá uvažovaná porucha prejavila vopred definovaným spůsobom, ktorý vediek bezpečnému stavu zariadenia. Pře realizáciu takýchto obvodov zviazaných logickou funkciousa v súčastnosti najčastejšie používajú speciálně konstruované elektromechanické relé, feri-totranzistorové členy, bezpečné logické obvody s optoelektronickými prvkami, připadneelektronické obvody so špeciálnou funkčnou kontrolou. Speciálně elektromechanické relé prezabezpečovaciu techniku majú oproti elektronickým bezkontaktným prvkom menšiu dobu život-nosti, sú priestorovo, materiálová a energeticky náročné. Feritotranzistorové členy nie sújednoducho zlučitelné s modernými elektronickými obvodmi. Bezpečné logické členy s optoelek-tronickými prvkami sú príkonovo náročné a pracujú s nízkým odstupom signálov medzi úřovňoulog. "0" a log. "1". Elektronické obvody so špeciálnou funkčnou kontrolou nemajú univerzál-ně použitie a sú často obvodovo zložité aj při realizácii jednoduchých funkcií.

Hoře uvedené nedostatky rieši zapojenie bezpečného logického obvodu, ktorého podstataje v tom, že prvý výstup generátora je připojený na prvý vstup bloku napáťových deličov, pr-vý výstup bloku napáťových deličov je připojený na prvý vstup výstupného obvodu, prvá vstup-ná svorka bezpečného logického obvodu je připojená na druhý vstup bloku napáťových deličov,druhá vstupná svorka bezpečného logického obvodu je připojená na třetí vstup bloku napáťo-vých deličov, tretia vstupná,svorka bezpečného logického obvodu je připojená na prvý vstupgenerátora a druhý vstup výstupného obvodu, prvá výstupná svorka bezpečného logického obvo-du je připojená na prvý výstup výstupného obvodu, druhá výstupná svorka bezpečného logické-ho obvodu je připojená na druhý výstup výstupného obvodu, spoločná vstupno-výstupná svorkabezpečného logického obvodu je připojená na druhý výstup generátora, ďalej na druhý výstupbloku napáťových deličov a třetí výstup výstupného obvodu. Bezpečný logický obvod realizujefunkciu logického súčinu v zapojení, ktorého podstata je v tom, že prvý vstup bloku napáťo-vých deličov je připojený na prvý vstúp prvého dynamického napáťového deliča, druhý vstupbloku napáťových deličov je připojený na druhý vstup prvého dynamického napáťového deliča,prvý výstup prvého dynamického napáťového deliča je připojený na prvý vstup druhého dyna-mického napáťového deliča, třetí vstup bloku napáťových deličov je připojený na druhý vstupdruhého dynamického napáťového deliča, prvý výstup bloku napáťových deličov je připojený naprvý výstup druhého dynamického napáťového deliča, druhý výstup bloku napáťových deličov jepřipojený na druhý výstup prvého dynamického napáťového deliča a na druhý výstup druhého dy-namického napáťového deliča. Logický bezpečný obvod realizuje funkciu logického súčtu v za-pojení, ktorého podstata je v tom, že prvý vstup bloku napáťových deličov je připojený naprvý vstup prvého dynamického napáťového deliča a na prvý vstup druhého dynamického napá-ťového deliča, druhý vstup bloku napáťových deličov je připojený na druhý vstup prvého dy-namického napáťového deliča, třetí vstup bloku napáťových deličov je připojený na druhývstup druhého dynamického napáťového deliča, prvý výstup bloku napáťových deličov je při-pojený na prvý výstup prvého dynamického napáťového deliča a prvý výstup druhého dynamic-kého napáťovéhn deliča, druhý výstup bloku napáťových deličov je připojený na druhý výstupprvého dynamického napáťového deliča a na druhý výstup druhého dynamického napáťového deli-ča; Základ-zapojenia bezpečného logického obvodu tvoří dynamický -napáťový-dělič, ktoréhopodstata je v tom, že prvý vstup dynamického napáťového deliča- je cez prvý rezistor připo-jený na bázu prvého-tranzistora, druhý vstup dynamického napáťového deliča je-cez druhýrezistor připojený na prvý uzol, pričom prvý uzofje ešte připojený na kolektor prvéhotranzistora, Sálej je^cez prvú diodu připojený na druhý uzol a cez třetí rezistor na bázudruhého-tranzistora.Tpričom druhý uzol je Sálej cez štvrtý rezistor připojený na štvrtýuzol a cez prvý konděnzátor na třetí uzol, k tretiemu uzlu je ešte připojený emitor prvé-ho tranzistora, Sálej emitor druhého tranzistora a druhý výstup dynamického napáťového de-liča, pričom na štvrtý uzol je ešte připojený kolektor druhého tranzistora a prvý výstup CS 276 197 B6 dynamického napáťového deliča.

Bezpečný logický obvod sa vyznačuje malým príkonom logických vstupov, dobrou reprodu-kovatelnosťou, nenáročnostou na nastavenie a možnosfou pripojenia na TTL logiku. Požadova-ná bezpečnost je zaistená dynamickým režimom práce zapojenia. Vzhladom k použitým prvkom mázapojenie dobré předpoklady pre případné integráciu.

Na obr. 1 je bloková schéma bezpečného logického obvodu, na obr. 2 je zapojenie dyna-mických napáťových deličov v bloku napáťových deličov pre realizáciu funkcie logického sú-činu, na obr. 3 je zapojenie dynamických napáťových deličov v bloku napáťových deličov prerealizáciu funkcie logického séčtu a na obr. 4 je zapojenie dynamického napáťového deliča.

Bezpečný logický obvod podlá blokovej schémy zobrazenej na obr. 1 je zapojený tak, žeprvý výstup 11 generátora 1 je připojený na prvý vstup 21 bloku napáťových deličov 2, prvývýstup 24 bloku napáťových deličov 2 je‘připojený na prvý vstup 31 výstupného obvodu J5> pr-vá vstupná svorka 41 bezpečného logického obvodu je připojená na druhý vstup 22 bloku napá-ťových deličov 2, druhá vstupná svorka 42 bezpečného logického obvodu je připojená na třetívstup 23 bloku napáťových deličov 2, tretia vstupná svorka 43 bezpečného logického obvodu jepřipojená na prvý vstup 12 generátora 2 a druhý vstup 32 výstupného obvodu j, prvá výstupnásvorka 44 bezpečného logického obvodu je připojená na prvý výstup 34 výstupného obvodu 2,druhá výstupná svorka 45 bezpečného logického obvodu je připojená na druhý výstup 35, vý-stupného obvodu spoločná vstupno-výstupná svorka 46 bezpečného logického obvodu je při-pojená na druhý výstup 13 generátora 2> ďalej na druhý výstup 25 bloku napáťových deličov2 a třetí výstup 33 výstupného obvodu 2· Na obr. 2 je zobrazené prepojenie dynamických na-páťových deličov 2 v bloku napáťových deličov 2 ΡΓθ realizáciu funkcie logického súčinu,podlá ktorého je prvý vstup 21 bloku napáťových deličov 2_ připojený na prvý vstup 51 prvé-ho dynamického napáťového deliča 5, druhý vstup 22 bloku napáťových deličov 2 je připojenýna druhý vstup 52 prvého dynamického napáťového deliča 2, prvý výstup 54 prvého napáťovéhodynamického deliča 2 j® připojený na prvý vstup 51 druhého dynamického napáťového deliča 2,třetí vstup 23 bloku napáťových deličov 2 je připojený na druhý vstup 52 druhého dynamické-ho napáťového deliča 2, prvý výstup 24 bloku napáťových deličov 2 je připojený na prvý vý-stup 54 druhého dynamického napáťového deliča 2> druhý výstup 25 bloku napáťových deličov2 je připojený na druhý výstup 53 prvého dynamického napáťového deliča 2 3 na druhý výstup53 druhého dynamického napáťového deliča 2· Na obr. 3 je zobrazené prepojenie dynamickýchnapáťových deličov 2 v bloku napáťových deličov 2 pře realizáciu funkce logického súčtu,podlá ktorého je prvý vstup 21 bloku napáťových deličov 2 připojený na prvý vstup 51 prvé-ho dynamického napáťového deliča 5 a na prvý vstup 51 druhého dynamického napáťového deli-ča 2. druhý vstup 22 bloku napáťových deličov 2 je připojený na druhý vstup 52 prvého dy-namického napáťového deliča 2) třetí vstup 23 bloku napáťových deličov 2 je připojený nadruhý vstup 52 druhého dynamického napáťového deliča 2> prvý výstup 24 bloku napáťovýchdeličov 2 je připojený na prvý výstup 54 prvého dynamického napáťového deliča 2 3 prvý vý-stup 54 druhého dynamického napáťového deliča. 5_, druhý výstup 25 bloku napáťových deličov2 je připojený na druhý, výstup 53 prvého dynamického napáťového deliča 5 a na druhý výstup 53 druhého dynamického napáťového deliča 2- Na obr. 4 je zobrazené zapojenie dynamickéhonapáťového deliča 5_, kde prvý vstup 51 dynamického napáťovéfto deliča 2 j® cez prvý rezistor510 připojený na bázu prvého tranzistora 511, druhý vstup 52 dynamického napáťového deliča2 je cez druhý rezistor 512 připojený na prvý uzol 501, pričom prvý uzol 501 je ešte připo-jený na kolektor prvého tranzistora 511, ďalej je cez prvéjdiódu 5ΓΤ připojený na druhýggs=_uzol 502 a cez třetí rezistor 514 na bázu druhého tranzistora 517, pričom druhý uzol 502 je ďalej cez štvrtý rezistor 516 připojený na štvrtý uzol 504 a cez prvý kondenzátor 515 ~ na tretí-uzol 503, k tretiemu uzlu 503 je ešte připojený emitor prvého tranzistora 511. __ Ďalej emitor druhého tranzistora 517 a druhý výstup 23 dynamického napáťového deliča 2j 7pričom na štvrtý uzol 504 je ešte připojený kolektor druhého2 tranzistora 517 a prvý výstup 54 dynamického napáťového deliča 2· Základ bezpečného logického obvodu zobrazeného na obr. 1 tvoří dynamický napáťový dělič znázorněný na obr. 4. Na jeho vstup 51 je privádzaný obdíž- nikový signál z generátora 2 alebo z predchádzajúceho dynamického napáťového deliča 2· Na

Claims (4)

CS 276 197 86 vstup 52 sa pripája statický signál. Tranzistory 511 a 517 pracujú navzájem inverzně av spínacom režime. Ak tranzistor 511 nevedie, je zopnutý tranzistor 517 a cez diodu 513dochádza k nabíjaniu kondenzátora 515 na hodnotu napatia, ktorá závisí od frekvencie astriedy obdlžnikového signálu privádzaného na vstup 51, velkosti napatia na vstupe 52, ča-sovej konstanty nabíjacieho obvodu a od velkostí hodnůt rezistorov 512, 514 a 516. Počastejto doby je na výstupoch 54, 53 napatie rovné úbytku napatia medzi kolektorom a emitorom'zopnutého tranzistore 517. Toto napatie je nepostačujúce na zopnutie vstupného tranzistořanasledujúceho stupňa. V době, keS je tranzistor 511 zopnutý, nevedie tranzistor 517 a na-patie z kondenzátora 515 pósobí na výstup 54. Len za předpokladu správnej činnosti obvodua dostatočne velkého napatia na vstupe 52 (minimálně požadovaná hodnota tohto napatia sadá nastavit rezistormi 512, .514, 516) dochádza k transformácii dynamického signálu zo vstupu 51 na výstup 54. V případe refazcového zapojenia dynamických napaťových deličov 5 v bioku napaťových deličov 2, podlá obr. 2, realizuje bezpečný logický obvod funkciu logickéhosúčinu. Na vstup 51 prvého napaťového deliča 5_ je nepřetržíte privádzaný obdížnikový sig-nál z generátora L· Výstup 54 posledného dynamického napatového deliča 2 v refazci je při-pojený na vstup 31 výstupného obvodu 2· Výstupný obvod 2 zosilňuje dynamický signál pri-vádzaný na jeho vstup 31 (dynamický výstup 35) a premieňa ho na statický signál (statickývýstup 34)· Musí byť realizovaný tak, aby sa nemohol v důsledku uvažovanej poruchy objaviťna výstupoch 34, 35 signál významu log. "1" (tj. dynamický signál na výstupe 35 alebo sta-tický signál o úrovni log. "1" na výstupe 24), ak na vstupe 31 nie je dynamický signál. Navýstupných svorkách 44, 45 je signál významu log. "1" len vtedy, ak celý obvod pracujesprávné a na obidvoch vstupných svorkách 41 a 42 je signál o úrovni log. "1". V případeparalelného zapojenia dynamických napaťových deličov 5 v bloku napaťových deličov 2, podláobr. 3, realizuje bezpečný logický obvod funkciu logického súčtu. Na vstup 51 prvého ajdruhého napáťového deliča 2 Je privádzaný nepřetržíte obdížnikový signál z generátora 2· Na vstup 31 výstupného obvodu 2 je připojený výstup 54 prvého aj druhého napáťového deliča2- Na výstupných svorkách 44, 45 je signál významu log. "1" len vtedy, ak celý obvod pracuje správné a aspoň na jednej zo vstupných svoriek 41, 42 je signál o úrovni log. "1". Zapojenie generátora 2 a výstupného obvodu 2 je všeobecne známe a preto ich nepopisujem. Bezpečný logický obvod je možné predovšetkým použit’ v obvodoch železničnej zabezpečo-vacej techniky, ktorých činnosť je popísaná logickou funkciou. Samotný dynamický napěťovýdělič je možné použiť aj ako úrovňový napátový člen. PATENTOVÉNÁROKY

1. Zapojenie bezpečného logického obvodu je vyznačené tým, že prvý výstup (11) generátora(1) je připojený na prvý vstup (21) bloku napaťových deličov (2), prvý výstup (24) blo-ku napaťových deličov.(2) je připojený na prvý vstup (31) výstupného obvodu (3), prvávstupná svorka (41) bezpečného logického obvodu je připojená na druhý vstup (22) blokunapěťových deličov (2), druhá vstupná svorka (42) bezpečného logického obvodu je při-pojená na třetí vstup (23) bloku napaťových deličov (2), tretia vsřtupná~s4£orka (43) bezpečného logického obvodu je připojená na prvý vstup (12) generátora (1) a druhý vstup(32) výstupného obvodu (3), prvá výstupná svorka (44) bezpečného logického obvodu je—·připojená na prvý výstup (34) výstupného obvodu (3), druhá výstupná svorka (45) bezpeč-ného logického obvodu je připojená na druhý výstup (35) výstupného obvodu—(3), spoločnávstupno^výstupná svorka (46) bezpečného logického obvodu je připojená na druhý Výstup(13) generátora (1), Sálej na druhý výstup (25) bloku napaťových deličov (2) a třetívýstup—(33) výstupného obvodu (3). — __ 2Γ--

-2. Zapojenie dynamických napaťových deličov v bloku napěťových deličovtak, že bezpečnýlogický obvod podlá bodu 1 plní funkciu logického súčinu, je vyznačené tým, že prvývstup (21) bloku napaťových deličov (2) je připojený na prvý vstup. (51) prvého dynamic- CS 276 197 B6 4 kého napaťového deliča (5), druhý vstup (22) bloku napaťových deličov (2) je připojenýna druhý vstup (52) prvého dynamického napaťového deliča (5), prvý výstup (54) prvéhonapaťového dynamického deliča (5) je připojený na prvý vstup (51) druhého dynamickéhonapaťového deliča (5), třetí vstup (23) bloku napaťových deličov (2) je připojený nadruhý vstup (52) druhého dynamického napaťového deliča (5), prvý výstup (24) bloku na-paťových deličov (2) je připojený na prvý výstup (54) druhého dynamického napaťovéhodeliča (5), druhý výstup (25) bloku napaťových deličov (2) je připojený na druhý výstup (53) prvého dynamického napaťového deliča (5) a na druhý výstup (53) druhého dynamickéhonapaťového deliča (5).

3. Zapojenie dynamických napaťových deličov v bloku napaťových deličov tak, že bezpečnýlogický obvod podlá bodu 1 plní funkciu logického súčtu, je vyznačené tým, že prvý vstup(21) bloku napaťových deličov (2) je připojený na prvý vstup (51) prvého dynamického na-paťového deliča (5) a na prvý vstup (51) druhého dynamického napaťového deliča (5), dru-hý vstup (22) bloku napaťových deličov (2) je připojený na druhý vstup (52) prvého dyna-mického napaťového deliča (5), třetí vstup (23) bloku napaťových deličov (2) je připoje-ný na druhý vstup (52) druhého dynamického napaťového deliča (5), prvý výstup (24) blo-ku napaťových deličov (2) je připojený na prvý výstup (54) prvého dynamického napaťové-ho deliča (5) a prvý výstup (54) druhého dynamického napaťového deliča (5), druhý výstup(25) bloku napaťových deličov (2) je připojený na druhý výstup (53) prvého dynamickéhonapaťového deliča (5) a na druhý výstup (53) druhého dynamického napaťového deliča (5).

4. Zapojenie dynamického napaťového deliča, ktorý je súčasťou bezpečného logického obvodupodlá bodu 1, je vyznačené tým, že prvý vstup (51) dynamického napaťového deliča (5) jecez prvý rezistor (510) připojený na bázu prvého tranzistora (511), druhý vstup (52) dy-namického napaťového deliča (5) je cez druhý rezistor (512) připojený na prvý uzol (501),pričom prvý uzol (501) je ešte připojený na kolektor prvého tranzistora (511), Balej jecez prvé diodu (513) připojený na druhý uzol (502) a cez třetí rezistor (514) na bázudruhého tranzistora (517), pričom druhý uzol (502) je Balej cez štvrtý rezistor (516)připojený na štvrtý uzol (504) a cez prvý kondenzátor (515) na třetí uzol (503), k tre-tiemu uzlu (503) je ešte připojený emitor prvého tranzistora (511), Balej emitor druhé- • ho tranzistora (517) a druhý výstup (53) dynamického napaťpvého deliča (5), pričom naštvrtý uzol (504) je ešte připojený kolektor druhého tranzistora (517) a prvý výstup (54) dynamického napaťového deliča (5). 2 výkresy