CS273119B1

CS273119B1 - Shift register connection

Info

Publication number: CS273119B1
Application number: CS579487A
Authority: CS
Inventors: Frantisek Ing Hazdra
Original assignee: Hazdra Frantisek
Priority date: 1987-08-04
Filing date: 1987-08-04
Publication date: 1991-03-12
Also published as: CS579487A1

Description

obsahujícího sběrnici (A) kladného pólu napájecího zdroje, sběrnici (B) pro vstupní signál, sběrnici (C) referenčního napětí pro posun vzad, sběrnici (D) referenčního napětí^pro posun vpřed, sběrnici (E) záporného pólu napájecího zdroje, a sběrnici (F) nulového potenciálu. Oeho podstatou je, že jedna z paměťových buněk (PB^) je svým vstupem (6^) přes první paměťový obvod (P01jkj_^) Spojena s_vvýstupem (4^-3.) předcházející paměťové buňky (PBn-j) a zároveň je svým vstupem (6fp spojena pres druhý paměťový obvod (P02n+i) ^s výstupem (4^+0 následující buňky (PB^+i). Nulové svorky L*n, 12^) paměťových obvodů (POljq, Ρ02|ψ) jsou spojeny se sběrnicí (F) nulového potenciálu .

273 1 19 (11) .

(13) 81 (51) Int. Cl.⁵

H 03 K 23/50

*

CS 273119 01

Vynález se týká zapojení posuvného registru řízení analogovým signálem, obsahujícího symetrický napájecí zdroj a paměíové buňky.

V regulační technice pohonů je třeba často měnit kontaktním způsobem parametry regulované soustavy, např. otáčkové charakteristicky sériových trakčních motorů, a tím udržovat některou z regulovaných veličin v požadovaných mezích.

Dosud se problém řeší pomocí číslicových posuvných registrů, jejichž činnost je řízena analogovými obvody, které kontrolují dosažení krajních mezi regulované veličiny.

Dalším řešenímje použití analogových klopných obvodů bez vzájemné vazby se vzájemně odstupňovanými spínacími a rozpínacími hladinami. V prvním případě vychází řešení obvodově poměrně složité, způsobené současným použitím číslicových a analogových obvodů. V druhém případě, při malé diferenci mezi spínacími a rozpínacími hladinami jednotlivých klopných obvodů, hrozí naopak možnost současného sepnutí několika klopných obvodů z důvodu překmitu řídicího signálu nebo z důvodů jeho dynamických poruch.

Uvedený problém řeší zapojení posuvného registru, řízeného analogovým signálem, ohsahujíci sběrnici kladného pólu napájecího zdroje, sběrnici pro vstupní signál, sběrnici referenčního napětí pro posun vpřed, sběrnici záporného pólu napájecího zdroje a sběrnici nulového potenciálu. Jeho podstatou je, že jedna z paměíových buněk je svým vstupem přes první paměíový obvod spojena s výstup'em předcházející paměíové buňky a zároveň je svým vstupem přes druhý paměíový obvod spojena s výstupem následující paměíové buňky. Nulové svorky paměíových obvodů jsou spojeny se sběrnicí nulového potenciálu.

Každá z paměíových buněk se skládá z operačního zesilovače, jehož neinvertující vstup je spojen se sběrnicí pro vstupní signál. Jeho výstup ovládá první elektronický spínač, jehož vstup je spojen se sběrnicí kladného pólu napájecího zdroje. Jeho výstup je jednak spojen s výstupní svorkou paměíového obvodu, jednak přes zatěžovací odpor se sběrnicí záporného pólu napájecího zdroje. Druhý elektronický spínač, ovládaný rovněž výstupem operačního zesilovače, je svým vstupem spojen se sběrnicí referenčního napětí pro posun vpřed a výstupem je přes do série zapojený prvý a druhý nastavovací odpor spojen se sběrnicí referenčního napětí pro posun vzad. Společný bod prvého a druhého nastavovacího odporu je spojen s neinvertujícím vstupem operačního zesilovače a se vstupní svorkou paměíové buňky.

Každý z prvních paměíových obvodů se skládá z do série zapojené první paměíové diody, spojené katodou se vstupní svorkou prvního paměíového obvodu a prvního paměíového odporu, spojeného druhým koncem s výstupní svorkou prvního paměíového obvodu, do jejichž společného bodu je zapojen první paměíový kondenzátor, spojený druhým koncem s nulovou svorkou prvního paměíového obvodu.

Každý z druhých paměíových obvodů se skládá z do série zapojené paměíové diody, spojené anodou se vstupní svorkou druhého paměíového obvodu a druhého paměíového odporu, spojeného druhým koncem s výstupní svorkou druhého paměíového obvodu, do jejichž společného bodu je zapojen druhý paměíový kondenzátor, spojený druhým koncem s nulovou svorkou druhého paměíového obvodu.

Vyšší účinek zapojení spočívá v použití analogových obvodů, v zapojení komparátorů jako paměíových buněk posuvného registru, mezi nimiž je výhodně zavedena dynamická vzájemná vazba. To umožňuje posun informace v analogovém registru vpřed nebo vzad, pokud překročí vstupní signál posuvného registru pásmo necitlivosti jednotlivých paměíových buněk.

Vynález bude v dalším textu blíže objasněn na příkladu provedení, znázorněného na výkresech, kde na obr. 1 je znázorněno celkové schéma zapojení, na obr. 2 je znázorněno příkladné provedení paměíové buňky, na obr. 3 je znázorněn příklad provedení prvního paměíového obvodu, na obr. 4 je znázorněno příkladné provedení druhého paměíového obvodu, na obr. 5 je pro objasnění funkce posuvného registru je znázorněna napájecí soustava posuvného registru.

CS 273119 Bl

Zapojení se skládá ze sběrnice A, kladného pólu napájecího zdroje, ze sběrnice £ pro vstupní signál, ze sběrnice £ referenčního napětí pro posun vzad, ze sběrnice D referenční ho napětí pro posun vpřed, ze sběrnice £ záporného pólu napájecího zdroje a ze sběrnice £ nulového potenciálu. Za sebou řazené paměťové buňky Ρ-Β^, PB_N, PB_N+1 mají v případě parně ťové buňky PB^ mezi výstup 4^_^ předcházející paměťové buňky PB^_·^ a vstup 6_N paměťové buň ky PB^ zapojen první paměťový obvod P01^_^ tak, že je svým vstupem 8^ spojen s výstupem ⁴N_1 předcházející paměťové buňky ^a svým výstupem 10_N_₁ spojen se vstupem 6^ paměťovéTuňky PB^ a svou nulovou svorkou 9_N_^ spojen se sběrnicí £ nulového potenciálu? Mezi výstup 4_n+i následující paměťové buňky ΡΒ^₊χ a vstup 6^ paměťové buňky PB^ je zapojen druhý pamětový obvod P02_N+1 tak, Že je svým vstupem 13_N+~spojen s výstupem 4^₊₁ následující paměťové buňky PB_N+1, svým výstupem 11_N+1 je spojen se vstupem 6^ paměťové buňky PB^ a nulovou svorkou 12|^₊| je spojen se sběrnicí £ nulového potenciálu?^-

Každá z paměťových buněk ΡθΝ_χ» PB_N+1, ^naP^ř*^kl^ad PB_N, ^v*^z °^br· ^θ5 skládá z ope račního zesilovače OZ^, jehož neinvértující vstup je vyveden na svorku 2^, spojenou se sběrnicí B pro vstupní signál. Výstup operačního zesilovače 0Z_N ovládá první elektronický spínač S1_N a druhý elektronický spínač 32^. Vstup prvního elektronického spínače Sl^ je vyveden na svorku 3^ spojenou se sběrnicí £ kladného pólu napájecího zdroje. Výstup prvního elektronickéh~spínače 31^ je vyveden na svorku 4^, spojenou s výstupní svorkou paměťové buňky PB^ a přes zatěžovací odpor RZ_N na svorku 5_N, spojenou se sběrnicí E zá^ porného pólu napájecího zdroje. Vstup druhého'elektronického spínače 32^· je vyveden na svorku 1^, která je spojena se sběrnicí £ referenčního napětí pro posun vzad. Výstup druhého elektronického spínače S2jq je přes do série zapojený prvý nastavovací odpor Rl^ a druhý nastavovací odpor R2^ vyveden na svorku 7^, spojenou se sběrnicí £ referenčního napětí pro posun vpřed. Společný bod prvého nastavovacího odporu Rl^ a druhého nastavovacího odporu R2n je spojen s invertujícím vstupem operačního zesilovače 0Z_N a vstupní svorkou 6^ paměťové buňky PB^.

Každý z prvních paměťových obvodů P01_N-1, P01_N, P01_M+1, viz obr. 3m například POl^ , se skládá z do série zapojené první paměťové diody P1_N, spojené katodou se vstupní svorkou 8^, a prvního paměťového odporu R3_N, spojeného druhým koncem s výstupní svorkou 10^. Do společného bodu první paměťové diody P1_N a prvního paměťového odporu R3^ je zapojen první pamětový kondenzétor C1_N, který je druhým koncem spojen s nulovou svorkou 9_N.

Každý z druhých paměťových obvodů P02 viz obr, 4, např. PD2_N, se skládá z do série zapojené druhé paměťové diody D2_N, spojené anodou se vstupní svorkou I3_n a druhého paměťového odporu R4^, spojeného druhým koncem s výstupní svorkou 11^.

Do společného bodu druhé paměťové diody D2_N a druhého paměťového odporu R4_N je zapojen druhý paměťový kondenzétor, který je druhým koncem spojen s nulovou svorkou 12,,,

N-1¹

P02 u±r

Zapojení na obr. 1 je znázorněno pro případ, kdy potenciál spínacích hladin paměťových buněk PB_n je nižší než potenciál rozpínacích hladin paměťových buněk PB_N< Pokud jsou tyto potenciály záporné, pak absolutní hodnota potenciálu spínací hladiny je vyšší než absolutní hodnota rozpínací hladiny. 3e to dáno polaritou zapojení prvé paměťové diody P1_Na druhé paměťové diody D2^ v prvém paměťovém obvodu P01_N a druhém paměťovém obvodu P02_N, podle obr. 3 a 4.

Ze zapojení paměťové buňky na obr. 2 je zřejmé, že potenciál napětí spínací hladiny je určen referenčním napětím sběrnice £ pro posun vpřed, protože s touto sběrnicí přes dru hý nastavovací odpor R2^ jsou všechny paměťové buňky PB^ spojeny. Při sepnutí paměťové buňky PB_N spíná prýní elektronický spínač S1_N, který výstupní svorku 4_N spojuje se sběrnicí A kladného napájecího pólu a zároveň spíná druhý elektronický spínač S2^ který připíná první nastavovací odpor Rl^ ke sběrnici £ napájecího napětí pro posun vzad? Napětí vzniklé na tomto děliči je spojeno s neinvertujícím vstupem.operačního zesilovače a určuje rozpínací napěťovou hladinu paměťové buňky.

CS 273119 Bl

Pro objasnění funkce posuvného registru je na obr. 5 znázorněna napájecí soustava posuvného registru, tvořená sběrnicí £ nulového potenciálu, sběrnicí £ kladného pólu napájecího zdroje a sběrnicí £ záporného pólu napájecího zdroje. Dále je v této napájecí soustavě znázorněna rozpínací napěťová hladina paměťových buněk PB^ a spínací napěťová hladina paměťových buněk PBjj tvořená sběrnicí D referenčního napětí pro posun vpřed. Sběrnice £ pro vstupní signál je mezi potenciály spínací a rozpínací napěťové hladiny. 3ejí potenciál se při řízení posuvného registru pohybuje mezi těmito napěťovými hladinami, které vymezují hysterezi komparátoru. Pokud se vstupní signál nachází v pásmu hystsreze, nedochází k posunu informace. Na obr. 5 jsou vyznačeny tučně vytažené paměťové buňky PBn-2* £θΝ-1’ v sepnutém stavu. Aby nedocházelo k dalšímu spínání paměťových buněk, musí potenciál sběrnice B_ pro vstupní signál ležet v pásmu hysterze paměťových buněk PB^. Vazební druhý paměťový obvod P02_n lze uvést do aktivního stavu pouze sepnutou paměťovou buňkou PB^. Kladným potenciálem'na^Jjejím výstupu přejde druhá paměťová dioda D2 do vodivého stavu. Vodivé druhé paměťové obvody Ρ02^ jsou vytaženy silně, nevodivé čárkovaně. Tím je dosaženo u všech paměťových buněk předcházejících paměťovou buňku PB_N posunu jejich rozpínacích hladin ke sběrnici £ kladného pólu napájecího, zdroje. Pouze u paměťové buňky PB_N zůstává rozpínací hladina zachována. Paměťová buňka PB^ je připravena, když dosáhne vstupní signál sběrnice £ úrovně rozpínací hladiny rozepnout a posunout informaci a jednu paměťovou buňku zpět. Následující paměťová buňka která je rozepnuta, nemá ovlivněnou spínací hladinu od předcházející paměťové buňky PB_N, protože první paměťový obvod POl^.y je první paměťovou diodou Dl^ odpojen.

Vazební první paměťový obvod P01_N lze uvést do aktivního stavu pouze rozepnutou paměťovou buňkou PB_n, protože se přes zatěžovací odpor RZ spojí první paměťová dioda Dl se sběrnici £ záporného pólu napájecího zdroje. Na obr. 5 jsou aktivní první paměťové obvody P01_N+l, P01_N+2 vyznačeny silně. Oejich vazbou dochází vždy u následujících paměťových buněk PB_n+2,PB_n+3 k posunu jejich spínacích hladin k potenciálu sběrnice E záporného pólu napájecího zdroje, jak je vyznačeno šipkou. Tím je u těchto buněk zabráněno sepnutí. Pouze následující paměťová buňka PB_N+p která není vázána s předchozí buňkou PB_N prvním paměťovým obvodem PO1_Nj ale není ani vázána s následnou paměťovou buňkou PB_N+2 druhým paměťovým obvodem P02^₊₂, má zachovanou spínací hladinu na nezměněné úrovni.

Při zvýšení vstupního signálu na úroveň spínací hladiny dojde k sepnutí následné paměťové buňky PB_N+1 a celý stav zachycený na obr. 5 se posune o jednu paměťovou buňku doprava nebo v případě rozepnutí předcházející paměťové buňky se posune celý stav doleva.

Nesymetrické dynamické vlastnosti prvního paměťového obvodu POl^ a druhého paměťového obvodu P02_n zajišťují rychlý nárůst spínacích a rozpínacích napěťových hladin, neboť nabíjení prvního paměťového kondenzátoru Cl a druhého paměťového kondenzátoru C2 probíhá přes první paměťovou diodu Dl a druhou paměťovou diodu D2, naopak jejich vybíjení na původní úroveň probíhá s Ďasovou konstantou přes druhý paměťový odpor R4 a první napěťový odpor R3. To zajišťuje v případě, když zůstane trvale potenciál sběrnice B vstupního signálu mimo pásmo hystereze, spínání nebo rozpínání po sobě následujících paměťových buněk PB_N postupně za sebou. K posunu informace vpřed nebo vzad dochází s časovými prodlevami, dané časovými konstantami prvního zpožďovacího paměťového obvodu POl^ a druhého paměťového obvodu P02fj.

PŘEDMĚT VYNÁLEZU

Claims

1. Zapojení posuvného registru, obsahující sběrnici kladného pólu napájecího zdroje, sběrnici referenčního napětí pro posun vzad, sběrnici referenčního napětí pro posun vpřed, sběrnici záporného pólu napájecího zdroje, sběrnici nulového potenciálu, vyznačující se tím, že mezi vstup (6N) paměťové buňky (PBJ a výstup předcházející paměťové buňky (PB^J je zapojen první paměťový obvod (PO1n_j_) tak, že jeho vstup (θ^_^) 3θ zapojen

CS 273119 Bl na výstup předcházející pamětové buňky ^a výstup (10_N_₁) na vstup (6^) pamětové buňky (PB^) a svou nulovou svorkou (9_N_p je spojen se sběrnicí (F) nulového· potenciálu a mezi výstup U_N+p následující pamětové buňky (RB_N+1) ^a vstup (6N) pamělové buňky (PB^) je zapojen druhý pamětový obvod (Ρ02^+1) tak, že jeho výstup (11^) je zapojen na vstup (6N) paměíovó buňky (PB^) ^a vstup (13N+p na výstup následující pamětové buňky (PB_M+1) a svou nulovou svorkou (12_N+p je spojen se sběrnicí (F) nulového potenciálu.

2. Zapojení podle bodu 1, vyznačující se tím, že každá z pamětových buněk (PB^_p PB^, PB_n+1), se skládá z operačního zesilovače (0Z^), jehož neinvertující vstup je vyveden na svorku (2^) spojenou se sběrnicí (B) pro vstupní signál a jehož výstup ovládá první elektronický spínač (Sl^), jehož vstup je vyveden na svorku (3^) spojenou se sběrnicí (A) kladného pólu napájecího zdroje a jehož výstup je vyveden jednak na svorku (4^) spojenou s výstupní svorkou (X^) pamětové buňky (PB^), jednak přes zatěžovaci odpor (RZ^) na svorku (5^) spojenou se sběrnicí.(E) záporného pólu napájecího zdroje, a z druhého elektronického spínače (32^), jehož vstup je vyveden na svorku (1^) spojenou se sběrnici (C) referenčního napětí pro posun vzad a jehož výstup je přes do série zapojený první nastavovací odpor (Rl^) a druhý nastavovací odpor (RŽ^) vyveden na svorku (7^) spojenou se sběrnicí (D) referenčního napětí pro posun vpřed, přičemž společný bod prvního nastavovacího odporu (R1|P a druhého nastavovacího odporu (R2^) je spojen s invertujicím vstupem operačního zesilovače (OZ^) a se vstupem (6^) pamětové buňky (P8^).

3. Zapojení podle bodu 1, vyznačující se tím, že každý z prvních pamětových obvodů (Ρ01^_P01_N, P02_n+1), se skládá z do série zapojené první pamětové diody (Dl^), spojené katodou se vstupní svorkou (8^), a prvního pamětového odporu (R3^), spojeného druhým koncem s výstupní svorkou (10^), do jejichž společného bodu je zapojen první pamětový kondenzátor (Cl^), spojený druhým koncem s nulovou svorkou (9^).

4. Zapojeni podle bodu 1, vyznačující se tím, že každý z druhých pamětových obvodů <P02^_-^, P02_N, ^p02_N+p, se skládá z do série zapojené druhé pamětové diody (D2^) spojené anodou se vstupní svorkou (13^) a druhého·pamětového odporu tR4^), spojeného druhým koncem s výstupní svorkou (11^), do jejichž společného bodu je zapojen druhý pamětový kondenzátor (C2jP spojený druhým koncem s nulovou svorkou (12^).

3 výkresy