CS272914B1

CS272914B1 - Connection for regulator's integrating component limitation, especially for cascade automatic control systems' master regulators

Info

Publication number: CS272914B1
Application number: CS873488A
Authority: CS
Inventors: Jaromir Ing Csc Fessl; Karel Ing Michal
Original assignee: Jaromir Ing Csc Fessl; Karel Ing Michal
Priority date: 1988-12-23
Filing date: 1988-12-23
Publication date: 1991-02-12
Also published as: CS873488A1

Abstract

The circuit arrangement for limiting integrating components of regulators concerns analogue and digital regulators with integration component, which are connected up to simple or complex regulating circuits with a number of inner regulating loop circuit. The inner loop circuit is a servo-system, in the cases of cascade control there is an extra small loop circuit. The invention resolves the circuit arrangement for limiting integrating components of regulators, which is necessary when an active element comes to a stop. If the active element is outside the stops, the output from the integration channel is maintained in the storage element. If the active element is at the stop, the guidance signal is directed to the output of the integration channel. That automatically selects, according to the polarity selector of the subordinate control loops and according to which stop the active member is at, from the output values of the storage element and measured active magnitude. The regulator output is formed by the sum of the signal from the output of the integration channel and other components of the regulator, for example proportional and derivative components of the PID regulator. This circuit arrangement for limiting integrating components removes overshoots of the regulated magnitude, which otherwise occur as a result of unsuitably limited integration components.<IMAGE>

Description

Vynález se týká zapojení pro omezování integrační složky regulátorů, zapojených jak v jednoduchých regulačních obvodech, tak zejména jako hlavních regulátorů v kaskádních regulačních obvodech.The invention relates to circuitry for limiting the integrating component of controllers connected both in simple control circuits and in particular as main controllers in cascade control circuits.

Je známo; že omezení polohy akčního členu narušuje činnost regulátorů s integrační složkou. Dostane-li se akční člen na dolní nebo horní doraz a regulátor nemá omezeni integrační složky,'potom při nenulové regulační odchylce neustále vzrůstá integrační složka. K návratu akčního členu do regulačního rozsahu dojde až při dostatečném poklesu integrační složky v důsledku změny polarity regulační odchylky. Důsledkem tohoto opožděného návratu jsou obvykle velké překmity regulované i akční veličiny. Tento jev se často nazývá jako wind-up efskt. Pro zmenšení nebo odstraněni překmitů, tj. wind-up efektu, je nutné vhodně omezit integrační složku tak, aby se akční Člen vrátil do regulačního rozsahu a ne až po delší době po změně polarity regulační odchylky.It is known; that limiting the position of the actuator interferes with the operation of controllers with an integral component. If the actuator reaches the lower or upper limit stop and the controller has no integration component limitation, then the integration component is constantly increasing at a non-zero control deviation. The actuator returns to the control range only when the integration component has sufficiently decreased due to a change in the polarity of the control deviation. This delayed return usually results in large overshoots of both regulated and action variables. This phenomenon is often referred to as wind-up efskt. To reduce or eliminate overshoot, i.e., the wind-up effect, it is necessary to appropriately limit the integration component so that the actuator returns to the control range and not after a longer time after the polarity of the control deviation has changed.

Dosud se běžně užívá omezení integrační složky, tj. Výstupu z integračního kanálu regulátoru na předem zadané meze. Nevýhody tohoto zapojeni se projeví zejména v regulačních obvodech s více vnitřními regulačními smyčkami, například v kaskádních. V důsledku působících poruch se akční veličina může postupně pohybovat v širokém rozmezí a proto předem nelze zadat vhodně malé meze na integrační složku hlavního (nadřazeného) regulátoru. Tímto zapojením obecně nelze odstranit wind-up efekt.So far, the integration component limitation, ie the output from the controller integration channel to predetermined limits, has been commonly used. The disadvantages of this connection are particularly evident in control circuits with multiple internal control loops, for example cascading. Due to malfunctions, the actuating variable can gradually move over a wide range and therefore it is not possible to enter suitably small limits in advance on the integrating component of the master controller. Generally, this connection cannot remove the wind-up effect.

Je méně známo užiti tzv. naváděcího signálu,' tj. signálu, na který se řídí výstup integračního kanálu při omezení akčního členu. Současně se odpojuje vstup integračního kanálu od signálu regulační odchylky. Jako naváděcí signál se užívá bu3 měřená akční veličina, tj. veličina, která je vstupem do regulované soustavy nebo se užije poslední hodnota integračního kanálu před omezením akčního členu. Obě tato zapojení jsou obecně výhodnější, než prosté omezení integrační složky, Jejich nevýhodou je to, že velikost poslední {zmrazené} hodnoty integračního kanálu i průběh měřené akční veličiny závisí na průběhu poruchy, která vyvolala akční zásah, vedoucí k omezeni akčního členu. Důsledkem toho je, že v některých situacích vada k menším překmitům regulované veličiny užití měřené akční veličiny, v jiných užití zmrazené hodnoty integračního kanálu, což závisí na předem neznámém průběhu poruchy.It is less well known to use a so-called beacon signal, i.e. a signal on which the output of an integration channel is controlled while limiting the actuator. At the same time, the input of the integration channel is disconnected from the control deviation signal. As a beacon signal, either the measured action variable is used, i.e. the variable which is the input to the controlled system or the last value of the integration channel is used before the actuator is limited. Both of these connections are generally more advantageous than simply limiting the integration component. Their disadvantage is that the magnitude of the last {frozen} value of the integration channel and the course of the measured action variable depend on the course of the failure that triggered the action. As a result, in some situations, the defect to minor overshoots of the controlled variable of use of the measured action variable, in other uses of the frozen value of the integration channel, depends on a previously unknown failure.

Uvedené nevýhody se odstraní zapojením podle vynálezu, jehož podstata spočívá v tom, že blok logického součtu mé první vstup spojený se zdrojem logického signálu dolní meze akčního členu, druhý vstup připojený na zdroj logického signálu horní maze akčního členu a výstup, který je připojen na řídicí vstup bloku druhého řízeného přepínače, na jehož vstup je připojen výstup integračního bloku regulátoru. Výstup druhého řízeného přepínače je zapojen na vstup bloku paměti, jehož výstup je připojen současně na druhý vstup bloku pro výběr maxima a na druhý vstup bloku pro výběr minima. Zdroj signálu měřené akční veličiny je připojen na první vstup bloku pro výběr maxima a současně na první vstup bloku prvního řízeného přepínače, na jehož první vstup js zapojen výstup bloku pro výběr maxima. Řídicí vstup bloku prvníno řízenéno přepínače je spojen s výstupem bloKu přepínače, jahož první vstup je propojen se zdrojem logického signálu dolní meze akčního členu a druhý vstup je propojen se zdrojem logického signálu horní meze akčního členu. Výstup bloku prvního řízeného přepínače je připojen na vstup naváděcího signálu integračního bloku regulátoru,’ jehož řídicí vstup navádění integračního bloku je spojen s výstupem bloku logického součtu. Vstup integračního bloku regulátoru je spojen se zdrojem signálu regulační odchylky, který je připojen také na vstup bloku dalších složek regulátoru, majícího první vstup spojený s výstupem integračního bloku regulátoru. Výstup součtového bloku regulátoru js zdrojem signálu vypočtené akční veličiny regulátoru s omezením integrační složky.These disadvantages are eliminated by the circuit according to the invention, which consists in that the logic sum block my first input is connected to the actuator low-level logic signal source, the second input is connected to the actuator's high-level logic signal source and the output is connected to the control the input of the second controlled switch block to which the output of the controller integration block is connected. The output of the second controlled switch is connected to the input of the memory block, the output of which is connected simultaneously to the second input of the maximum selection block and the second input of the minimum selection block. The signal source of the measured variable is connected to the first input of the maximum select block and simultaneously to the first input of the first controlled switch block, to whose first input the output of the maximum select block is connected. The control input of the first-controlled switch block is coupled to the switch block output, the first input of which is coupled to the actuator low-level logic signal source, and the second input is of the actuator high-level logic signal source. The output of the first controlled switch block is connected to the controller integration block homing signal input, whose integration block homing control input is coupled to the logical sum block output. The controller integration block input is coupled to a control deviation signal source that is also coupled to the controller component block input having a first input coupled to the controller integration block output. The output of the controller sum block is the signal source of the calculated controller variable with the integration component limitation.

Výhodou zapojení pro omezeni integrační složky podle vynálezu, užitého zejména pro hlavní regulátory regulačních obvodů je to, že se zlepšuje kvalita regulace oproti stá'ΛAn advantage of the circuitry for limiting the integration component according to the invention, used in particular for the main controllers of the control circuits, is that the quality of the control is improved over the existing controllers.

CS 272 914 Bl vajicim způsobům, protože z obou možných signálů užitých pro naváděcí signál se na základě logického rozhodováni vybírá ten signál, který vede k dřívějšímu návratu akčního členu do regulačního rozsahu. Důsledkem včasné reverzace akční veličiny je zmenšeni az odstraněni překmitů regulované veličiny, tj. potlačuje se wind-up efekt. Uvedené zapojeni s výběrem naváděcího signálu, který se provádí automaticky, odstraňuje také dosavadní závislost předem zvoleného naváděcího signálu na působící poruěe.CS 272 914 B1 in egg methods, because of the two possible signals used for the beacon signal, the signal that results in the earlier return of the actuator to the control range is selected by logical decision. As a result of early reversal of the action variable, the overshoot of the controlled variable is reduced and eliminated, ie the wind-up effect is suppressed. Said wiring with the selection of the beacon signal, which is carried out automatically, also removes the previous dependence of the preselected beacon signal on the malfunctioning.

Příklad zapojeni pro omezování integrační složky regulátoru podle vynálezu je nákres len na blokovém schématu na připojeném výkresu.An example of a circuit for limiting the integrating component of a controller according to the invention is shown only in the block diagram of the accompanying drawing.

Blok £ logického součtu má prvni vstup 61 spojený se zdrojem 204 logického signálu dolní meze akčního členu, druhý vstup 62 připojený na zdroj 203 logického signálu horní mezehakčního členu a výstup 63, který je připojen na řidiči vstup 73 bloku 7 druhého řízeného přepínače, na jehož vstup 71 jo připojen výstup 82 integračního bloku £ regulátoru. Oe-li olgnál, přivedoný na řídící vstup 73 bloku 7 druhého řízeného přopínačo roven logické nule, je propojen výstup 72 a vstup 71. Výstup 72 druhého řízeného přepínače 7 je zapojen na vstup 31 bloku 3 paměti, jehož výstup 32 se nemění, je-li na jeho vstup 31 přiveden nulový signál. Výstup 32 bloku 3 paměti je zapojen současně na druhý vstup 12 bloku _1 pro výběr maxima o na druhý vstup 22 bloku 2 pro výběr minima. Zdroj 201 signálu měřené akční veličiny je připojen na prvni vstup 11 bloku i pro výběr maxima a současně na prvni vstup 21 bloku 2 pro výběr minima, jehož výstup 23 je připojen na druhý vstup 52 bloku 5 prvního řízeného přepínače, na jehož první vstup 51 je zapojen výstup 13 bloku _1 pro výběr maxima. 3e-li 3ignál, přivedený na řídicí vstup 54 bloku £ prvního řízeného přepínače roven logické nule, je propojen výstup 53 tohoto bloku se svým prvním vstupem 51. Řídicí vstup 54 je spojen s výstupem 43 bloku 4 přepínače, jehož první vstup je propojen se zdrojem 202 logického signálu dolní meze akčního členu a druhý vstup je propojen se zdrojem 203 logického signálu horní meze akčního členu. Podle polarity regulátorů vnitrních regulačních smyček se přepíná blok 4 přepínače, a to tak, že pro kladnou polaritu regulátorů vnitřních regulačních smyček se propojí výstup 43 a druhý vstup 42 bloku přepínače. Výstup 53 bloku £ prvního řízeného přepínače je připojen na vstup 83 naváděcího signálu integračního bloku 8 regulátoru, jehož řídící vstup 84 naváděni integračního bloku £ regulátoru je spojen s výstupem 63 bloku £ logického součtu, vstup 81 je spojen se zdrojem 204 signálu regulační odchylky, který jo připojen také na vstup 101 bloku 10 dalších složek regulátoru. 3e-li signál, přivedený na řídicí vstup 84 naváděni integračního bloku £ regulátoru roven logické nule, integruje integrační blok 8 regulátoru signál ze zdroje 204 signálu regulační odchylky, přivedený na vstup 81, CJe-li signál, přivedený na řídicí vstup 84 navádění integračního bloku 8 regulátoru roven logické jedničce, řidí se výstup 82 integračního bloku £ regulátoru na signál, přivedený na vstup 63 naváděcího signálu integračního bloku £ regulátoru. Výstup '102 bloku 10 dalších složek regulátoru je připojen na druhý vstup 92 součtového bloku 9 regulátoru, majícího první vstup 91 spojený s výstupem 82 integračního bloku £ regulátoru, přičemž výstup £3 součtového bloku £ regulátoru je zdrojem 205 signálu vypočtené akční veličiny regulátoru s omezením integrační složky v případě dosažení dorazu akčního členu.The logic sum block 6 has a first input 61 coupled to the actuator low-level logic source 204, a second input 62 connected to the upper-intermediate element logic signal source 203, and an output 63 that is coupled to the driver input 73 of the second controlled switch block 7 the input 71 is connected to the output 82 of the integrator block 64 of the controller. If the signal applied to the control input 73 of the second controlled switch block 7 is equal to logic zero, the output 72 and the input 71 are connected. The output 72 of the second controlled switch 7 is connected to the input 31 of the memory block 3 whose output 32 does not change. If a zero signal is applied to its input 31. The output 32 of the memory block 3 is connected simultaneously to the second input 12 of the maximum select block 1 to the second input 22 of the minimum select block 2. The measured action signal source 201 is connected to the first input 11 of the maximum selection block 11 and at the same time to the first input 21 of the minimum selection block 2 whose output 23 is connected to the second input 52 of the first controlled switch block 5. output 13 of block 1 for maximum selection is connected. If the 3 signal applied to the control input 54 of the first controlled switch block 8 is equal to logic zero, the output 53 of that block is coupled to its first input 51. The control input 54 is connected to the output 43 of the switch block 4 whose first input is coupled to the source The actuator lower limit logic signal 202 and the second input are coupled to the actuator upper limit logic signal source 203. Depending on the polarity of the internal control loop controllers, the switch block 4 is switched by interconnecting the output 43 and the second input 42 of the switch block for the positive polarity of the internal control loop controllers. The output 53 of the first controlled switch block 86 is connected to the input 83 of the controller integrating block guide 8, whose control input 84 of the controller integrating block 8 is connected to the output 63 of the logical sum block 8, input 81 is connected to the control deviation signal source 204. also connected to the input 101 of the block 10 of the other components of the controller. 3e, if the signal applied to the controller integrator block guide input 84 equals logic zero, the controller integrator block 8 integrates the signal from the control deviation signal source 204 applied to the input 81. If the signal is connected to the integrator block guide input 84 8 of the controller is equal to logic one, the output 82 of the controller integrating block 8 is controlled to a signal applied to the input 63 of the controller integrating block 8 beacon signal. The output 102 of the other controller components 10 is coupled to the second controller sum block input 92 having a first input 91 coupled to the controller integration block output 82, wherein the controller sum controller block output 86 is the source of the calculated controller limiting signal 205 integration components when the actuator stop is reached.

Funkce zapojení podle vynálezu je následující. Oestližo je akční člen v regulačním rozsahu, jsou signály ze zdroje 202 logického signálu dolní meze akčního členu a ze zdroJ^{Q 203} logického signálu horní meze rovny logické nule. Tyto signály jsou připojeny na prvni vstup £1 a na druhý vstup 62 bloku £ logického součtu, na jehož výstupu 63 je signál nyní rovný logické nule, který je připojen na řídicí vstup 64 naváděni integračního bloku £ regulátoru a současně na řídicí vstup 73 bloku 7 druhého řízeného přepínače. Protože na řídicí blok £4 navádění integračního bloku O regulátoru je nyní přiveden signál rovný logické nule, je činnost naváděni výstupu 82 integračního bloku 8 regulátoru vyřazena a integruje se signál ze zdroje 204 signálu regulační odchylky, přivedený na vstup £1 integračního bloku £ regulátoru. Signál z jeho výstupu 82, odpovídající integrační slož ce, je připojen na vstup 71 bloku 7 druhého řízeného přepínače. Protože na řídicí vstup 73The function of the circuit according to the invention is as follows. While the actuator is in the control range, the signals from the actuator low-level logic source 202 and the upper-limit logic-signal source ^{Q 203} are equal to logic zero. These signals are connected to the first input 61 and to the second input 62 of the logic sum block 64, at the output 63 of which is now a logic zero signal which is connected to the control input 64 of the controller integration block 64 and simultaneously to the control input 73 of block 7. second controlled switch. Since a control equal to logic zero is now applied to the controller integration controller control block 44, the operation of the controller integration controller output block 8 is disabled and the signal from the control deviation signal source 204 applied to the controller integration controller input block 4 is integrated. The signal from its output 82, corresponding to the integration component, is connected to input 71 of block 7 of the second controlled switch. Because on control input 73

CS 272 914 Bl bloku 7 druhého řízeného přepínače je nyní přiveden signál rovný logické nule,' jsou nyní propojeny vstup 71 a výstup 72 tohoto bloku. Signál z výstupu 72 bloku 7 druhého řízeného přepínače je připojen na vstup 31 bloku 3 paměti, na jehož výstupu 32 je signál odpovídající okamžité hodnotě integrační složky regulátoru.CS 272 914 B1 of the second controlled switch block 7, a signal equal to logic zero is now applied, input 71 and output 72 of this block are now connected. The signal from the output 72 of the second controlled switch block 7 is connected to the input 31 of the memory block 3, whose output 32 is a signal corresponding to the instantaneous value of the integrator component of the controller.

□estliže se akční člen dostane na dolní nebo horní doraz,' příslušný signál ze zdroje 202 logického signálu dolní meze. akčního členu je roven logické jedničce. Tento signál se přes blok 6 logického součtu přivede na řídicí vstup 73 bloku 7 druhého řízeného přepínače, čímž se rozpojí výstup 72 od vstupu 71 tohoto bloku,’ a tím se odpojí vstup 31 bloku 3 paměti od signálu z výstupu 82 integračního bloku .8 regulátoru a na výstupu 32 bloku .3 paměti zůstane signál odpovídající integrační složce regulátoru v okamžiku dosažení dorazu akčního členu. Signál z výstupu 32 bloku 3 paměti a signál ze zdroje 201 signálu měřené akční veličiny se porovnávají v bloku _1 pro výběr maxima, který má výstup 13 a dále v bloku 2 pro výběr minima, který má výstup 23. V bloku 5 prvního řízeného přepínače so propojí výstup 53 s prvním vstupem 51, na který je přiveden signál z výstupu 13 bloku 1 pro Výběr maxima nebo s druhým vstupem 52, na který je přiveden signál z výstupu 23 bloku 2 pro výběr minima, a to podle toho, zda na řídicím vstupu 54/ propojeném s výstupem 43 bloku 4 přepínače je signál rovný logické nule nebo logické jedničce. Výstup 43 bloku 4 přepínače je trvale propojen se svým prvním vstupem 41 nebo s druhým vstupem 42, což se předem zvolí podle polarity regulátorů vnitřních smyček. První vstup 41 se připojuje na zdroj 202 logického signálu dolní meze akčního členu, druhý vstup 42 se připojuje na zdroj 203 logického signálu horní meze akčního členu. Pro kladnou polaritu regulátorů vnitřních smyček je propojen výstup 43 s druhým vstupem 42 bloku 4 přepínače.If the actuator reaches the lower or upper stop, the corresponding signal from the logic signal source 202 of the lower limit. the actuator is equal to the logic one. This signal is applied to the control input 73 of the second controlled switch block 7 via the logic sum block 6, thereby disconnecting the output 72 from the block 71 input, thereby disconnecting the input 31 of the memory block 3 from the signal from the output 82 of the integrator block. and a signal corresponding to the integrating component of the controller remains at the output 32 of the memory block 3 when the actuator has reached the stop. The signal from the output 32 of the memory block 3 and the signal from the measured action quantity signal 201 are compared in the maximum select block 1 having the output 13 and further in the minimum select block 2 having the output 23. In block 5 of the first controlled switch so connects output 53 to the first input 51 to which the signal from output 13 of the maximum select block 1 is applied or to the second input 52 to which the signal from the output 23 of the select block 2 is applied, depending on whether it is on the control input 54 / coupled to the output 43 of switch block 4 is a signal equal to logic zero or logic one. The output 43 of the switch block 4 is permanently connected to its first input 41 or the second input 42, which is pre-selected according to the polarity of the internal loop controllers. The first input 41 is connected to the actuator low-level logic source 202, the second input 42 is connected to the actuator high-level logic source 203. For positive polarity of the internal loop controllers, the output 43 is coupled to the second input 42 of the switch block 4.

Pro signál rovný logické jedničce, připojený ze zdroje 203 logického signálu horní meze akčního členu přes blok 4 přepínače na řídicí vstup 54 bloku 5 prvního řízeného přepínače se propojí druhý vstup 52 a výstup 53/ to znamená na výstupu 53 je signál odpovídající minimu ze signálů měřené akční veličiny a integrační složky v okamžiku dosažení horního dorazu akčního členu. Signál z výstupu 53 bloku 5 prvního řízeného přepínače, což je naváděcí signál, se zapojí na vstup 83 naváděcího signálu integračního bloku 8 regulátoru. Na řídicí vstup 84 naváděni Integračního bloku ,8 regulátoru je přiveden signál z výstupu 63 bloku 6 logického součtu, který je roven logické jedničce, čímž se uvede v činnost navádění výstupu 82 integračního bloku _8 regulátoru na hodnotu naváděcího signálu, který je přiveden na vstup 83 z výstupu 53 bloku E> prvního řízeného přepínače.For a signal equal to logic 1 connected from the actuator upper limit logic source 203 via switch block 4 to control input 54 of block 5 of the first managed switch, the second input 52 is coupled and output 53 (i.e., output 53 is a signal corresponding to actuators and integrating components when the actuator upper limit is reached. The signal from output 53 of block 5 of the first controlled switch, which is a beacon signal, is connected to the beacon signal input 83 of the controller integration block 8. A control input 84 of the Integration Block 8 is supplied with a signal from the output 63 of the logic sum block 6 equal to a logic one, thereby actuating the output 82 of the integration block 8 of the controller to guide the beacon signal input. from output 53 of block E> of the first controlled switch.

Zapojeni podle vynálezu lze realizovat jak u analogových, tak u číslicových regulátorů s integrační složkou. Konkrétní užití zapojeni podle vynálezu se předpokládá pro kaskádní regulaci teploty v peci a teploty přehřáté páry parního kotle.The circuit according to the invention can be realized in both analog and digital controllers with an integral component. The particular use of the circuit according to the invention is envisaged for cascade control of the furnace temperature and the superheated steam temperature of the steam boiler.

Claims

An arrangement for limiting the integrating component of controllers, in particular for the main controllers of cascading control circuits, characterized in that the logic sum block (6) has a first input (51) connected to a lower mszs actuator logic signal source (202), a second input (52) connected to an actuator high-level logic signal source (203) and an output (63) which is connected to the control input (73) of the second controlled switch block (7) to which the V3tup (71) is connected to the integration block output (82) 0) the controller and the output (72) is connected to the input (31) of the memory block (3), the output (32) of which is connected simultaneously to the second input (12) of the maximum select block () and the second input (22) of the block (3); 2) to select the minimum, add ?. the source (201) of the measured action variable signal is connected to the first input (11) of the maximum selection block (1) and simultaneously to the first input (21) of the minimum selection block (2) whose output (23) is connected to the second input ( 52) of the first controlled switch block (5), to whose first input (51) the output (13) of the maximum selection block (1) and the control input i are connected

CS 272 914 31 4 (54) is coupled to the output (43) of the switch block (4), the first input (41) of which is coupled to the actuator logic lower signal source (202) and the second input (42) of the switch (203) an actuator upper limit logic signal, wherein the output (53) of the first controlled switch block (5) is coupled to an input (83) of an integration block beacon signal (8) of a controller having an integration block guide (84) control input (84) the controller is connected to the output (63) of the logic sum block (6), the input (81) is connected to the source (204) of the control deviation signal, which is also connected to the input (101) of the controller block (10). 102) is connected to a second input (92) of the controller sum block (9) having a first input (91) connected to an output (82) of the controller integration block (8), wherein the controller sum controller block (9) output (93) is a source ( 205) of the signal calculated if the quantity omezezním controller with an integral component.