CS270015B1 - Sampling Circuit Connections - Google Patents

Sampling Circuit Connections Download PDF

Info

Publication number
CS270015B1
CS270015B1 CS8710272A CS1027287A CS270015B1 CS 270015 B1 CS270015 B1 CS 270015B1 CS 8710272 A CS8710272 A CS 8710272A CS 1027287 A CS1027287 A CS 1027287A CS 270015 B1 CS270015 B1 CS 270015B1
Authority
CS
Czechoslovakia
Prior art keywords
analog
output
amplifier
input
inputs
Prior art date
Application number
CS8710272A
Other languages
Czech (cs)
Other versions
CS1027287A1 (en
Inventor
Vladislav Ing Novotny
Original Assignee
Novotny Vladislav
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novotny Vladislav filed Critical Novotny Vladislav
Priority to CS8710272A priority Critical patent/CS270015B1/en
Publication of CS1027287A1 publication Critical patent/CS1027287A1/en
Publication of CS270015B1 publication Critical patent/CS270015B1/en

Links

Landscapes

  • Amplitude Modulation (AREA)
  • Analogue/Digital Conversion (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Řečeni aa týká zapojeni vzorkovacích obvodů vysilače přenosového zařízeni a půlené kodovou modulaci - PCM," aa společným kodérem. Oeho podstata spočívá v tom,' ža výstupy n-shodných kanálových bloků (71 až 7n) jaou připojeny na n-analogových vstupů n-násobného multiplexoru (1),“ jehož adresové vstupy jaou připojeny na výstupy časové základny (2). Analogový výstup n-nésobného multiplexoru (1) jo uzemnén přea prvý odpor (Rl) a současné ja spojen a neinvartujicim vstupem zaellovačo (3). lnvertujlcl vatup zoellovače (3) ja apojen přes druhý odpor (R2) aa zdrojem rozmítacího napiti (4) a současně prsa třetí odpor (R) a výstupem téhož zesilovače (3). Výstup zesilovače je současně připojen na m-analogových vstupů analogových apinačů (51 až Brn)) jejichž řídicí vstupy jaou připojeny na logickou érovan pro stav sepnuto. Blokovací vatup analogových apinačů (51 až 5m) ja spojen o blokovacím vetupem n- -néaobného multiplexoru (1) a současně připojen k výstupu časové základny (2). Vzájemně propojené analogové výstupy analogových apinačů (51 až 5m) jaou spojeny ee vstupem PCM kodérů vysilače (6) a současně připojeny na paměfový kondenzétor (C); jehož druhý konec jo uzemněn. Toto zapojeni ja vhodné pro věechny přenosové systémy 1. řádu a PCM aa skupinovým kodere». Os jsdnoduěěl než dosud známé; mé nlžěi příkon) spínače nezaváděj! stejnosměrnou složku) zlepšuje se řada nízkofrekvenčních parametrů. Zapojeni ja slučitelné a nlzkospotřebovou logikou CMOS.The invention relates to the connection of the sampling circuits of the transmitter of the transmission device and the PCM, with a common encoder. Its essence lies in the fact that the outputs of the n-identical channel blocks (71 to 7n) are connected to the n-analog inputs of the n-fold multiplexer (1), the address inputs of which are connected to the outputs of the time base (2). The analog output of the n-fold multiplexer (1) is grounded through the first resistor (Rl) and is simultaneously connected to the non-inverting input of the amplifier (3). The inverting input of the amplifier (3) is connected through the second resistor (R2) to the source of the sweep voltage (4) and simultaneously to the third resistor (R) and the output of the same amplifier (3). The amplifier output is simultaneously connected to the m-analog inputs of the analog switches (51 to Brn)) whose control inputs are connected to the logic level for the on state. The blocking input of the analog switches (51 to 5m) is connected to the blocking input of the n- -channel multiplexer (1) and is simultaneously connected to the output of the time base (2). The interconnected analog outputs of the analog switches (51 to 5m) are connected to the input of the PCM encoders of the transmitter (6) and are simultaneously connected to a storage capacitor (C); the other end of which is grounded. This connection is suitable for all 1st order and PCM transmission systems and group encoders. It is simpler than previously known; its lower power consumption (the switches do not introduce a DC component) improves a number of low-frequency parameters. The connection is compatible with low-power CMOS logic.

Description

Vynález se týká zapojení vzorkovacích obvodů vysílače přenosového zařízení s půlené kódovou modulací PCM.The invention relates to the connection of the sampling circuits of the transmitter of a transmission device with halved PCM code modulation.

Ve vysílači přenosového systému s PCM je z jednotlivých kanálových jednotek postupné spínanými kanálovými spínači odebírán eled okamžitých hodnot analogových signálů, tzv. půlené amplitudové modulované (AM) vzorky; které jsou nelineárním kodérem převedeny do digitálního tvaru a jako binární kód přenáěony k přijímači. Vzorkovacími obvody je nazývána část vysílače; zahrnující výstup kanálových jednotek; individuální kanálové spínače a vlastní vzorkovací paměťový obvod.In the transmitter of a transmission system with PCM, the eled instantaneous values of analog signals, so-called halved amplitude modulated (AM) samples, are taken from the individual channel units by successively switched channel switches; which are converted to digital form by a non-linear encoder and transmitted to the receiver as binary code. The sampling circuit is called the transmitter part; including output of channel units; individual channel switches and own sampling memory circuit.

Osou známa zapojení,* využívající pro funkci kanálových a vzorkovacích spínačů bud diodové můstky řízené tranzistorem; nebo eymetrické dvojice tranzietorů v normálním nebo inverzním zapojení; které včak vyžaduji oddělovací transformátory pro galvanické oddáleni ovládacích impulsů z časové základny. Navíc vyžadují výběr polovodičů pro minimalizaci zbytkového napětí spínačů. Siná známá zapojeni využívají integrované vzorkovací zesilovače; které včak vykazuji ruěivý stejnosměrný skok pro přechod do etavu zapamatováni a mají návaznoet pouze na obvody TTL. Zapojeni e integrovanými analogovými epínači, obvyklá u mikroprocesorových systémů,' nevyhovuji z hlediska srozumitelného přeslechu do následujícího kanálu.Axis circuits are known, * using either diode bridges controlled by a transistor for the function of channel and sampling switches; or eymmetric pairs of transitors in normal or inverse connection; which, however, require isolating transformers for galvanic separation of control pulses from the time base. In addition, they require the selection of semiconductors to minimize the residual voltage of the switches. Other known circuits use integrated sampling amplifiers; which, however, show a disturbing DC jump for the transition to the stage memorized and have follow-up only to the TTL circuits. Connections with integrated analog switches, common in microprocessor systems, do not meet the following channel in terms of intelligible crosstalk.

Uvedené nevýhody odetraňuje zapojeni vzorkovacích obvodů podle vynálezu, jehož podstata spočívá v tom, že výstupy n-ehodných kanálových bloků jeou připojeny na n-analogových vstupů n-násobného multiplexoru. Oeho adresové vstupy jsou připojeny na výstupy Časové základny. Analogový výstup n-nésobného multiplexoru je uzemněn přes prvý odpor a současně je spojen e neinvertujícim vstupem zesilovače. Invertující vstup zesilovače je spojen přee druhý odpor oe zdrojem rozmítacího napětí a současně přee třetí odpor s výstupem téhož zeeilovače. Výstup zesilovače je připojen na m-analpgových vstupů analogových spínačů uvedených do sepnutého etavu vhodnou logickou úrovni; připojenou na jejich řídicí vstupy. Blokovací vatup analogových spínačů jo spojen e blokovacím votupom n-náeobného multiplexoru a současně připojen k výstupu časové základny. Vzájemně propojené výstupy analogových spínačů jeou spojeny se vstupem PCM kodéru vyeilače a současně připojeny na paměťový kondenzátor, jehož druhý konec jo uzemněn.These disadvantages are eliminated by the connection of the sampling circuits according to the invention, the essence of which consists in the fact that the outputs of the n-eq. Channel blocks are connected to the n-analog inputs of the n-fold multiplexer. Oe's address inputs are connected to the outputs of the Time Base. The analog output of the n-multiple multiplexer is grounded via the first resistor and at the same time is connected to the non-inverting input of the amplifier. The inverting input of the amplifier is connected via a second resistor to the source of the sweep voltage and at the same time via a third resistor to the output of the same amplifier. The output of the amplifier is connected to the m-analpg inputs of the analog switches introduced into the closed stage by a suitable logic level; connected to their control inputs. The blocking gate of the analog switches is connected to the blocking gate of the n-multiplexer and simultaneously connected to the output of the time base. The interconnected outputs of the analog switches are connected to the PCM input of the transmitter encoder and at the same time connected to a memory capacitor, the other end of which is grounded.

Zapojení vzorkovacích obvodů podle vynálezu jo jodnoduěěi než dosud známá a má nižií příkon. Odpadají oddělovací transformátory, spínače nezavádějí etejnooměrnou eložku, snižuje eo přeeloch z ovládacích vodičů/ a tím je redukován napěťový skok při přechodu do stavu zapamatováni. Odpadá výběr součástek. Zlepěuje aa řada nízkofrekvenčních parametrů kanálů/ závislých obecně na přenosu malých signálů/ jmenovitě hodnoty erozumitolného přeslechu,' hluků a amplitudového chodu kanálů. Zapojeni je olučitolné e nízkoapotřebovou logikou CMOS.The connection of the sampling circuits according to the invention is simpler than hitherto known and has a lower power consumption. Isolating transformers are eliminated, the switches do not introduce an ethomer measuring element, it reduces the eo overflow from the control wires / and thus the voltage jump during the transition to the memorized state is reduced. No component selection. It improves aa a number of low frequency channel parameters (generally dependent on the transmission of small signals), namely the values of intelligible crosstalk, noise and amplitude operation of the channels. The connection is compatible with low-power CMOS logic.

Příklad vynálezu jo dále popsán pomoci výkresu. Kanálové bloky 71 až 7n obsahuji oddělovací transformátory; kanálové filtry a zesilovače. Výetupy n-ehodných kanálových bloků jeou připojeny na n-analogových vetupů n-náeobného multiplexoru 2» jehož adreoové vstupy jsou řízeny výetupy čaoové základny 2. Analogový výetup n-náeobného multiplexoru J jo přiveden ne nolnvortujlci vstup zeeilovače 3 je připojen na epojoné analogové vstupy analogových spínačů 51 až 6m. Blokovací vstupy analogových spínačů B1 až 8m a multiplexoru 2 jsou ovládány shodným výstupem časové základny 2. Spojené analogové výetupy analogových epinačů 61 až Sm nabíjejí paměřový kondonzáter C* zapojený proti zemí/ ze kterého jo eignál veden k PCM kodéru vysilače 6. Invertující vstup zesilovače 3 jo přee třetí odpor R3 spojen e výstupem téhož zoeilovočo 3 a současně přee druhý odpor R2 se zdrojem rozmítacího signálu.An example of the invention is further described with the aid of the drawing. Channel blocks 71 to 7n include isolating transformers; channel filters and amplifiers. The outputs of the n-random channel blocks are connected to the n-analog inputs of the n-frequency multiplexer 2, the address inputs of which are controlled by the outputs of the time base 2. The analog output of the n-frequency multiplexer switches 51 to 6m. The blocking inputs of the analog switches B1 to 8m and the multiplexer 2 are controlled by the same output of the time base 2. The connected analog outputs of analog switches 61 to Sm charge the memory conductor C * connected to ground the third resistor R3 is connected to the output of the same resistor 3 and at the same time the second resistor R2 is connected to the source of the sweep signal.

Časová základna 2 vytváří eignál záple-pamatováni; přiváděný na blokovací vstupy n-náeobného multiplexoru 2 analogových spínačů 51 až 5m? při logické úrovni zápis* je uvádí do eepnutého stavu. Caeová základna 2 dále vytváří řídicí signály pro adresové vstupy n-náeobného multiplexoru 2· Na analogové vetupy n-náeobného multiplexoru 2 jeouTime base 2 produces an entangled signal; fed to the blocking inputs of the n-frequency multiplexer 2 of analog switches 51 to 5m? at the logical level, writing * puts them in the closed state. The base base 2 further generates control signals for the address inputs of the n-multiplexer 2 · The analog inputs of the n-multiplexer 2 are

CS 270 015 Bl z kanálových bloků 71 až 7n přiváděny spojité analogové signály. N-násobný multiplexor 2 ve funkci n-náaobného kanálového spinače vytváří na svém výstupu neustálené PAM vzorky.CS 270 015 B1 supplies continuous analog signals from channel blocks 71 to 7n. The N-fold multiplexer 2 in the function of the n-way channel switch generates transient PAM samples at its output.

Mleto centrálního kodaku,' obvyklého u PCM systémů 1. generace, je použito několika kodérů pro skupiny n-kanálů, přčemž výstupní kódový signál je odebírán postupně vždy z kodérů první,' druhé; třetí atd. skupiny. Použitím skupinových kodérů se prodlouží doba pro analogově-ěíslicový převod jednoho kanálu. Tak např. v případě čtyř osmikanálových kodérů se doba pro jeden kanálový interval zvýši čtyřikrát, doba pro odběr pam vzorku více než lOkrát. 'The grinding of the central codec, which is common in PCM systems of the 1st generation, uses several encoders for groups of n-channels, the output code signal being taken successively from the first, second encoders; third, etc. groups. The use of group encoders increases the time for analog-to-digital conversion of one channel. For example, in the case of four eight-channel encoders, the time for one channel interval increases four times, the time for sampling the memory more than 10 times. '

Dále je použito energeticky výhodnější proudové nabíjeni paměřového kondenzátoru C, místo nabíjeni exponenciálního. To znamená; že jo použit zesilovač 3 e definovaným omezením výstupního proudu; jehož hodnota nesmí překročit povolený proud paralelně zapojených analogových spínačů 51 až 5m. Proudové nabíjení a prodlouženi doby vzorkováni dovoluje zvýšit hodnotu paměFbvého kondenzátoru Cj a tím eliminovat napšfový skok při přechodu do etavu pamatování** a enižit vliv rušivých napšti.Furthermore, a more energy-efficient current charging of the memory capacitor C is used, instead of an exponential charging. I.e; that an amplifier 3e with a defined output current limitation is used; whose value must not exceed the permitted current of the analog switches connected in parallel 51 to 5 m. The current charging and the extension of the sampling time make it possible to increase the value of the memory capacitor Cj and thus to eliminate the voltage jump during the transition to the memory stage ** and to reduce the influence of interfering voltages.

V režimu pamatování jsou prvým odporem R1 a výstupem zesilovače 3 vybíjeny parazitní kapacity obvodu. Tím je minimalizován přeslech do následujícího kanálu.In the memory mode, the parasitic capacitances of the circuit are discharged by the first resistor R1 and the output of the amplifier 3. This minimizes crosstalk to the next channel.

PAM vzorek je z výstupu n-néeobného multiplexoru 2 přiváděn na neinvertujíci vstup zesilovače 3. Invertující vstup zesilovače 3 jo přoo třatí odpor R3 opojen ee evým výstupem a přee druhý odpor R2 ee zdrojem rozmítacího napšti 4. Rozmítacím signálem může být např. eubakuetlcký kmitočet; mimopáemový kmitočet nebo signál šumový. Oeho mezivrcholová hodnota jo naetavena na cca polovinu kvantizačního kroku volbou odporů R2 a R3, kde R2 R3.The PAM sample is fed from the output of the n-frequency multiplexer 2 to the non-inverting input of the amplifier 3. The inverting input of the amplifier 3 is connected to the resistor R3 and the second resistor R2 to the source of the sweep voltage 4. The sweep signal may be e.g. out-of-band frequency or signal noise. Oe's intermediate peak value is melted to about half of the quantization step by selecting resistors R2 and R3, where R2 R3.

Superpozici obou eignálů ee zužuje páomo necitlivoeti kodéru. Důsledkem je obecně zlepšení přonoeu malých eignálů; tedy zlepšení zejména hodnoty srozumitelných přeslechů, hluků a amplitudového chodu kanálu.The superposition of both ee signals is narrowed by a non-sensitive encoder. The result is generally an improvement in the transmission of small signals; thus improving in particular the value of intelligible crosstalk, noise and amplitude operation of the channel.

Zapojení jo vhodné pro všechny přenoeové systémy 1. řádu s PCM ee skupinovým kodakem· Kanálové bloky lze řadit paralelně a ovládat je řídicí eběrnici při konetrukci třicet ikanálového systému. Spojením vhodných analogových vstupů multiplexors na výstup jediného kanálového bloku jo možno zvýšit vzorkovací kmitočet při požadavku přenosu rozhlasové modulace.The connection is suitable for all 1st order transmission systems with PCM ee group codec · Channel blocks can be arranged in parallel and controlled by the control bus when designing a thirty-channel system. By connecting suitable analog multiplexer inputs to the output of a single channel block, it is possible to increase the sampling frequency when radio modulation transmission is required.

Claims (1)

PŘEDMĚT vynálezuOBJECT OF THE INVENTION Zapojení vzorkovacích obvodů vysílače přenosového zařízení e půlené kódovou modulaci - PCM; ee opolečným kodérem; vyznačené tím; že výstupy n-ehodných kanálových bloků 71 až 7n) jsou připojeny na n-analogových vstupů n-néeobného multiplexoru (1); jehož adresové vstupy jsou připojeny na výstupy časové základny (2); analogový výstup n-násobného multiplexoru (1) je uzemněn přes prvý odpor (Rl) a současně je opojen s neinvertujicim vstupem zesilovače (3); zatímco invortujíci vstup zesilovače (3) jo opojen přes druhý odpor (R2) os zdrojem rozmítacího napětí (4) a současně přee třetí odpor (R3) s výstupem téhož zeeilovače (3); který je současně připojen na m-analogových vstupů analogových apínačů (51 až 5m); jejichž řídicí vstupy jsou připojeny na logickou úroveň pro stav sepnuto; blokovací votup analogových spínačů (51 až 5m) je opojen e blokovacím vstupem n-náeobného multiplexoru (1) a současně připojen k výstupu časové základny (2), vzájemně propojené analogové výstupy analogových spínačů (51 až 5m) jsou spojeny se vstupem PCM kodéru vysílače (6) a současně připojeny na pamělový kondenzátor (C), jehož druhý konec je uzemněn.Connection of sampling circuits of the transmitter of the transmission device e halved by code modulation - PCM; ee a common encoder; marked by; that the outputs of the n-eq. channel blocks 71 to 7n) are connected to the n-analog inputs of the n-non-class multiplexer (1); whose address inputs are connected to the outputs of the time base (2); the analog output of the n-fold multiplexer (1) is grounded via the first resistor (R1) and at the same time is connected to the non-inverting input of the amplifier (3); while the input input of the amplifier (3) is connected via a second resistor (R2) to the axis of the sweep voltage source (4) and at the same time via a third resistor (R3) with the output of the same amplifier (3); which is simultaneously connected to the m-analog inputs of analog switches (51 to 5m); whose control inputs are connected to the logic level for the closed state; the blocking input of analog switches (51 to 5m) is connected by blocking input of n-frequency multiplexer (1) and simultaneously connected to time base output (2), interconnected analog outputs of analog switches (51 to 5m) are connected to PCM encoder input of transmitter (6) and simultaneously connected to a memory capacitor (C), the other end of which is earthed.
CS8710272A 1987-12-30 1987-12-30 Sampling Circuit Connections CS270015B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS8710272A CS270015B1 (en) 1987-12-30 1987-12-30 Sampling Circuit Connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS8710272A CS270015B1 (en) 1987-12-30 1987-12-30 Sampling Circuit Connections

Publications (2)

Publication Number Publication Date
CS1027287A1 CS1027287A1 (en) 1989-10-13
CS270015B1 true CS270015B1 (en) 1990-06-13

Family

ID=5448496

Family Applications (1)

Application Number Title Priority Date Filing Date
CS8710272A CS270015B1 (en) 1987-12-30 1987-12-30 Sampling Circuit Connections

Country Status (1)

Country Link
CS (1) CS270015B1 (en)

Also Published As

Publication number Publication date
CS1027287A1 (en) 1989-10-13

Similar Documents

Publication Publication Date Title
US4385286A (en) Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals
EP0023081B1 (en) A filter circuit including a switched-capacitor filter
EP1579578B1 (en) Programmable input range sar adc
US3982241A (en) Self-zeroing analog-to-digital conversion system
US7667631B1 (en) Mixed signal system-on-a-chip integrated simultaneous multiple sample/hold circuits and embedded analog comparators
US6437720B1 (en) Code independent charge transfer scheme for switched-capacitor digital-to-analog converter
US7411538B1 (en) SAR analog to digital converter having multiplexable ground sense pin
JPS6211817B2 (en)
JPH0313677B2 (en)
US4350975A (en) Dual bandwidth autozero loop for a voice frequency CODEC
GB2082858A (en) A codec circuit
JPH04211521A (en) Digital-analog converter
US4031506A (en) Multiplexer commutated high pass filter
KR940000944B1 (en) D/a converter
US4544912A (en) Scale switchable digital-to-analog converter
US4410855A (en) Electronic analog switching device
US3818246A (en) Switching circuits particularly useful for analog-to-digital converters
US4381496A (en) Analog to digital converter
US4517551A (en) Digital to analog converter circuit
CS270015B1 (en) Sampling Circuit Connections
KR0162539B1 (en) Multiplexer
EP0681372B1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
JPH06232751A (en) Analog/digital converter circuit
JPH08242169A (en) Input circuit for analog and digital signals
JPH047914A (en) Sample-and-hold circuit