CS269902B1 - Zapojení přerušovacího obvodu - Google Patents
Zapojení přerušovacího obvodu Download PDFInfo
- Publication number
- CS269902B1 CS269902B1 CS865889A CS588986A CS269902B1 CS 269902 B1 CS269902 B1 CS 269902B1 CS 865889 A CS865889 A CS 865889A CS 588986 A CS588986 A CS 588986A CS 269902 B1 CS269902 B1 CS 269902B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- circuit
- whose
- board
- Prior art date
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
Zapojení přerušovacího obvodu řeSí probláa obsluhy prioritně řasených vstupních a výstupních desek jednotky styku s prostředím. Podstata zapojení přerušovacího obvodu epoSlvá v toa, že každá vstupně-výstupní deska jednotky styku s prostředí·, která je tiato přerušovací· obvodea vybavena, aá vstupní svorku spojenou s výstupní svorkou sousední desky s vySSí prioritou a výstupní svorku spojenou se vstupní svorkou sousední desky s nižSi prioritou. Požadavek na přernSení každá desky sabraňuje možnosti vzniku přerušení na vSech deskách s niŽSÍ prioritou. Zapojení uaožňuje i kontrolu přítomnosti adresovací desky. Zapojeni aůže být využito v oboru elektronických měřicích přístrojů a v oboru přístrojů pro automatizaci, regulaci a řízení.
Description
Vynález se týká zapojeni přerušovacího obvodu pro prioritně řazená vstupní a výstupní desky jednotky styku β prostředí·.
Známá zapojení jednotek styku β prostředím používají vstupně-yýstupních desek, která vysílají signál s požadavkem na přerušení do vstupních obvodů mikropočítače. Při větším počtu současných požadavků na přerušení rozhoduje mikropočítač programově o prioritě. Tím se prodlužuje interval mezi vyslání· signálu s žádostí o přerušení a obsloužením desky s nejvyšší prioritou.
Uvedený nedostatek odstraňuje zapojení přerušovacího obvodu podle vynálezu, jehož podstata spočívá v to·, že první svorka je připojena ke vstupu prvního invertoru, ke vstupu druhého invertoru 8 otevřeným kolektore· a k prvnímu vetupu prvního obvodu BAND, Jehož druhý vstup je připojen k druhé svorce a jehož výstup je připojen k prvnímu vetupu prvního obvodu AND, jehož druhý vstup je připojen k třetí svorce a jehož výstup je připojen k prvním vstupu bistabilního klopného obvodu, jehož druhý vetup je připojen ke čtvrté J evorce a jehož výetup je připojen k prvnímu vetupu druhého obvodu NAND, jehož druhý vstup je připojen k výstupu třetího obvodu NAND, a jehož třetí vstup je připojen k páté evorce a k prvnímu vstupu druhého obvodu AND, Jehož druhý vetup je připojen k výstupu druhého obvodu NAND a k šesté evorce. Výetup druhého obvodu AND je připojen k sedmé svorce. Výetup druhého invertoru e otevřený· kolektore· je připojen k osmé svorce a ke vstupu třetího invertoru, jehož výstup je připojen k prvnímu vstupu třetího obvodu NAND, jehož druhý vstup je připojen k výstupu prvního invertoru.
Výhodou zapojení přerušovacího obvodu podle vynálezu je možnost řadit vstupně-výstupní desky jednotky styku s prostředím podle jejich přerušovací priority. To znamená, že desku s nejvyšší prioritou umístíme do první pozice a do vyšších pozic umísťujeme desky s postupně nižší prioritou pro obsloužení jejich požadavku na přerušení. Po neadresovaní obsluhované desky již není nožné tento obslužný program přerušit, a to ani v tom případě, že vyslaný požadavek na přerušení má prioritu vyšší než je ta, kterou ná právě obsluhovaná deska. K obsluze přerušení z desky β nejvyšší prioritou dojde až při odadresování desek po ukončení obsluhy neadresované desky. Do počítače je z jednotky styku s prostředím vysílán vždy pouze jediný požadavek na obsluhu, a to požadavek z desky s nejvyšší prioritou.
Na připojeném výkresu je nakresleno blokové schéma zapojení přerušovacího obvodu podle vynálezu.
První svorka Ot je připojena ke vetupu ££ prvního invertoru £, ke vstupu 2^ druhého invertoru 2 s otevřený· kolektore· a k prvnímu vstupu 5£ prvního obvodu 5 NAND, jehož druhý vstup 52 je připojen k druhé svorce 02 a jehož výstup 53 je připojen k prvnímu vetupu 6£ prvního obvodu 6 AND, jehož druhý vetup 62 je připojen k třetí evorce 03 a jehož výstup 63 je připojen k prvnímu vstupu 91 bistabilního klopného obvodu 9, jehož druhý vstup 92 je připojen ke čtvrté svorce 04 a jehož výstup 93 je připojen k prvnímu vstupu 8£ druhého obvodu 8 NAND, jehož druhý vstup 82 je připojen k výstupu 73 třetího obvodu 7 NAND a jehož * třetí vstup 83 je připojen k páté evorce 05 a k prvnímu vetupu 4£ druhého obvodu 4 AND, jehož druhý vetup 42 je připojen k výetupu 8£ druhého obvodu 8 NAND a k šesté evorce 06. Výstup druhého obvodu 4 AND je připojen k sedmé svorce 07. Výetup 22 druhého invertoru 2 e otevřeným kolektorem je připojen k osmé evorce 08 a ke vetupu 3£ třetího invertoru 3, jehož výatup 32 je připojen k prvnímu vstupu 7£ třetího obvodu 7 NAND, jehož druhý vstup 72 je připojen k výstupu £2 prvního invertoru £.
Funkce zapojení přerušovacího obvodu podle vynálezu je následující:
Zapojení· přerušovacího obvodu misí být vybavena každá vstupně-výstupní deska jednotky styku s prostředím, která může žádat o přerušení. Pátá svorka 05 zapojení z určité vstupně-výstupní desky je spojena ee sednou svorkou 07 stejného zapojení na sousední desce s vyšší prioritou. Sedmá svorka 07 z určité vstupně-výstupní desky Je spojena s pátou svorkou 05 na sousední desce s nižší prioritou.
Neadresováním desky vznikne na první svorce 01 logická Jedni čka. Tato logická Jednička vytvoří na osmé svorce 08 a na druhém vstupu 72 třetího obvodu 7 NAND logickou nulu,
CS 269 902 B1 a na prvním vetupu 71 třetího obvodu 7 NAND vytvoří logickou jedničku. Tím se uvede druhý vstup 82 druhého obvodu 8 NAND do stavu logické jedničky. Jestliže žádné deska s vyšší prioritou nežádá o přerušení, nevzniká na páté svorce 05 logická jednička a druhý obvod 8 NAND je připraven vyslat aktivní signál přerušení se svého výstupu 84. Tento signál vznikne vysláním požadavku na obsluhu z příslušných funkčních obvodů, připojených ke čtvrté svorce 04 zapojení na uvažované desce. Tento požadavek uvede bistabilní klopný obvod 9 do aktivního stavu; na jeho výstupu 9J je logická jednička. Logická nula aktivního signálu přerušení na výstupu 84 druhého obvodu 8 NAND vytvoří logickou nulu také na sedmé svorce 07 a zabrání tak možnosti vzniku eignálů přerušení na všech následných vstupně-výstupních deskách s nižší prioritou.
Nulování bistabilního klopného obvodu 9 se provádí signálem ze třetí svorky 03 nebo signálem z druhé svorky02 při aktivním signálu adresy na první svorce 0£. Osmá svorka 08 je spojena s odpovídajícími svorkami na všech ostatních vstupně-výstupních deskách. Proto je na ní logická nula při neadresování libovolné vstupně-výstupni desky jednotky styku s prostředím. Při neaktivním signálu vlastní adresy na první svorku 0£ vznikne logická nula na výstupu 72 třetího obvodu 7 NAND a zabrání vzniku aktivního signálu přerušení na šesté svorce 06.
Zapojení přerušovacího obvodu zabezpečuje dokončení právě probíhajícího obslužného programu a znemožňuje jeho přerušení. Zapojení v nejkratší možné době rozhodne o následující obsluze desky, která vysílá signál přerušení s nejvyšší prioritou. Kontrola přítomnosti adresované desky se provádí detekováním signálu na osmé svorce 08.
Vynález může být využit v oboru elektronických měřicích přístrojů a v oboru přístrojů pro automatizaci, regulaci a řízení.
Claims (1)
- Zapojení přerušovacího obvodu, vyznačené tím,· že první svorka (01) je připojena ke vstupu (11) prvního invertoru (1), ke vstupu (21) druhého invertoru (2) s otevřeným kolektorem a k prvnímu vetupu (51) prvního obvodu (5) NAND, jehož druhý vstup (52) je připojen k druhé svorce (02), a jehož výstup (53) je připojen k prvnímu vetupu (61) prvního obvodu (6) AND, jehož druhý vetup (62) je připojen k třetí evorce (03), a jehož výetup (63) je připojen k prvnímu vetupu (91) bietabilního klopného obvodu (9), jehož druhý vetup (92) je připojen ke čtvrté evorce (04), a jehož výetup (93) je připojen k prvnímu vetupu (81) druhého obvodu (8) NAND, jehož druhý vetup (82) je připojen k výetupu (73) třetího obvodu (7) NAND a jehož třetí vstup (83) je připojen k páté evorce (05) a k prvnímu vetupu (41) druhého obvodu (4) AND, jehož druhý vetup (42) je připojen k výetupu (84) druhého obvodu (8) NAND a k šesté svorce (06), přičemž výstup (43) druhého obvodu (4) AND je připojen k sedmé svorce (07), přičemž výstup (22) druhého invertoru (2) e otevřeným kolektorem je připojen k osmé evorce (08) a ke vetupu (31) třetího invertoru (3), jehož výstup (32) je připojen k prvnímu vstupu (71) třetího obvodu (7) NAND jehož druhý vstup (72) je připojen k výetupu (12) prvního invertoru (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS865889A CS269902B1 (cs) | 1986-08-06 | 1986-08-06 | Zapojení přerušovacího obvodu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS865889A CS269902B1 (cs) | 1986-08-06 | 1986-08-06 | Zapojení přerušovacího obvodu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS588986A1 CS588986A1 (en) | 1989-10-13 |
| CS269902B1 true CS269902B1 (cs) | 1990-05-14 |
Family
ID=5404690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS865889A CS269902B1 (cs) | 1986-08-06 | 1986-08-06 | Zapojení přerušovacího obvodu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS269902B1 (cs) |
-
1986
- 1986-08-06 CS CS865889A patent/CS269902B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS588986A1 (en) | 1989-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1193023A (en) | Programmable controller with expandable i/o interface circuitry | |
| RU2140667C1 (ru) | Компьютерная система, имеющая шинный интерфейс | |
| EP0021287B1 (en) | Multi-microprocessorsystem | |
| US4417302A (en) | Bypass for prioritizing interrupts among microprocessors | |
| KR100905874B1 (ko) | Ｐｌｃ 장치 | |
| EP0179497B1 (en) | Electrical circuit arrangement and electrical circuit unit including an address generator for use in such an arrangement | |
| CS269902B1 (cs) | Zapojení přerušovacího obvodu | |
| US5293589A (en) | Circuit with predetermined delay for selectively relaying interrupt signals through a daisy-chain of linked modules upon removal of a module from a slot | |
| CN111723032B (zh) | 一种中断管控方法及电子设备 | |
| CN112783071A (zh) | 一种sdio控制器、fpga板卡和sdio测试系统 | |
| KR100446150B1 (ko) | 디지털 교환 시스템의 보조 보드 인식 장치 | |
| CN214278929U (zh) | 一种计算机模块及计算机设备 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JP2568744Y2 (ja) | ワンチップマイクロコンピュータの双方向入出力ポート用切換回路 | |
| KR100210813B1 (ko) | 전전자 교환기의 패킷 핸들러 리셋 장치 | |
| JPH0530197Y2 (cs) | ||
| KR890006575Y1 (ko) | 키보드용 인터페이스 장치 | |
| SU1037427A1 (ru) | Многостабильный триггер | |
| KR920001782Y1 (ko) | 포토 모스 릴레이를 이용한 멀티플렉서 회로 | |
| KR0123258B1 (ko) | 기본 속도 정합 회로 보드 테스트 지그 보드 | |
| KR920007254B1 (ko) | 스타방식 멀티 프로세서 시스템의 인터페이스 간략화회로 | |
| KR900006548B1 (ko) | 병렬 데이터 공유 방법 및 그 회로 | |
| KR100202989B1 (ko) | 전전자 교환기에서 오퍼레이팅 시스템 할당 장치 | |
| KR100318929B1 (ko) | 키폰시스템에서클럭자동절체회로 | |
| JPS5775345A (en) | Controller of communication circuit |