CS269902B1 - Zapojení přerušovacího obvodu - Google Patents
Zapojení přerušovacího obvodu Download PDFInfo
- Publication number
- CS269902B1 CS269902B1 CS865889A CS588986A CS269902B1 CS 269902 B1 CS269902 B1 CS 269902B1 CS 865889 A CS865889 A CS 865889A CS 588986 A CS588986 A CS 588986A CS 269902 B1 CS269902 B1 CS 269902B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- terminal
- circuit
- output
- whose
- Prior art date
Links
- 230000007613 environmental effect Effects 0.000 description 3
- GHCVXTFBVDVFGE-UHFFFAOYSA-N 4-amino-6-chloro-1,3,5-triazin-2-ol Chemical compound NC1=NC(O)=NC(Cl)=N1 GHCVXTFBVDVFGE-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
Zapojení přerušovacího obvodu řeSí
probláa obsluhy prioritně řasených vstupních
a výstupních desek jednotky styku
s prostředím. Podstata zapojení přerušovacího
obvodu epoSlvá v toa, že každá
vstupně-výstupní deska jednotky styku
s prostředí·, která je tiato přerušovací·
obvodea vybavena, aá vstupní svorku spojenou
s výstupní svorkou sousední desky
s vySSí prioritou a výstupní svorku spojenou
se vstupní svorkou sousední desky
s nižSi prioritou. Požadavek na přernSení
každá desky sabraňuje možnosti vzniku přerušení
na vSech deskách s niŽSÍ prioritou.
Zapojení uaožňuje i kontrolu přítomnosti
adresovací desky. Zapojeni aůže být využito
v oboru elektronických měřicích přístrojů
a v oboru přístrojů pro automatizaci,
regulaci a řízení.
Description
CS 269 902 B1
Vynález se týká zapojeni přerušovacího obvodu pro prioritně řazená vstupní a výstup-ní desky jednotky styku s prostředí·.
Známá zapojení Jednotek styku s prostředím používají vstupně-výstupních desek, kterávysílají signál s požadavkem na přeruSení do vstupních obvodů mikropočítače. Při většímpočtu současných požadavků na přeruSení rozhoduje mikropočítač programově o prioritě. Tím se prodlužuje interval mezi vysláním signálu s žádostí o přeruSení a obsloužením des-ky s nejvySSÍ prioritou.
Uvedený nedostatek odstraňuje zapojení přerušovacího obvodu podle vynálezu, Jehožpodstata spočívá v to·, že první svorka Je připojena ke vstupu prvního invertoru, ke vstu-pu druhého invertoru s otevřeným kolektorem a k prvnímu vstupu prvního obvodu NAND, Jehoždruhý vstup je připojen k druhé svorce a jehož výstup je připojen k prvnímu vstupu první-ho obvodu ATO, jehož druhý vstup je připojen k třetí svorce a jehož výstup je připojenk prvnímu vstupu bistabilního klopného obvodu, Jehož druhý vstup je připojen ke čtvrtésvorce a jehož výstup je připojen k prvnímu vstupu druhého obvodu NAND, Jehož druhý vstupje připojen k výstupu třetího obvodu KATO, a jehož třetí vstup je připojen k páté svorcea k prvnímu vstupu druhého obvodu ATO, jehož druhý vstup je připojen k výstupu druhého ob-vodu KATO a k Šesté svorce. Výstup druhého obvodu ATO je připojen k sedmé svorce. Výstupdruhého invertoru s otevřeným kolektorem je připojen k osmé svorce a ke vstupu třetího in-vertoru, jehož výstup Je připojen k prvnímu vstupu třetího obvodu KATO, jehož druhý vstupje připojen k výstupu prvního invertoru. Výhodou zapojení přerušovacího obvodu podle vynálezu je možnost řadit vstupně-výstup-ní desky Jednotky styku s prostředím podle jejich přerušovací priority. To znamená, žedesku s nejvySSÍ prioritou umístíme do první pozice a do vySSÍch pozic umísťujeme deskys postupně nižSÍ prioritou pro obsloužení jejich požadavku na přeruSení. Po neadresovaníobsluhované desky již není možné tento obslužný program přerušit, a to ani v tom případě,že vyslaný požadavek na přeruSení má prioritu vySSí než je ta, kterou má právě obsluhovanádeska. Σ obsluze přeruSení z desky s nejvySSÍ prioritou dojde až při odadresování desekpo ukončení obsluhy naadresované desky. Do počítače je z jednotky styku s prostředím vysí-lán vždy pouze Jediný požadavek na obsluhu, a to požadavek z desky s nejvySSÍ prioritou.
Ka připojeném výkresu je nakresleno blokové schéma zapojení přerušovacího obvodupodle vynálezu.
První svorka Je připojena ke vstupu 21 prvního invertoru 2, ke vstupu 22 druhéhoinvertoru 2 s otevřeným kolektorem a k prvnímu vstupu 52 prvního obvodu 5 KATO, jehož dru-hý vstup 52 Je připojen k druhé svorce 02 a jehož výstup 53 je připojen k prvnímu vstupu61 prvního obvodu 6 ATO, jehož druhý vstup 62 Je připojen k třetí svorce 03 a jehož výstup63 je připojen k prvnímu vstupu 92 bistabilního klopného obvodu 9, jehož druhý vstup 92 jepřipojen ke čtvrté svorce 04 a jehož výstup 93 Je připojen k prvnímu vstupu 82 druhéhoobvodu 8 KATO, Jehož druhý vstup 82 Je připojen k výstupu 73 třetího obvodu 7 KATO a jehožtřetí vstup 83 Je připojen k páté svorce 05 a k prvnímu vstupu 41 druhého obvodu 4 ATO,jehož druhý vstup 42 je připojen k výstupu 8^ druhého obvodu 8 KATO a k Šesté svorce 06.Výstup ^2 druhého obvodu 4 ATO Je připojen k sedmé svorce 07. Výstup 22 druhého invertoru2 s otevřeným kolektorem je připojen k osmé svorce 08 a ke vstupu 31 třetího invertoru 3,jehož výstup 32 Je připojen k prvnímu vstupu 72 třetího obvodu 7 KAHD, jehož druhý vstup72 je připojen k výstupu 22 prvního invertoru 2·
Funkce zapojení přerušovacího obvodu podle vynálezu je následující:
Neadresováním desky vznikne na první svorce 01 logická jedni čka. Tato logická jednič-ka vytvoří na osmé svorce 08 a na druhém vstupu 72 třetího obvodu 7 NAND logickou nulu,
Zapojením přerušovacího obvodu musí být vybavena každá vstupně-výstupní deska Jednot- ky styku s prostředím, která může žádat o přeruSení. Pátá svorka 05 zapojení z určité vstupně-výstupní desky je spojena se sedmou svorkou 07 stejného zapojení na sousední desce s vyšší prioritou. Sedmá svorka 07 z určité vstupně-výstupní desky je spojena s pátou svorkou 05 na sousední desce s nižší prioritou.
Claims (1)
- 2 CS 269 902 B1 a na prvním vetupu 71 třetího obvodu 7 NAND vytvoří logickou Jedničku. Tím se uvede dru-hý vstup 82 druhého obvodu 8 NAND do stavu logické jedničky. Jestliže žádná deska s vyššíprioritou nežádá o přeruSení, nevzniká na páté svorce 05 logická Jednička a druhý obvod8 NAND je připraven vyslat aktivní signál přeruSení se svého výstupu 84. Tento signálvznikne vysláním požadavku na obsluhu z příslušných funkčních obvodů, připojených kečtvrté svorce 04 zapojení na uvažované desce. Tento požadavek uvede bistabilní klopný ob-vod 9 do aktivního stavu; na Jeho výstupu 9J je logická Jednička. Logická nula aktivníhosignálu přeruSení na výstupu 84 druhého obvodu 8 NAND vytvoří logickou nulu také na sedmésvorce 07 a zabrání tak možnosti vzniku signálů přeruSení na vSech následných vstupně--výstupních deskách s nižší prioritou. 9 Nulování bistabilního klopného obvodu 9 se provádí signálem ze třetí svorky 03 nebo signálem s druhé svorky02 při aktivním signálu adresy na první svorce 0£. Osmá svorka 08 | je spojena s odpovídajícími svorkami na vSech ostatních vstupně-výstupních deskách. Proto je na ní logická nula při naadresování libovolné vstupně-výstupni desky Jednotky stykus prostředím. Při neaktivním signálu vlastní adresy na první svorku OJ. vznikne logickánula na výstupu 72 třetího obvodu 7 NAND a zabrání vzniku aktivního signálu přeruSení naŠesté svorce 06. Zapojení přerušovacího obvodu zabezpečuje dokončení právě probíhajícího obslužnéhoprogramu a znemožňuje jeho přeruSení. Zapojení v nejkratší možné době rozhodne o následu-jící obsluze desky, která vysílá signál přeruSení s nejvyšší prioritou. Kontrola přítom-nosti adresované desky se provádí detekováním signálu na osmé svorce 08. Vynález může být využit v oboru elektronických měřicích přístrojů a v oboru přístro-jů pro automatizaci, regulaci a řízení. PŘBDMÉT VTNÁLBZU Zapojení přerušovacího obvodu, vyznačené tím,· že první svorka (01) je připoje-na ke vstupu (11) prvního invertoru (1), ke vstupu (21) druhého invertoru (2) s otevře-ným kolektorem a k prvnímu vstupu (51) prvního obvodu (5) NAND, Jehož druhý vstup (52) Je připojen k druhé svorce (02), a jehož výstup (53) Je připojen k prvnímu vstupu (61)prvního obvodu (6) AND, Jehož druhý vstup (62) je připojen k třetí svorce (03), a Jehožvýstup (63) Je připojen k prvnímu vstupu (91) bistabilního klopného obvodu (9), jehoždruhý vstup (92) je připojen ke čtvrté svorce (04), a jehož výstup (93) je připojenk prvnímu vstupu (81) druhého obvodu (8) NAND, Jehož druhý vstup (82) je připojen k vý-stupu (73) třetího obvodu (7) NAND a jehož třetí vstup (83) je připojen k páté svorce(05) a k prvnímu vstupu (41) druhého obvodu (4) AND, Jehož druhý vstup (42) je připojenk výstupu (84) druhého obvodu (8) NAND a k šesté svorce (06), přičemž výstup (43) druhé-ho obvodu (4) AND je připojen k sedmé svorce (07), přičemž výstup (22) druhého invertoru(2) s otevřeným kolektorem je připojen k osmé svorce (08) a ke vstupu (31) třetího inver-toru (3), jehož výstup (32) je připojen k prvnímu vstupu (71) třetího obvodu (7) NAND,jehož druhý vstup (72) je připojen k výstupu (12) prvního invertoru (1). 1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS865889A CS269902B1 (cs) | 1986-08-06 | 1986-08-06 | Zapojení přerušovacího obvodu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS865889A CS269902B1 (cs) | 1986-08-06 | 1986-08-06 | Zapojení přerušovacího obvodu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS588986A1 CS588986A1 (en) | 1989-10-13 |
| CS269902B1 true CS269902B1 (cs) | 1990-05-14 |
Family
ID=5404690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS865889A CS269902B1 (cs) | 1986-08-06 | 1986-08-06 | Zapojení přerušovacího obvodu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS269902B1 (cs) |
-
1986
- 1986-08-06 CS CS865889A patent/CS269902B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS588986A1 (en) | 1989-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1193023A (en) | Programmable controller with expandable i/o interface circuitry | |
| US4422142A (en) | System for controlling a plurality of microprocessors | |
| BR8502053A (pt) | Rede comutadora de telecomunicacoes e processo de operacao da mesma | |
| KR940012160A (ko) | 확장가능한 중앙 처리 장치 | |
| CS269902B1 (cs) | Zapojení přerušovacího obvodu | |
| US5293589A (en) | Circuit with predetermined delay for selectively relaying interrupt signals through a daisy-chain of linked modules upon removal of a module from a slot | |
| CN111723032B (zh) | 一种中断管控方法及电子设备 | |
| CN217985103U (zh) | 一种双总线防尾随联动互锁控制装置 | |
| KR100208283B1 (ko) | 전전자 교환기의 패킷 핸들러 인터럽트 장치 및 그 방법 | |
| CN214278929U (zh) | 一种计算机模块及计算机设备 | |
| KR100210813B1 (ko) | 전전자 교환기의 패킷 핸들러 리셋 장치 | |
| JPS5775345A (en) | Controller of communication circuit | |
| EP0050116B1 (en) | Microprocessor system | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| KR100206679B1 (ko) | 에뮬레이션용 정보처리장치 | |
| KR100202989B1 (ko) | 전전자 교환기에서 오퍼레이팅 시스템 할당 장치 | |
| KR100318929B1 (ko) | 키폰시스템에서클럭자동절체회로 | |
| JPS6315625B2 (cs) | ||
| CS257310B1 (cs) | Zapojení přerušovacího systému jednotky styku s prostředím | |
| KR900006548B1 (ko) | 병렬 데이터 공유 방법 및 그 회로 | |
| KR830001847B1 (ko) | 복수의 마이크로세서를 제어하는 시스템 | |
| KR960040050A (ko) | 전전자 교환기의 프로세서간 통신보드 콘트롤 칩 간소화 방법 | |
| SU1513465A1 (ru) | Устройство дл сопр жени абонентов с эвм | |
| KR920001782Y1 (ko) | 포토 모스 릴레이를 이용한 멀티플렉서 회로 |