CS266687B1

CS266687B1 - Wiring for CAMAC microcontroller based 8080A microprocessor control

Info

Publication number: CS266687B1
Application number: CS876508A
Authority: CS
Inventors: Vladislav Rndr Csc Malat; Petr Ing Kubik; Martin Ing Csc Zaruba
Original assignee: Vladislav Rndr Csc Malat; Petr Ing Kubik; Martin Ing Csc Zaruba
Priority date: 1987-09-09
Filing date: 1987-09-09
Publication date: 1990-01-12
Also published as: CS650887A1

Abstract

Zapojení slouží jako styková jednotka zapojení mezi řadič rámu systému^CAMAC a mikropočítač. Jako mikropočítač, tak řadič a také zapojení jsou vyrobeny s tuzemských součástek. Zapojení lze využít pro měření školních úloh;, nenáročných na pamět a rychlost řídicího počítače, nebo při použití zapojení jako záložního systému.LThe connection serves as a contact unit for the connection between the CAMAC system frame controller and the microcomputer. Both the microcomputer and the controller and the connection are made of domestic components. The connection can be used for measuring school tasks that do not require much memory and speed of the control computer, or when using the connection as a backup system.

Description

Vynález se týká zapojení pro řízení systému CAMAC mikropočítačem na bázi mikroprocesoru 8080A za pomoci řadiče NL 2106.The invention relates to a circuit for controlling a CAMAC system by a microcomputer based on a 8080A microprocessor by means of an NL 2106 controller.

V zemích RVHP se často k řízení systému CAMAC (Computer Aided Measurement and Control) užívá některý ze systému malých elektronických počítačů. Jako řadič je při tom užíván typ Tesla NL 2106. Pro některá školní měření, pro měření nenáročná na rychlost a pamět počítače, nebo při použití jako záložní je tento způsob ekonomicky náročný, dostatečně nevyužitý a při prudkém technickém rozvoji navíc rychle zaostává.In CMEA countries, one of the small electronic computer systems is often used to control the CAMAC (Computer Aided Measurement and Control) system. The Tesla NL 2106 type is used as a controller for this.

Výše uvedené nedostatky odstraňuje zapojení pro řízení systému CAMAC mikropočítačem na bázi mikroprocesoru 8080A, jehož podstata spočívá v tom, že první výstup dekodéru adres je připojen jednak na první vstupy prvního, druhého, třetího a pátého strádače informace, jednak na první vstupy jednosměrných budičů a jednak na první vstup generátoru signálu. Druhý až pátý výstup STB dekodéru adres je připojen na jednotlivé druhé vstupy stradačů informace. Vstup adres, vstup I/OR a vstup I/OW dekodéru adres je připojen na první, druhý a třetí výstup mikropočítače. První výstup prvního stradače informace je připojen na vstup CO,Cl řadiče a druhý výstup prvního stradače informace a první výstup druhého stradače informace jsou připojeny na vstup adresy řadiče. První výstup třetího střadače informace je připojen jednak na druhý vstup jednosměrného prvního budiče a jednak na druhou svorku data řadiče. První výstup čtvrtého střadače je připojen jednak na druhý vstup jednosměrného budiče a jednak na prvníThe above-mentioned shortcomings are eliminated by the connection for controlling the CAMAC system by a microcomputer based on microprocessor 8080A, the essence of which lies in the fact that the first output of the address decoder is connected to the first inputs of the first, second, third and fifth information stacker. to the first input of the signal generator. The second to fifth outputs of the STB address decoder are connected to the individual second inputs of the information storers. The address input, the I / OR input and the I / OW input of the address decoder are connected to the first, second and third outputs of the microcomputer. The first output of the first information store is connected to the input CO, Cl of the controller and the second output of the first information store and the first output of the second information store are connected to the input of the controller address. The first output of the third information store is connected to the second input of the one-way first driver and to the second data terminal of the controller. The first output of the fourth accumulator is connected to the second input of the one-way driver and to the first

266 687 svorku data řadiče. První výstupy prvého a druhého jednosměrného budiče jsou připojeny jednak na třetí vstupy prvého až čtvrtého střadače informace a jednak na druhou svorku data mikropočítače. První vstup mikropočítače je připojen na výstup INT obvodu logického součtu, jehož první vstup je připojen na první výstup generátoru signálu, druhý až čtvrtý výstup generátoru signálu je připojen jednotlivě na vstup MSYN, svorku SSYN a svorku BBSY řadiče. Dále je čtvrtý výstup generátoru signálu připojen na první vstup arbitru, jehož druhý a třetí vstup je jednotlivě připojen na výstup BR a výstup INTR řadiče, při čemž vstup BG řadiče je připojen na druhý výstup arbitru.266 687 controller data terminal. The first outputs of the first and second unidirectional drivers are connected to the third inputs of the first to fourth information accumulators and to the second data terminal of the microcomputer. The first input of the microcomputer is connected to the INT output of the logic sum circuit, the first input of which is connected to the first output of the signal generator, the second to fourth outputs of the signal generator are connected individually to the MSYN input, the SSYN terminal and the controller BBSY terminal. Furthermore, the fourth output of the signal generator is connected to the first input of the arbiter, the second and third inputs of which are connected to the output BR and the output INTR of the controller, respectively, the input BG of the controller being connected to the second output of the arbiter.

Výhody zapojení pro řízení systému CAMAC mikropočítačem na bázi mikroprocesoru 8080A spočívají v jeho jednoduchosti, ekonomické nenáročnosti a komplexním využití pro případ jednoduchých školních měření, či použití systému jako záložního. Také nelze pominout, že zapojení podle vynálezu je z tuzemských součástek.The advantages of the connection for the control of the CAMAC system by a microcomputer based on the 8080A microprocessor lie in its simplicity, economic simplicity and complex use for the case of simple school measurements, or the use of the system as a backup. It should also be noted that the circuit according to the invention is made of domestic components.

Vynález bude blíže popsán na příkladu provedení, znázorněného na připojených výkresech. Na obr.l je znázorněno blokové schema systému řízení za použití zapojení pro řízení systému CAMAC mikropočítačem na bázi mikroprocesoru 8080A podle vynálezu a na obr.2 je znázorněno vlastní blokové schema zapojení pro řízení systému CAMAC mikropočítačem na bázi mikroprocesoru 8080A.The invention will be described in more detail by way of an exemplary embodiment shown in the accompanying drawings. FIG. 1 is a block diagram of a control system using a circuit for controlling a CAMAC system by a microprocessor-based microprocessor 8080A according to the invention, and FIG.

První výstup dekodéru 2 adres je připojen jednak na první vstupy střadačů informace, jednak na první vstupy jednosměrných budičů ^a jednak na první vstup generátoru 8 signálu. Druhý až pátý výstup STB dekodéru 2 adres je připojen na jednotlivé druhé vstupy prvého až čtvrtého střadače informace, přitom vstup adres, vstup I/OR a vstup I/OW dekodéru 2 adres je připojen na první, druhý a třetí výstup mikropočítače. První výstup prvního střadače 2 informace je připojen na vstup C 0, Cl řadiče, druhý výstup prvního střadače 2 informace a první výstup druhého střadače 2 informace jsou připojeny na vstup adresy řadiče . První výstup třetího střadače 2 informace je připojen jednak na druhý vstup prvního jednosměrného budiče 4 ^a jednak na druhou svorku data řadiče. První výstup čtvrtého střadače 2 informace je připojen jednak na druhý vstup druhého jednosměrného budiče 6The first output of the address decoder 2 is connected to the first inputs of the information accumulators, to the first inputs of the one-way drivers ^and to the first input of the signal generator 8. The second to fifth outputs of the STB address decoder 2 are connected to the individual second inputs of the first to fourth information accumulators, the address input, the I / OR input and the I / OW input of the address decoder 2 being connected to the first, second and third microcomputer outputs. The first output of the first information store 2 is connected to the input C 0, Cl of the controller, the second output of the first information store 2 and the first output of the second information store 2 are connected to the input of the controller address. The first output of the third information store 2 is connected to the second input of the first one-way driver 4 ^and to the second data terminal of the controller. The first output of the fourth information store 2 is connected on the one hand to the second input of the second one-way driver 6

266 687 a jednak na první svorku data řadiče. První výstupy prvého a druhého jednosměrného budiče £,£ jsou připojeny jednak na třetí vstupy prvého a čtvrtého střadače £,£,£,£ informace a jednak na druhou svorku data mikropočítače, přičemž první vstup mikropočítače je přpojen na výstup INT obvodu 10 logického součtu, jehož první vstup je připojen na první výstup generátoru £ signálu. Druhý, třetí a čtvrtý výstup generátoru £ signálu je připojen jednotlivě na vstup MSYN, svorku SSYN a svorku BBSY řadiče a dále je čtvrtý výstup generátoru £ signálu připojen na první vstup arbitru £, jehož druhý a třetí vstup je připojen jednotlivě na výstup BR a výstup INTR řadiče, přičemž vstup BG řadiče je připojen na druhý výstup arbitru £.266 687 and on the one hand to the first terminal of the controller data. The first outputs of the first and second unidirectional drivers £, £ are connected to the third inputs of the first and fourth information store £, £, £, £ and to the second data terminal of the microcomputer, the first input of the microcomputer being connected to the output INT of the logic sum circuit 10. whose first input is connected to the first output of the signal generator £. The second, third and fourth outputs of the signal generator £ are connected separately to the input MSYN, the SSYN terminal and the BBSY terminal of the controller and further the fourth output of the signal generator £ is connected to the first input of the arbiter £, whose second and third inputs are connected to the BR output and output respectively. INTR of the controller, wherein the input BG of the controller is connected to the second output of the arbiter £.

Na obr.l jsou jednotlivé jednotky 11 systému CAMAC připojeny na vstupy řadiče 12, jehož výstup je přes blok 14 řízení, který je předmětem vynálezu, připojen k mikropočítači 15 na bázi mikroprocesoru 8080A.In FIG.

V konkrétním případě zapojení pro řízení systému CAMAC mikropočítačem na bázi mikroprocesoru 8080A bylo použito mikropočítače tuzemské výroby typu PMD 85 a připojení na jeho aplikační konektor. Jako řadič byl použit tuzemský typ Tesla NL . 2106. Adresové a datové signály řadiče jsou po osmibitové datové sběrnici mikropočítače přivedeny do zapojení podle vynálezu, přičemž rozlišení, zda se jedná o adresy či data, vstup nebo výstup, se provádí dekódováním signálů adresové sběrnice mikropočítače v dekodéru £ adres. Protože adresová a datová sběrnice řadiče NL 2106 jsou více než osmibitové, je nutno adresy i data řadiče skládat ze dvou osmibitových polovin, což je také řízeno dekodérem £ adres. Místo dvou bitů nižší poloviny adres jsou přenášeny kontrolní signály CO,Cl, udávající o jaký typ přenosu půjde. Z dekodéru £ jsou také odvozeny signály BB5Y (bus busy) a MSYN (mas.ter synchronization), pomocí kterých je řízen řadič. Signál SSYN (slave synchronization) je na vstup zapojení podle vynálezu přiváděn a pak slouží ke generaci výstupního signáli INT obvodu 10 logického součtu, nebo je na výstupu zapojení podle vynálezu, a to když přenáší přerušovacíIn the specific case of connection for the control of the CAMAC system by a microcomputer based on the 8080A microprocessor, microcomputers of domestic production of the PMD 85 type were used and connected to its application connector. The domestic type Tesla NL was used as a controller. 2106. The address and data signals of the controller are fed via the 8-bit data bus of the microcomputer to the circuit according to the invention, the resolution of whether the addresses or data, input or output is made by decoding the address bus signals of the microcomputer in the address decoder. Because the address and data buses of the NL 2106 controller are more than 8-bit, the addresses and controller data must consist of two 8-bit halves, which is also controlled by the address decoder. Instead of the two bits of the lower half of the addresses, control signals CO, Cl are transmitted, indicating the type of transmission. The BB5Y (bus busy) and MSYN (mas.ter synchronization) signals are also derived from the decoder £, by means of which the controller is controlled. The SSYN (slave synchronization) signal is fed to the input of the circuit according to the invention and then serves to generate the output signal INT of the logic sum circuit 10, or is at the output of the circuit according to the invention when transmitting interrupters.

266 687266 687

- 4 vektor. Ke zpracování žádosti o přerušení řízení slouží vstup INTR (interrupt request) arbitru 2, který zpracovává žádosti od až čtyř rámů o různé prioritě, po jejichž vyhodnocení vysílá příslušný signál BG (bus granted) vybranému rámu. Žádost o přerušení z určitého rámu je prováděna vstupem BR (bus request) arbitru 2· Osmibitové stradače 2,2,2,2 informace jsou připojeny prvními vstupy k řadiči NL 2106 signálem OE (output enable) z výstupu dekodéru 7 adres. Obvod 10 logického součtu ovládá přerušovací systém mikropočítače. Osmibitové jednosměrné budiče 2,2 mají prvé vstupy připojeny k řadiči NL 2106 signálem OE z dekodéru 2 adres.- 4 vector. The INTR (interrupt request) input of the arbitrator 2 is used to process the interrupt request (INTR), which processes requests from up to four frames of different priority, after the evaluation of which it sends the appropriate BG (bus granted) signal to the selected frame. The interrupt request from a certain frame is performed by the BR (bus request) input of the arbiter 2 · The 8-bit accumulators 2,2,2,2 information are connected by the first inputs to the NL 2106 controller by an OE (output enable) signal from the output of the 7 address decoder. The logic sum circuit 10 controls the interrupt system of the microcomputer. The 8-bit unidirectional drivers 2,2 have the first inputs connected to the NL 2106 controller by an OE signal from the 2 address decoder.

Zapojení podle vynálezu je možno použít v počítačové technice při nahrazování větších počítačů mikropočítačem na bázi, mikroprocesoru 8080A pro řízení systémů CAMAC, obzvláště pro školní úlohy nebo jako záložní prostředek.The circuitry according to the invention can be used in computer technology when replacing larger computers with a microcomputer based on the 8080A microprocessor for controlling CAMAC systems, in particular for school tasks or as a backup device.

Claims

SUBJECT . OF THE INVENTION 266,687

Circuit for controlling a CAMAC system by a microcomputer based on a microprocessor 8080A, characterized in that the first output of the address decoder (7) is connected to the first inputs of the first, second, third and fourth information store (1,2,3,5) and to the first inputs of the first and second unidirectional drivers (4, 6) and to the first input of the signal generator (8), the second to fifth outputs (STB) of the address decoder (7) being connected to the individual second inputs of the first, second, third and fourth storage (1,2,3,5) information, address input, input (I / OR) and input (I / OW) of the address decoder (7) is connected to the first, second and third output of the microcomputer, further to the first output of the first storage (1 ) information is connected to the input (CO, Cl) of the controller, the second output of the first storage (1) information and the first output of the second storage (2) information is connected to the input of the controller address, the first output of the third storage (3) information is connected to the second input of the first one-way driver (4) and on the one hand to the second terminal of the controller data, the first output the fourth information store (5) is connected to the second input of the second one-way driver (6) and to the first data terminal of the controller, and the first outputs of the first and second one-way drivers (4, 6) are connected to the third inputs of the first, second, third and fourth information accumulators (1,2,3,5) and to the second data terminal of the microcomputer, the first input of the microcomputer being connected to the output (INT) of a logic sum circuit (10), the first input of which is connected to the first output of the generator ( 8) signal, the second, third and fourth outputs of the signal generator (8) are connected individually to the input (MSYN), terminal (SSYN) and terminal (BBSY) of the controller and further the fourth output of the signal non-generator (8) is connected to the input of the arbiter (9). ), the second and third inputs of which are connected to the output (BR) and the output (INTR) of the controller, respectively, the input (BG) of the controller being connected to the second output of the arbiter (9).