CS266423B1 - Vícenásobný automatický korektor zpoždění digitalizovaných obrazových signálů - Google Patents

Abstract

Je řešen vícenásobný korektor zpoždění digitalizovaných obrazových gignálů obsahujících dva nebo víoe pamětovýoh bloků, na jejichž datové vstupy jsou přiváděny vstupní digitalizované signály s různým zpožděním a z jejichž výstupů je odebírán časově vyrovnaný digitální signál. Zápis do dílčích pamětových bloků je řízen adresovými generátory zápisových adres, které jsou časově navázány na zdroje synchronizačních signálů příslušnýoh obrazových zdrojů. Čtení dat ze všech pamětových bloků je řízené jediným generátorem čtecích adres, který je časově navázán na referenční synchronizační generátor střediska.

Description

Vynález se týká vícenásobného automatického korektoru zpoždění digitalizovaných obrazových signálů v televizním středisku, který řeší časové vyrovnání signálů pomocí digitálních pamětí·

Korekce zpoždění obrazových signálů z různě vzdálených zdrojů na vstupu režijního zařízení je nezbytně nutná pro zajištění bezporuchového přechodu mezi signály při jejich režijním zpracování· V současné době se tato korekce provádí řadou způsobů· Je to buď vyrovnání pomocí zpož3ovacích vedení v cestě obrazového signálu nebo v cestě impulsního napájení nebo manuální či automatické nastavení předstihu podružných synchronizátorů u zdrojů signálu aped· Každý z těchto způsobů má své specifické nevýhody a teprve rozvoj digitální techniky umožnil optimální řešení· Digitální technika umožňuje realizovat systémově velmi jednoduchý způsob automatické korekce v cestě obrazového signálu pomocí digitálních pamětí malého rozsahu· Do těchto pamětí se zaznamenává digitalizovaný obrazový signál, přičemž ukládání dat do pamětí řídí adresové generátory pro zápis a vyčítání dat z pamětí řídí adresové generátory pro čtení· Obdobný způsob s použitím velkokapacitních pamětí je používán již běžně pro převod nesynchronních signálů z vnějších zdrojů pomocí tzv· synchronizérů, dále pro korekci časových chyb magnetického záznamu apod· V poslední době se tento princip začíná využívat i pro korekci zpoždění obrazových signálů, a to zejména ve střediscích s digitálním zpracováním signálu· Nevýhodou dosud známých řešení je, že ke každému vstupnímu signálu přísluší digitální

- 2 266 423 paměť včetně adresového generátoru pro zápis a adresový generátor pro čtení s příslušnými obvody, což má za následek poměrnou složitost zařízení a značnou ekonomickou náročnost·

Tuto nevýhodu řeší vícenásobný automatický korektor zpoždění digitalizovaných obrazových signálů podle vynálezu, obsahující dva nebo více digitálních paměťových bloků, na jejichž datový vstup je připojen výstup zdroje digitálního signálu a na vstup zápisových adres je připojen výstup adresového generátoru pro zápis, jehož vstup je spojen s výstupem zdroje synchronizačních signálů souhlasných se synchronizačními signály příslušného vstupního obrazového signálu· Podstatou tohoto vynálezu je, že na vstupy čtecích adres paměťových bloků je připojen výstup z jediného generátoru čtecích adres, jehož vstup je spojen s výstupem zdroje referenčních synchronizačních signálů pro režijní zařízení·

Výhodou vícenásobného automatického korektoru zpoždění digitalizovaných obrazových signálů podle vynálezu je podstatné obvodové zjednodušení, což má za následek snížení objemu, příkonu a ceny·

Příklad uspořádání vícenásobného korektoru podle vynálezu je schematicky znázorněn na přiloženém výkrese·

Korektor sestává z řady paměťových bloků 11, 21 atd· v tomto konkrétním případě jsou zakresleny pouze dva z nich· Na datový vstup prvního paměťového bloku 11 je připojen výstup prvního zdroje 12 digitálního signálu, na datový vstup druhého paměťového bloku 21 je připojen výstup druhého zdroje 22 digitálního signálu a analogicky mohou být propojeny i případné další paměťové bloky a zdroje signálu· Na vstup zápisových adres prvního paměťového bloku 11 je připojen výstup prvního generátoru 13 zápisových adres, jehož vstup jo spojen s výstupem zdroje 14 synchronizačních signálů, který je současně zdrojem synchronizačních signálů pro zdroj 12 digitálního signálu· Na vstup zápisových adres druhého paměťového bloku 21 je připojen výstup druhého generátoru 23 * 3 *

266 423 zápisevých adres, jehež vstup je spájen s výstupem druhéhe zdreje 24 synchrenizačních signálů, který je seučasně zdrejem synchrenizačních signálů pre druhý zdrej 22 digitálníhe signálu· Analegicky moheu být prepejeny generátery zápisevých adres a zdreje synchrenizačních signálů pre další pa* mělevé bleky a zdreje signálu· Přítem všechny zdreje 12. 24· případně další, synchrenizačních signálů jseu kmitečtevě řízeny z referenčníhe generáteru £ střediska· Na vstupy čtecích adres všech pamělevých bleků 11. 21 atd· je přip·jen výstup generáteru £ čteeíeh adres, jebeš vstup je spájen s výstupem referenčníhe synchrenizačníhe generáteru £ střediska· Datevé výstupy pamělevých bleků 11 a 21 eznačené pe řadě 15 a 25 jseu připejeny na vstupy režijníhe zařízení Obdebně by byly zapejeny i datevé výstupy dalších pamělevých bleků· Na synchrenizační vstup režijníhe zařízení 2 á® pejen výstup referenčníhe synchrenizačníhe generáteru £ střediska· Sametný vícenásebný kerekter zpeždění digitalizevaných signálů je na přileženém výkrese vyznačen uvnitř čerchevané eblasti·

Na datevé vstupy prvníhe a druhéhe pamělevéhe bleku 11 a 21 přicházejí z příslušných, tedy prvníhe a druhéhe zdreje 12 a 22 digitálníhe signálu, digitální signály· Zápis dat de prvníhe a druhéhe parnělevéhe bleku 11 a 21 je řízen prvním reep«druhým generáterem 13 resp«23 zápisevých adres, které jseu časevě navázány na první resp·druhý zdrej 14 resp*2£ synchrenizačních signálů příslušných zdrejů signálu· Zdreje synchrenizačních signálů 14 a 24 jseu řízeny z referenčníhe synchrenizačníhe generáteru £ střediska, takže kmitečet všech synchrenizačních signálů ve středisku je seuhlasný, ale fáze je rezdílná, preteže záleží na délce kabelů, zpeždění v dílčích Nařízeních aped· Ukládání dat edpevídající shedným ebrazevým elementům de prvníhe a druhéhe pamělevéhe bleku 11 a 21 tedy přebíhá v různých časevých intervalech·

Datevé signály vyčtené z dílčích pamělevých bleků 11 a 21. případně dalších, musí mít na vstupu režijníhe zařízení 2 shedneu fázi a pre jejich vyčítání tedy pestačí jediný ge

- 4 ·

266 423 nerátor χ čtecích adres, který je rovněž navázán na referenční synchronizační generátor £ střediska a dodává čtecí adresy do všech paměťových bisků ΐχ, 21« případně dalších.

Vynález je možné využít ve vícenásobných čassvých korektorech pro digitální i analogová střediska* kdo přináší další úspory snížením počtu podružných synchronizačních obvodů, možnost společné generace vložených obnovených synchronizačních signálů apod· Dále je možno jej využít ve vícekanálových synchronizérech, vícenásobných redaktorech šumu apod·

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Vícenásobný automatický korektor zpoždění digitalizovaných obrazových signálů obsahující minimálně dva paměťové bloky, na jejichž datový vstup je připojen výstup zdroje digitálního signálu a na vstup zápisových adres je připojen výstup vždy jednoho generátoru zápisových adres, jehož vstup je připojen na výstup zdroje synchronizačníeh signálů souhlasných se synchronizačními signály příslušného obrazového zdroje vyznačující se tím, že na vstupy čtecích adres paměťových bloků (11, 21) je připojen výstup jediného generátoru žtmm Bick (3) čtecích adres, jehož vstup je spojen s výstupem generátoru (4) referenčního synchronizačního signálu·