CS266005B1

CS266005B1 - Local and remote signaling of recorded faults

Info

Publication number: CS266005B1
Application number: CS864575A
Authority: CS
Inventors: Jiri Ing Lendel
Original assignee: Jiri Ing Lendel
Priority date: 1986-06-20
Filing date: 1986-06-20
Publication date: 1989-11-14
Also published as: CS457586A1

Abstract

Řešení se týká zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch. Při vybočení měřené veličiny ze stanovených mezí se tento stav zaznamenává do paměti jako porucha. Na odpovídajícím měřicím místě se porucha signalizuje místní signalizací a současně dálkovou signalizací, která je společná pro všechna měřicí místa. Dálkovou signalizaci lze odstavit, zatímco místní signalizace je v činnosti dokud porucha na odpovídajícím měřicím místě sama nezanikne, nebo pokud ji obsluha neodstraní. Protože derivační bloky slouží jako paměti nových poruch, mohou mít pamětové buňky v pamětích poruch jediný výstup. Zapojení se využije v regulační technice a u automatických přepínačů měřicích míst.The solution concerns the connection of memories with local and remote signaling of recorded faults. When the measured quantity deviates from the specified limits, this state is recorded in the memory as a fault. At the corresponding measuring point, the fault is signaled by local signaling and simultaneously by remote signaling, which is common to all measuring points. Remote signaling can be disabled, while local signaling is active until the fault at the corresponding measuring point disappears on its own or until the operator removes it. Since the derivation blocks serve as memories of new faults, the memory cells in the fault memories can have a single output. The connection is used in control technology and in automatic measuring point switches.

Description

Vynález se týká zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch pro automatické přepínače měřicích míst.The invention relates to the connection of memories with local and remote signaling of detected faults for automatic measuring point switches.

Jsou známé automatické přepínače měřicích míst, ve kterých se používají paměti s místní, zpravidla světelnou signalizací zaznamenaných poruch. Tato signalizace slouží k označení měřicích míst, na kterých měřená Veličina vybočila ze stanovených mezí. Tyto paměti jsou obvykle vybaveny také dálkovou signalizací, která zpravidla akusticky nebo světelně signalizuje každou do paměti nově zaznamenanou poruchu. Obsluha technologického zařízení přitom má možnost dálkovou signalizaci poruchy odstavit. Odstavení dálkové signalizace nesmí ovlivnit místní signalizaci poruch ani funkci paměti při zaznamenání nové poruchy. Automatický přepínač měřicích míst potom umožňuje použití jediného vyhodnocovacího přístroje ke sledování většího počtu měřicích míst. Nedostatkem známých zapojení je, že používají v bloku paměti poruch paměťové buňky s minimálně třemi samostatnými výstupy. Jeden výstup přitom slouží k vytvoření funkce součtu, druhý se používá pro ovládání místní světelné signalizace a třetí slouží ke spínání relé pro dálkovou signalizaci nově zaznamenaných poruch. To komplikuje zapojení pamětí a značně zužuje okruh součástek použitelných ve funkci pamětové buňky. .Automatic switches of measuring points are known, in which memories with local, usually light signaling of detected faults are used. This signaling is used to mark the measuring points at which the measured quantity deviated from the set limits. These memories are usually also equipped with a remote signal, which usually acoustically or lightly signals each fault newly recorded in the memory. The operator of the technological equipment has the option of stopping the remote fault signaling. Disabling the remote alarm must not affect the local fault signaling or the memory function when a new fault is detected. The automatic measuring point switch then allows the use of a single evaluation device to monitor a larger number of measuring points. The disadvantage of the known connections is that they use memory cells with at least three separate outputs in the fault memory block. One output is used to create the sum function, the other is used to control the local light signaling and the third is used to switch the relay for remote signaling of newly detected faults. This complicates memory engagement and greatly narrows the range of components usable as a memory cell. .

Tyto nedostatky odstraňuje zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch podle vynálezu, u kterého je každý výstup první paměti spojen s odpovídajícím vstupem prvního součtového bloku, jehož výstup je spojen se vstupem prvního invertoru. Výstup prvního invertoru je spojen s prvním vstupem prvního součinového bloku, jehož výstup je spojen se vstupem prvního signalizačního bloku. Každý výstup druhé paměti je spojen s odpovídajícím vstupem druhého součtového bloku, jehož výstup je spojen se vstupem druhého invertoru. Výstup druhého invertoru je spojen s prvním vstupem třetího součinového bloku. Výstup třetího součinového bloku je spojen se vstupem druhého signalizačního bloku. Podstata vynálezu spočívá v tom, že každý výstup první paměti je také spojen s odpovídajícím derivačním vstupem prvního derivačního bloku, jehož nulovací vstup je spojen s výstupem nulovacího bloku. Neinvertovaný výstup prvního derivačního bloku je spojen s druhým vstupem prvního součinového bloku. Invertovaný výstup prvního derivačního bloku je spojen s prvním vstupem signalizačního součinového bloku, jehož druhý vstup je spojen s výstupem druhého součinového bloku. První vstup druhého součinového bloku je spojen s výstupem prvního součtového bloku a druhý vstup druhého součinového bloku je spojen s výstupem druhého součtového bloku. Každý výstup druhé paměti je také spojen s odpovídajícím vstupem druhého derivačního bloku, jehož nulovací vstup je spojen s výstupem nulovacího bloku. Neinvertovaný výstup druhého derivačního bloku je spojen s druhým vstupem třetího součinového bloku. Invertovaný výstup druhého derivačního bloku je spojen se třetím vstupem signalizačního součinového bloku.These shortcomings are eliminated by the connection of memories with local and remote signaling of recorded faults according to the invention, in which each output of the first memory is connected to a corresponding input of the first summing block, the output of which is connected to the input of the first inverter. The output of the first inverter is connected to the first input of the first product block, the output of which is connected to the input of the first signaling block. Each output of the second memory is connected to a corresponding input of the second summing block, the output of which is connected to the input of the second inverter. The output of the second inverter is connected to the first input of the third product block. The output of the third product block is connected to the input of the second signaling block. The essence of the invention lies in the fact that each output of the first memory is also connected to a corresponding derivative input of the first derivative block, the zeroing input of which is connected to the output of the zeroing block. The non-inverted output of the first derivative block is connected to the second input of the first product block. The inverted output of the first derivative block is connected to the first input of the signaling product block, the second input of which is connected to the output of the second product block. The first input of the second product block is connected to the output of the first sum block and the second input of the second product block is connected to the output of the second sum block. Each output of the second memory is also connected to a corresponding input of the second derivative block, the zero input of which is connected to the output of the zero block. The non-inverted output of the second derivative block is connected to the second input of the third product block. The inverted output of the second derivative block is connected to the third input of the signaling product block.

Výhodou takto zapojených pamětí s místní a dálkovou signalizací zaznamenaných poruch je především to, že pro požadovanou funkci místní a dálkové signalizace a odstavení dálkové signalizace používá vždy jediný výstup odpovídající pamětové buňky. Toho se dosáhne použitím prvního a druhého derivačního bloku. Tím se umožní použít jako pamětové buňky například logické integrované obvody. Každý derivační blok zároveň pracuje jako pamět nových poruch. Jednoduchou logickou sítí lze potom snadno řídit oba signalizační bloky a signalizační součinový blok, signalizující odstavení dálkové signalizace.The advantage of such connected memories with local and remote signaling of detected faults is above all that it always uses a single output of the corresponding memory cell for the required function of local and remote signaling and remote signaling shutdown. This is achieved using the first and second derivative blocks. This makes it possible to use, for example, logic integrated circuits as memory cells. At the same time, each derivation block works as a memory for new faults. With a simple logic network, both signaling blocks and the signaling product block, signaling the shutdown of the remote signaling, can then be easily controlled.

Příklad uspořádání podle vynálezu je znázorněn na připojeném výkresu v blokovém schématu.An example of an arrangement according to the invention is shown in the attached drawing in a block diagram.

Jednotlivé bloky zapojení je možno charakterizovat takto. Obě paměti 1 a 2 jsou stejné bloky s pamětovými buňkami vytvořenými z klopných obvodů typu D. Každá pamětová buňka je doplněna místní světelnou signalizací vytvořenou z tranzistorů, odporů a svítivých diod. Slouží k zapamatování poruchového stavu na příslušném měřicím místě a k signalizaci zaznamenaného poruchového stavu. Oba součtové bloky 2 ^a A jsou stejné a jsou vytvořeny z invertorů s otevřeným kolektorem a odporů. Slouží k indikaci nenulového obsahu paměťových buněk v přiřazených pamětích 1 a 2. Oba derivační bloky 4 a 6 jsou stejné a jsou sestavené z odporů, z kondenzátorů, z diod, z tranzistorů, z invertorů a z klopných obvodů typu D. Slouží k zapamatování nově zaznamenaných poruch do přirazených pamětí 1 a 2 do doby než je odstavena jejich dálková signalizace. Oba invertory 7 a 13 jsou stejné a jsou v integrovaném provedení. Složení k negaci výstupů přiřazených součtových bloků 2 ^a 2· První součinový blok £ a třetí součinový blok 14 jsou stejné a jsou vytvořeny z hradel typu NAND. Slouží k řízení přiřazených signalizačních bloků 9 a 15 při dálkové signalizaci poruch a jejím odtavení. Oba signalizační bloky 2 ^a 15 jsou stejné a jsou vytvořeny z odporů, z kondenzátorů, z tranzistorů, z diod a ze signalizačních relé. Slouží k signalizaci nově zaznamenaných poruch do přiřazených pamětí 1 a 2. Druhý součinový blok 10 je z hradla typu NAND. Slouží k vytvoření signálu o nenulovém obsahu pamětí 1 a 2. Signalizační součinový blok 11 je vytvořen z diod, z odporů, z tranzistoru a ze svítivé diody. Slouží k indikaci odstavení dálkové signalizace zaznamenaných poruch v obou signalizačních blocích 2 ^a JJL· Nulovací blok 12 je vytvořen z odporu a z tlačítka. Slouží k vynulování obou derivačních bloků 4 a 6 pro odstavení dálkové signalizace zaznamenaných poruch.The individual connection blocks can be characterized as follows. Both memories 1 and 2 are the same blocks with memory cells formed of D-type flip-flops. Each memory cell is complemented by a local light signal formed of transistors, resistors and light emitting diodes. It is used to memorize the fault condition at the relevant measuring point and to signal the recorded fault condition. Both sum blocks 2 ^and A are the same and are made of open collector inverters and resistors. It is used to indicate the non-zero content of memory cells in the assigned memories 1 and 2. Both derivation blocks 4 and 6 are the same and are composed of resistors, capacitors, diodes, transistors, inverters and type D flip-flops. It is used to memorize newly recorded faults in the assigned memories 1 and 2 until their remote signaling is stopped. Both inverters 7 and 13 are the same and are in an integrated design. Composition for negating the outputs of the assigned sum blocks 2 ^and 2. The first product block 6 and the third product block 14 are the same and are formed of NAND gates. It is used to control the assigned signaling blocks 9 and 15 during remote fault signaling and its melting. Both signaling blocks 2 ^and 15 are the same and are made of resistors, capacitors, transistors, diodes and signaling relays. It is used to signal newly recorded faults to the assigned memories 1 and 2. The second product block 10 is of a NAND type gate. It serves to generate a signal with a non-zero content of memories 1 and 2. The signaling product block 11 is formed of diodes, resistors, a transistor and a light-emitting diode. It serves to indicate the shutdown of the remote signaling of detected faults in both signaling blocks 2 ^and JJL. The reset block 12 is formed by a resistor and a button. It is used to reset both derivative blocks 4 and 6 to stop the remote signaling of detected faults.

Každý výstup 01.1 až 01.n první paměti 2 3^e spojen s odpovídajícím vstupem 31.1 až 31.n prvního součtového bloku 2· Výstup 32 prvního součtového bloku 2 j® spojen se vstupem 71 prvního invertorů 2· Výstup 72 prvního invertorů 2 3^e spojen s prvním vstupem 81 prvního součinového bloku 2· Výstup 83 prvního součinového bloku 2 3^e spojen se vstupem 91 prvního signalizačního bloku 2· Každý výstup 02.1 až 02.n druhé paměti 2 je spojen s odpovídajícím vstupem 51.1 až 51.n druhého součtového bloku 2· Výstup 52 druhého součtového bloku 5 je spojen se vstupem 131 druhého invertorů 13. Výstup 132 druhého invetoru 13 je spojen s prvním vstupem 141 třetího součinového bloku 14. Výstup 143 třetího součinového bloku 14 je spojen se vstupem 151 druhého signalizačního bloku 25· Každý výstup 01.1 až 01.n první paměti 2 3^e také spojen s odpovídajícím derivačním vstupem 41.1 až 41.n prvního derivačního bloku £. Nulovací vstup 42 prvního derivačního bloku 2 3^e spojen s výstupem 121 nulovacího bloku 12. Neinvertovaný výstup 43 prvního derivačního bloku 2 3® spojen s druhým vstupem 82 prvního součinového bloku 2· Invertovaný výstup 44 prvního derivačního bloku 2 3^e spojen s prvním vstupem 111 signalizačního součinového bloku 11. Druhý vstup 112 signalizačního součinového bloku 11 je spojen s výstupem 103 druhého součinového bloku 10. První vstup 101 druhého součinového bloku 10 je spojen s výstupem 22 prvního součtového bloku 2· Druhý výstup 102 druhého součinového bloku 10 je spojen s výstupem 52 druhého součtového bloku 2· Každý výstup 02.1 až 02.n druhé paměti 2 j® spojen s odpovídajícím vstupem 61.1 až 61.n druhého derivačního bloku 2· Nulovací vstup 62 druhého derivačního bloku 2 3^e spojen s výstupem 121 nulovacího bloku 22· Neinvertovaný výstup 63 druhého derivačního bloku 2 3^e spojen s druhým vstupem 142 třetího součinového bloku 14. Invertovaný výstup 64 druhého derivačního bloku 2 3® spojen se třetím vstupem 113 signalizačního součinového bloku 11.Each output 01.1 to 01.n of the first memory 2 3 ^{e is} connected to a corresponding input 31.1 to 31.n of the first summing block 2 · The output 32 of the first summing block 2 is connected to the input 71 of the first inverter 2 · The output 72 of the first inverter 2 3 ^is connected a first input of the first aND gate 81 of block 2 · the output of aND block 83 first 2 3 ^e connected to the input 91 the first signal block 2 · Each output 02.1 to 02.n of the second memory 2 is connected to a corresponding input of 51.1 to 51; the second sum block 2 The output 52 of the second summing block 5 is connected to the input 131 of the second inverter 13. The output 132 of the second inverter 13 is connected to the first input 141 of the third product block 14. The output 143 of the third product block 14 is connected to the input 151 of the second signaling block 25 01.1 to 01.n first memory 2 ³ and also connected to a corresponding input of the differentiator 41.1 through 41.n first differentiator block £. The reset input 42 of the first differentiator block 2, ³ and connected to the output 121 of the reset block 12. The noninverted output 43 of the first block 2 3® differentiator coupled to the second input of the first AND gate 82 of block 2 · inverted output of the first differentiator block 44 2 ^e 3 connected to first input 111 The second input 112 of the signaling product block 11 is connected to the output 103 of the second product block 10. The first input 101 of the second product block 10 is connected to the output 22 of the first summing block 2. The second output 102 of the second product block 10 is connected to the output 52 of the second summing block 2 · Each output 02.1 to 02.n of the second memory 2 is connected to the corresponding input 61.1 to 61.n of the second derivation block 2 · The reset input 62 of the second derivation block 2 3 ^is connected to the output 121 of the reset block 22 · Non-inverted the second output 63 of the differentiator block 2, ³ and connected to second input 142 of AND block 14. the inverted output 64 of the differentiator block 3 2 ® connected to the third input 113 of the signaling product block 11.

Zařízení pracuje takto: V základním stavu není v první paměti 2 ani ^v druhé paměti 2 zaznamenána žádná porucha. Proto není aktivní žádný z prvků místní signalizace poruch, které odplňují každou paměťovou buňku ze kterých je první pamět 2 ^a druhá pamět 2 složena. Na každém výstupu 01.1 až 01.n první paměti 2 ^{a na} každém výstupu 02.1 až 02 .n druhé paměti 2 je logická nula. Na výstupu 32 prvního součotvého bloku 2 ^a na výstupu 52 druhého součtového bloku 2 3® logická jednička. Na výstupu 72 prvního invertorů 2 ^a na výstupu 132 druhého invertorů 13 je logická nula. Tento signál se přivede na první vstup 81 prvního součinového bloku 2' respektive na první vstup 141 třetího součinového bloku 22· Na výstupu 83 prvního součinového bloku 8 i na výstupu 143 třetího součinového bloku 14 je logická nula. To znamená, že ani první signalizační blok 9, ani druhý signalizační blok 15 není v aktivním stavu. Jestliže se alespoň do jedné pamětové buňky první paměti 2 nebo druhé paměti 2 zaznamená porucha, přejde do aktivního stavu příslušný prvek místní signalizace. Zároveň se na odpovídajícím výstupu 01.1 až 01.n první paměti 2' respektive na odpovídajícím výstupu 02.1 až 02.n druhé paměti 2 objeví logická jednička. Ta způsobí, že na výstupu 32 prvního součtového bloku 2/ respektive na výstupu 52 druhého součtového bloku 2 3® logická nula. Na výstupu 72 prvního invertorů 2/ respektive na výstupu 132 druhého invertorů 13 je logická jednička. Protože se současně objeví logická jednička i na neinvertujícím výstupu 43 první266005 ho derivačního bloku 2' respektive na neinvertujícím výstupu 63 prvního součinového bloku B, respektive na výstupu 143 třetího součinového bloku .14. První signalizační blok 9, respektive druhý signalizační blok 15 proto přejde do aktivního stavu. Současně je na invertovaném výstupu 44 prvního derivačního bloku 2» respektive na invertovaném výstupu 64 druhého derivačního bloku 6 logická nula a na výstupu 103 druhého součinového bloku 10 je logická jednička, takže signalizační součinový blok 11 není v aktivním stavu. První signalizační blok 2» respektive druhý signalizační blok 15 zůstane v aktivním stavu až do okamžiku dokud je obsah první paměti 2 nebo druhé paměti 2 nenulový, nebo do okamžiku, kdy se stiskne tlačítko pro odstavení dálkové signalizace, v nulovací bloku 12. Při stisknutí tohoto tlačítka se na výstupu 121 nulovacího bloku 12 objeví logická nula, která se přivede na nulovací vstup 42 prvního derivačního bloku 2 a na nulovací vstup 62 druhého derivačního bloku 2· Ti™ ^{se na} invertovaném výstupu 44 prvního derivačního bloku 2 ^a na invertovaném výstupu 64 druhého derivačního bloku 2 objeví logická jednička. Protože je nyní logická jednička na prvním vstupu 111, na druhém vstupu 112 i na třetím vstupu 113 signalizačního součinového bloku 21/ přejde signalizační prvek v tomto bloku do aktivního stavu. Stisknutím tlačítka v nulovacím bloku 12 se objeví současně na neinvertovaném výstupu 22 prvního derivačního bloku 2 ^{a na} neinvertovaném výstupu 63 druhého derivačního bloku 2 logická nula. Tato logická nula se převede na druhý vstup 82 prvního součinového bloku 2 a na druhý vstup 142 třetího součinového bloku 22· Logická nula je také na vstupu 91 prvního signalizačního bloku 2 ^{a na} vstupu 151 druhého signalizačního bloku 25.· Třm se uvedou oba signalizační bloky 9 a 15 do pasivního stavu. Tento stav se označuje jako odstavení dálkové signalizace. Stav odstavení dálkové signalizace se může ukončit bud nulovým obsahem všech paměEových buněk v první paměťi 2 ^a v druhé paměti 2, nebo zaznamenáním nové poruchy do libovolné paměEové buňky jedné z obou pamětí 2 ^a 2·The device works as follows: In the basic state, no fault is recorded ^{in the first memory 2 or in the second memory 2.} Therefore, none of the local fault signaling elements that fill each memory cell of which the first memory 2 ^{and the} second memory 2 are composed is active. There is a logical zero at each output 01.1 to 01.n of the first memory 2 ^{and at} each output 02.1 to 02.n of the second memory 2. At the output 32 of the first summing block 2 ^and at the output 52 of the second summing block 2 3® a logical one. There is a logical zero at the output 72 of the first inverter 2 ^and at the output 132 of the second inverter 13. This signal is fed to the first input 81 of the first product block 2 'and to the first input 141 of the third product block 22 respectively. At the output 83 of the first product block 8 and at the output 143 of the third product block 14 there is a logical zero. That is, neither the first signaling block 9 nor the second signaling block 15 is in an active state. If a fault is detected in at least one memory cell of the first memory 2 or the second memory 2, the corresponding local signaling element switches to the active state. At the same time, a logic one appears at the corresponding output 01.1 to 01.n of the first memory 2 'or at the corresponding output 02.1 to 02.n of the second memory 2. This causes a logical zero at the output 32 of the first sum block 2 / or at the output 52 of the second sum block 2 3®. At the output 72 of the first inverter 2 / respectively at the output 132 of the second inverter 13 there is a logic one. Since at the same time a logic one also appears at the non-inverting output 43 of the first product block 2 'or at the non-inverting output 63 of the first product block B and at the output 143 of the third product block 14, respectively. The first signaling block 9 and the second signaling block 15 therefore go into the active state. At the same time, there is a logical zero at the inverted output 44 of the first derivative block 2 and the inverted output 64 of the second derivative block 6, and there is a logical one at the output 103 of the second product block 10, so that the signaling product block 11 is not active. The first signaling block 2 and the second signaling block 15, respectively, remain active until the contents of the first memory 2 or the second memory 2 are non-zero, or until the remote signaling stop button is pressed, in the reset block 12. When this button at the output 121 of the zero block 12 appears logical zero which is applied to the reset input 42 of the first differentiator block 2 and the reset input 62 of the second differentiator block 2 · Ti ™ ^at the inverted output 44 of the first differentiator block 2 ^and the inverted output 64 of the second derivative block 2, a logical one appears. Since there is now a logic one on the first input 111, on the second input 112 and on the third input 113 of the signaling product block 21 / the signaling element in this block goes into the active state. By pressing the button in the zero block 12, a logical zero appears simultaneously on the non-inverted output 22 of the first derivative block 2 ^{and on the} non-inverted output 63 of the second derivative block 2. This logic zero is transferred to the second input of the first AND gate 82 of block 2 and a second input 142 of AND block 22 · Logic zero is also an input 91 signaling the first block 2 ^and the second ^input 151 of the signal block of the 25th · TRM to bring the two signal blocks 9 and 15 to the passive state. This condition is referred to as remote alarm shutdown. The remote signaling shutdown state can be terminated either by zeroing all memory cells in the first memory 2 ^and in the second memory 2, or by recording a new fault in any memory cell of one of the two memories 2 ^and 2.

Vynálezu se využije v regulační technice u automatických přepínačů měřicích míst.The invention is used in the control technology for automatic measuring point switches.

Claims

Memory connection with local and remote signaling of recorded faults, in which each output of the first memory is connected to a corresponding input of the first summing block, the output of which is connected to the input of the first inverter, the output of which is connected to the first input of the first product block input of the first signaling block and each output of the second memory is connected to a corresponding input of the second summing block, the output of which is connected to the input of a second inverter, the output of which is connected to the first input of the third product block, the output of which is connected to the input of the second signaling block; in that each output (01.1) to (01.n) of the first memory (1) is connected to a corresponding derivative input (41.1) to (41.n) of the first derivative block (4), the zero input (42) of which is connected to the output (121) of the zeroing block (12) and the zeroing input (62) of the second derivative block (6), each derivative input (61.1) to (61.n) of which is connected to a corresponding output (02). .1) to (02.n) of the second memory and the inverted output (64) of the second derivative block (6) is connected to the third input (113) of the signaling product block (11), the second input (112) of which is connected to the output ( 103) of a second product block (10), the first input (101) of which is connected to the output (32) of the first summing block (3) and the second input (102) of the second product block (10) is connected to the output (52) of the second summing block (5) and further, the first input (111) of the signaling product block (11) is connected to the inverted output (44) of the first derivative block (4), the non-inverted output (43) of which is connected to the second input (82) of the first product block (8). ), wherein the non-inverted output (63) of the second derivative block (6) is connected to the second input (142) of the third product block (14).