CS266005B1 - Zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch - Google Patents

Abstract

Řešení se týká zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch. Při vybočení měřené veličiny ze stanovených mezí se tento stav zaznamenává do paměti jako porucha. Na odpovídajícím měřicím místě se porucha signalizuje místní signalizací a současně dálkovou signalizací, která je společná pro všechna měřicí místa. Dálkovou signalizaci lze odstavit, zatímco místní signalizace je v činnosti dokud porucha na odpovídajícím měřicím místě sama nezanikne, nebo pokud ji obsluha neodstraní. Protože derivační bloky slouží jako paměti nových poruch, mohou mít pamětové buňky v pamětích poruch jediný výstup. Zapojení se využije v regulační technice a u automatických přepínačů měřicích míst.

Description

Vynález se týká zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch pro automatické přepínače měřicích míst.

Jsou známé automatické přepínače měřicích míst, ve kterých se používají paměti s místní, zpravidla světelnou signalizací zaznamenaných poruch. Tato signalizace slouží k označení měřicích míst, na kterých měřená Veličina vybočila ze stanovených mezí. Tyto paměti jsou obvykle vybaveny také dálkovou signalizací, která zpravidla akusticky nebo světelně signalizuje každou do paměti nově zaznamenanou poruchu. Obsluha technologického zařízení přitom má možnost dálkovou signalizaci poruchy odstavit. Odstavení dálkové signalizace nesmí ovlivnit místní signalizaci poruch ani funkci paměti při zaznamenání nové poruchy. Automatický přepínač měřicích míst potom umožňuje použití jediného vyhodnocovacího přístroje ke sledování většího počtu měřicích míst. Nedostatkem známých zapojení je, že používají v bloku paměti poruch paměťové buňky s minimálně třemi samostatnými výstupy. Jeden výstup přitom slouží k vytvoření funkce součtu, druhý se používá pro ovládání místní světelné signalizace a třetí slouží ke spínání relé pro dálkovou signalizaci nově zaznamenaných poruch. To komplikuje zapojení pamětí a značně zužuje okruh součástek použitelných ve funkci pamětové buňky. .

Tyto nedostatky odstraňuje zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch podle vynálezu, u kterého je každý výstup první paměti spojen s odpovídajícím vstupem prvního součtového bloku, jehož výstup je spojen se vstupem prvního invertoru. Výstup prvního invertoru je spojen s prvním vstupem prvního součinového bloku, jehož výstup je spojen se vstupem prvního signalizačního bloku. Každý výstup druhé paměti je spojen s odpovídajícím vstupem druhého součtového bloku, jehož výstup je spojen se vstupem druhého invertoru. Výstup druhého invertoru je spojen s prvním vstupem třetího součinového bloku. Výstup třetího součinového bloku je spojen se vstupem druhého signalizačního bloku. Podstata vynálezu spočívá v tom, že každý výstup první paměti je také spojen s odpovídajícím derivačním vstupem prvního derivačního bloku, jehož nulovací vstup je spojen s výstupem nulovacího bloku. Neinvertovaný výstup prvního derivačního bloku je spojen s druhým vstupem prvního součinového bloku. Invertovaný výstup prvního derivačního bloku je spojen s prvním vstupem signalizačního součinového bloku, jehož druhý vstup je spojen s výstupem druhého součinového bloku. První vstup druhého součinového bloku je spojen s výstupem prvního součtového bloku a druhý vstup druhého součinového bloku je spojen s výstupem druhého součtového bloku. Každý výstup druhé paměti je také spojen s odpovídajícím vstupem druhého derivačního bloku, jehož nulovací vstup je spojen s výstupem nulovacího bloku. Neinvertovaný výstup druhého derivačního bloku je spojen s druhým vstupem třetího součinového bloku. Invertovaný výstup druhého derivačního bloku je spojen se třetím vstupem signalizačního součinového bloku.

Výhodou takto zapojených pamětí s místní a dálkovou signalizací zaznamenaných poruch je především to, že pro požadovanou funkci místní a dálkové signalizace a odstavení dálkové signalizace používá vždy jediný výstup odpovídající pamětové buňky. Toho se dosáhne použitím prvního a druhého derivačního bloku. Tím se umožní použít jako pamětové buňky například logické integrované obvody. Každý derivační blok zároveň pracuje jako pamět nových poruch. Jednoduchou logickou sítí lze potom snadno řídit oba signalizační bloky a signalizační součinový blok, signalizující odstavení dálkové signalizace.

Příklad uspořádání podle vynálezu je znázorněn na připojeném výkresu v blokovém schématu.

Jednotlivé bloky zapojení je možno charakterizovat takto. Obě paměti 1 a 2 jsou stejné bloky s pamětovými buňkami vytvořenými z klopných obvodů typu D. Každá pamětová buňka je doplněna místní světelnou signalizací vytvořenou z tranzistorů, odporů a svítivých diod. Slouží k zapamatování poruchového stavu na příslušném měřicím místě a k signalizaci zaznamenaného poruchového stavu. Oba součtové bloky 2 ^a A jsou stejné a jsou vytvořeny z invertorů s otevřeným kolektorem a odporů. Slouží k indikaci nenulového obsahu paměťových buněk v přiřazených pamětích 1 a 2. Oba derivační bloky 4 a 6 jsou stejné a jsou sestavené z odporů, z kondenzátorů, z diod, z tranzistorů, z invertorů a z klopných obvodů typu D. Slouží k zapamatování nově zaznamenaných poruch do přirazených pamětí 1 a 2 do doby než je odstavena jejich dálková signalizace. Oba invertory 7 a 13 jsou stejné a jsou v integrovaném provedení. Složení k negaci výstupů přiřazených součtových bloků 2 ^a 2· První součinový blok £ a třetí součinový blok 14 jsou stejné a jsou vytvořeny z hradel typu NAND. Slouží k řízení přiřazených signalizačních bloků 9 a 15 při dálkové signalizaci poruch a jejím odtavení. Oba signalizační bloky 2 ^a 15 jsou stejné a jsou vytvořeny z odporů, z kondenzátorů, z tranzistorů, z diod a ze signalizačních relé. Slouží k signalizaci nově zaznamenaných poruch do přiřazených pamětí 1 a 2. Druhý součinový blok 10 je z hradla typu NAND. Slouží k vytvoření signálu o nenulovém obsahu pamětí 1 a 2. Signalizační součinový blok 11 je vytvořen z diod, z odporů, z tranzistoru a ze svítivé diody. Slouží k indikaci odstavení dálkové signalizace zaznamenaných poruch v obou signalizačních blocích 2 ^a JJL· Nulovací blok 12 je vytvořen z odporu a z tlačítka. Slouží k vynulování obou derivačních bloků 4 a 6 pro odstavení dálkové signalizace zaznamenaných poruch.

Každý výstup 01.1 až 01.n první paměti 2 3^e spojen s odpovídajícím vstupem 31.1 až 31.n prvního součtového bloku 2· Výstup 32 prvního součtového bloku 2 j® spojen se vstupem 71 prvního invertorů 2· Výstup 72 prvního invertorů 2 3^e spojen s prvním vstupem 81 prvního součinového bloku 2· Výstup 83 prvního součinového bloku 2 3^e spojen se vstupem 91 prvního signalizačního bloku 2· Každý výstup 02.1 až 02.n druhé paměti 2 je spojen s odpovídajícím vstupem 51.1 až 51.n druhého součtového bloku 2· Výstup 52 druhého součtového bloku 5 je spojen se vstupem 131 druhého invertorů 13. Výstup 132 druhého invetoru 13 je spojen s prvním vstupem 141 třetího součinového bloku 14. Výstup 143 třetího součinového bloku 14 je spojen se vstupem 151 druhého signalizačního bloku 25· Každý výstup 01.1 až 01.n první paměti 2 3^e také spojen s odpovídajícím derivačním vstupem 41.1 až 41.n prvního derivačního bloku £. Nulovací vstup 42 prvního derivačního bloku 2 3^e spojen s výstupem 121 nulovacího bloku 12. Neinvertovaný výstup 43 prvního derivačního bloku 2 3® spojen s druhým vstupem 82 prvního součinového bloku 2· Invertovaný výstup 44 prvního derivačního bloku 2 3^e spojen s prvním vstupem 111 signalizačního součinového bloku 11. Druhý vstup 112 signalizačního součinového bloku 11 je spojen s výstupem 103 druhého součinového bloku 10. První vstup 101 druhého součinového bloku 10 je spojen s výstupem 22 prvního součtového bloku 2· Druhý výstup 102 druhého součinového bloku 10 je spojen s výstupem 52 druhého součtového bloku 2· Každý výstup 02.1 až 02.n druhé paměti 2 j® spojen s odpovídajícím vstupem 61.1 až 61.n druhého derivačního bloku 2· Nulovací vstup 62 druhého derivačního bloku 2 3^e spojen s výstupem 121 nulovacího bloku 22· Neinvertovaný výstup 63 druhého derivačního bloku 2 3^e spojen s druhým vstupem 142 třetího součinového bloku 14. Invertovaný výstup 64 druhého derivačního bloku 2 3® spojen se třetím vstupem 113 signalizačního součinového bloku 11.

Zařízení pracuje takto: V základním stavu není v první paměti 2 ani ^v druhé paměti 2 zaznamenána žádná porucha. Proto není aktivní žádný z prvků místní signalizace poruch, které odplňují každou paměťovou buňku ze kterých je první pamět 2 ^a druhá pamět 2 složena. Na každém výstupu 01.1 až 01.n první paměti 2 ^{a na} každém výstupu 02.1 až 02 .n druhé paměti 2 je logická nula. Na výstupu 32 prvního součotvého bloku 2 ^a na výstupu 52 druhého součtového bloku 2 3® logická jednička. Na výstupu 72 prvního invertorů 2 ^a na výstupu 132 druhého invertorů 13 je logická nula. Tento signál se přivede na první vstup 81 prvního součinového bloku 2' respektive na první vstup 141 třetího součinového bloku 22· Na výstupu 83 prvního součinového bloku 8 i na výstupu 143 třetího součinového bloku 14 je logická nula. To znamená, že ani první signalizační blok 9, ani druhý signalizační blok 15 není v aktivním stavu. Jestliže se alespoň do jedné pamětové buňky první paměti 2 nebo druhé paměti 2 zaznamená porucha, přejde do aktivního stavu příslušný prvek místní signalizace. Zároveň se na odpovídajícím výstupu 01.1 až 01.n první paměti 2' respektive na odpovídajícím výstupu 02.1 až 02.n druhé paměti 2 objeví logická jednička. Ta způsobí, že na výstupu 32 prvního součtového bloku 2/ respektive na výstupu 52 druhého součtového bloku 2 3® logická nula. Na výstupu 72 prvního invertorů 2/ respektive na výstupu 132 druhého invertorů 13 je logická jednička. Protože se současně objeví logická jednička i na neinvertujícím výstupu 43 první266005 ho derivačního bloku 2' respektive na neinvertujícím výstupu 63 prvního součinového bloku B, respektive na výstupu 143 třetího součinového bloku .14. První signalizační blok 9, respektive druhý signalizační blok 15 proto přejde do aktivního stavu. Současně je na invertovaném výstupu 44 prvního derivačního bloku 2» respektive na invertovaném výstupu 64 druhého derivačního bloku 6 logická nula a na výstupu 103 druhého součinového bloku 10 je logická jednička, takže signalizační součinový blok 11 není v aktivním stavu. První signalizační blok 2» respektive druhý signalizační blok 15 zůstane v aktivním stavu až do okamžiku dokud je obsah první paměti 2 nebo druhé paměti 2 nenulový, nebo do okamžiku, kdy se stiskne tlačítko pro odstavení dálkové signalizace, v nulovací bloku 12. Při stisknutí tohoto tlačítka se na výstupu 121 nulovacího bloku 12 objeví logická nula, která se přivede na nulovací vstup 42 prvního derivačního bloku 2 a na nulovací vstup 62 druhého derivačního bloku 2· Ti™ ^{se na} invertovaném výstupu 44 prvního derivačního bloku 2 ^a na invertovaném výstupu 64 druhého derivačního bloku 2 objeví logická jednička. Protože je nyní logická jednička na prvním vstupu 111, na druhém vstupu 112 i na třetím vstupu 113 signalizačního součinového bloku 21/ přejde signalizační prvek v tomto bloku do aktivního stavu. Stisknutím tlačítka v nulovacím bloku 12 se objeví současně na neinvertovaném výstupu 22 prvního derivačního bloku 2 ^{a na} neinvertovaném výstupu 63 druhého derivačního bloku 2 logická nula. Tato logická nula se převede na druhý vstup 82 prvního součinového bloku 2 a na druhý vstup 142 třetího součinového bloku 22· Logická nula je také na vstupu 91 prvního signalizačního bloku 2 ^{a na} vstupu 151 druhého signalizačního bloku 25.· Třm se uvedou oba signalizační bloky 9 a 15 do pasivního stavu. Tento stav se označuje jako odstavení dálkové signalizace. Stav odstavení dálkové signalizace se může ukončit bud nulovým obsahem všech paměEových buněk v první paměťi 2 ^a v druhé paměti 2, nebo zaznamenáním nové poruchy do libovolné paměEové buňky jedné z obou pamětí 2 ^a 2·

Vynálezu se využije v regulační technice u automatických přepínačů měřicích míst.

Claims (1)

1. Zapojení pamětí s místní a dálkovou signalizací zaznamenaných poruch, u kterého je každý výstup první paměti spojen s odpovídajícím vstupem prvního součtového bloku, jehož výstup je spojen se vstupem prvního invertoru, jehož výstup je spojen s prvním vstupem prvního součinového bloku, jehož výstup je spojen se vstupem prvního signalizačního bloku a každý výstup druhé paměti je spojen s odpovídajícím vstupem druhého součtového bloku, jehož výstup je spojen se vstupem druhého invertoru, jehož výstup je spojen s prvním vstupem třetího součinového bloku, jehož výstup je spojen se vstupem druhého signalizačního bloku, vyznačující se tím, že každý výstup (01.1) až (01.n) první paměti (1) je spojen s odpovídajícím derivačním vstupem (41.1) až (41.n) prvního derivačního bloku (4), jehož nulovací vstup (42) je spojen s výstupem (121) nulovacího bloku (12) a s nulovacím vstupem (62) druhého derivačního bloku (6), jehož každý derivační vstup (61.1) až (61.n) je spojen s odpovídajícím výstupem (02.1) až (02.n) druhé paměti a invertovaný výstup (64) druhého derivačního bloku (6) je spojen se třetím vstupem (113) signalizačního součinového bloku (11), jehož druhý vstup (112), je spojen s výstupem (103) druhého součinového bloku (10), jehož první vstup (101) je spojen s výstupem (32) prvního součtového bloku (3) a druhý vstup (102) druhého součinového bloku (10) je spojen s výstupem (52) druhého součtového bloku (5) a dále je první vstup (111) signalizačního součinového bloku (11) spojen s invertovaným výstupem (44) prvního derivačního bloku (4), jehož neinvertovaný výstup (43) je spojen s druhým vstupem (82) prvního součinového bloku (8), přičemž neinvertovaný výstup (63) druhého derivačního bloku (6) je spojen s druhým vstupem (142) třetího součinového bloku (14).