CS265677B1 - Control panel operator wiring - Google Patents
Control panel operator wiring Download PDFInfo
- Publication number
- CS265677B1 CS265677B1 CS878634A CS863487A CS265677B1 CS 265677 B1 CS265677 B1 CS 265677B1 CS 878634 A CS878634 A CS 878634A CS 863487 A CS863487 A CS 863487A CS 265677 B1 CS265677 B1 CS 265677B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- priority
- input
- command queue
- panels
- memory
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Abstract
Řešením je zapojení panelů ob-; sluhy řídicího systému a spadá do oboru řídicích systémů obráběcích strojů. Podstatou je propojení výstupů libovolného množství panelů se vstupy dekodéru priorit, jehož dva výstupy jsou spojeny jednak se vstupem paměti fronty bezprioritních povelů, jednak se vstujoem paměti fronty prioritních povelů. Výstupy těchto dvou pamětí jsou připojeny na řídicí systém.The solution is to connect the control system's operator panels and it falls into the field of machine tool control systems. The essence is to connect the outputs of any number of panels to the inputs of a priority decoder, whose two outputs are connected to the input of the non-priority command queue memory and the input of the priority command queue memory. The outputs of these two memories are connected to the control system.
Description
Vynález se týká zapojeni panelů obsluhy řídicího systému a spadá do oboru řídicích systémů obráběcích strojů.The present invention relates to the control panel operator wiring and is within the scope of machine tool control systems.
U obráběcích strojů, zejména u větších provedeni, se vyskytuje často požadavek použiti více ovládacích panelů řídicího systému. Použitím vice panelů vzniká riziko příchodu více povelů do systému z různých panelů najednou. Tim dochází ke kolizi povelu, kterou je nutno řešit. Tato kolize je u některých systémů řešena jednoduše zákazem obsluhy vice panelů najednou, to ovšem nevylučuje případ, kdy panely periodiky hlásí svoji činnost v rámci průběžného testu systému za provozu. Pak je pravděpodbnost kolize omezena. Jiným řešením je možnost panely postupně periodicky uvolňovat a zjišfovat, zda mají připraven povel, či nikoliv. Zapojeni panelu musi být ovšem v tomto případě řešeno tak, aby vydaly povel až na požádáni systémů, což zahrnuje též nutnost možnosti tvořeni front povelu v každém panelu.In machine tools, especially in larger designs, there is often a requirement to use multiple control panels of the control system. Using multiple panels creates the risk of multiple commands entering the system from different panels at the same time. This leads to a collision of the command to be solved. For some systems, this collision is solved simply by prohibiting the operation of multiple panels at the same time, but this does not exclude the case that periodic panels report their activity as part of a continuous system test during operation. Then, the likelihood of a collision is limited. Another solution is the possibility of gradually releasing the panels periodically and finding out whether they have a command ready or not. However, the panel wiring must in this case be designed to give the command only upon request of the systems, which also includes the need to create command queues in each panel.
Uvedené nedostatky odstraňuje zapojeni podle vynálezu, jehož podstata spočivá v tom, že první, druhý až n tý vstup dekodéru priorit jsou po řadě spojeny s výstupy prvniho, druhého až n tého panelu obsluhy. Prvni výstup dekodéru priorit je připojen na vstup paměti fronty bezprioritnich povelů a druhý výstup dekodéru priorit je připojen na vstup paměti fronty prioritních povelů. Výstup paměti fronty bezprioritnich povelů je spojen s prvním vstupem řídicího systému a výstup paměti fronty prioritních povelů je spojen s druhým vstupem řídicího systému.These drawbacks are overcome by the circuitry according to the invention, characterized in that the first, second to nth priority decoder inputs are connected in turn to the outputs of the first, second to nth operator panels. The first priority decoder output is connected to the priority command queue memory input and the second priority decoder output is connected to the priority command queue memory input. The priority command queue memory output is coupled to the first control system input and the priority command queue memory output is coupled to the second control system input.
Výhoda zapojeni spočivá v tom,že umožňuje přijimat povely od panelů v libovolném okamžiku a řadit je podle priority do fronty, čitnž je odstraněn výskyt kolize povelů a současně zjednodušeno zapojeni panelů.The advantage of wiring is that it allows to receive commands from the panels at any time and to prioritize them in a queue, thus eliminating the occurrence of a collision of commands while simplifying the wiring of the panels.
Přiklad zapojeni dle vynálezu je na připojeném výkresu, znázorňuj icim blokové schezma zapojeni:An example of a wiring according to the invention is shown in the attached drawing, showing the block diagram of the wiring:
vstupy 51, 52 až 5N dekodéru 5. priorit jsou po řadě spojeny s výstupy 101, 201 až N01 n tého N. panelu obsluhy. Prvni výstup 501 dekodéru 5_ priorit je připojen na vstup 61 paměti 6, fronty bezprioritnich povelů a druhý výstup 502 dekodéru 5. priorit je připojen na vstup 71 paměti 7 fronty prioritních povelů. Výstup 601 paměti 6_ fronty bezprioritnich povelů je spojen s prv nim vstupem 81 řidiciho systému 8, jehož druhý vstup 82 je připothe inputs 51, 52 to 5N of the 5th priority decoder are connected in series to the outputs 101, 201 to N01 of the nth operator panel. The first output 501 of the priority decoder 5 is connected to the input 61 of the priority order queue 6 and the second output 502 of the priority decoder 5 is connected to the input 71 of the priority command queue memory 7. The output 601 of the priority command queue memory 6 is coupled to the first input 81 of the control system 8, the second input 82 of which is
265 677 jen na výstup 701 paměti 7 fronty prioritních povelů.265 677 only to output 701 memory of 7 priority command queues.
Povely z prvního i až n tého JN panelu obsluhy přicházejí asynchronně bez omezeni do dekodéru 5. priorit. V tomto dekodéru 5_ priorit jsou povely rozděleny podle důležitosti na prioritní - např. STOP - a bezprioritní a jsou dále předávány podle jejich priority do paměti 6, fronty bezprioritních povelů nebo do paměti 7, fronty prioritních povelů tak, jak jsou jednotlivými panely vydávány. Z paměti 6. fronty bezprioritnich povelů a fronty 7 prioritních povelů jsou povely vydávány na žádost systému, přičemž prioritní povely mají přednost. Tímto řešením je zajištěno, že prioritní povel nemusí čekat na odbaveni povelů neprioritnich a současně je dosaženo zjednodušeni zapojeni panelů, neboť jednotlivé panely nemusi být vybaveny čekacími obvody ani frontami.Commands from the first i to n th operator panel arrive asynchronously without limitation to the 5th priority decoder. In this priority decoder 5, the commands are prioritized - e.g., STOP - and priority, and are further passed according to their priority to memory 6, priority order queue or memory 7, priority command queue as issued by each panel. From the memory of the 6 priority priority queue and 7 priority command queue, commands are issued at the request of the system, with priority commands having priority. This solution ensures that the priority command does not have to wait for non-priority commands to be handled and at the same time simplifies the wiring of the panels, since individual panels do not have to be equipped with waiting circuits or queues.
Využiti přichází v úvahu v systémech pro řízení kopírovacích strojů.Use is possible in systems for copier control.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS878634A CS265677B1 (en) | 1987-11-27 | 1987-11-27 | Control panel operator wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS878634A CS265677B1 (en) | 1987-11-27 | 1987-11-27 | Control panel operator wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS863487A1 CS863487A1 (en) | 1989-02-10 |
| CS265677B1 true CS265677B1 (en) | 1989-11-14 |
Family
ID=5437174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS878634A CS265677B1 (en) | 1987-11-27 | 1987-11-27 | Control panel operator wiring |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS265677B1 (en) |
-
1987
- 1987-11-27 CS CS878634A patent/CS265677B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS863487A1 (en) | 1989-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012409A (en) | Operating system for a multi-tasking operating environment | |
| EP0235977A2 (en) | Bi-directional databus system for supporting superposition of vector and scalar operations in a computer | |
| Merabet | Synchronization of operations in a flexible manufacturing cell: the Petri net approach | |
| EP0028631A1 (en) | FIRST INQUIRY, FIRST TREATED SYSTEM ELEMENT ASSOCIATOR. | |
| Chawla et al. | Simultaneous dispatching and scheduling of multi-load AGVs in FMS-A simulation study | |
| US5627745A (en) | Parallel processing in a multitasking industrial controller | |
| US4456951A (en) | Numerical machine tool control | |
| Shin et al. | Intertask communications in an integrated multirobot system | |
| US5758139A (en) | Control chains for controlling data flow in interlocked data path circuits | |
| CS265677B1 (en) | Control panel operator wiring | |
| US12259714B2 (en) | Cell controller | |
| EP0274339A2 (en) | Event driven executive | |
| Feldmann et al. | Modularised, distributed real-time control of flexible production cells, using petri nets | |
| US4009468A (en) | Logic network for programmable data concentrator | |
| US5799205A (en) | Transfer system for data exchange using two active central processing units directly connected together parallel to serial system bus directly connecting CPUs to dispersed devices | |
| US4473785A (en) | Numerical control unit | |
| EP0422244A1 (en) | Numerical controller | |
| RU2018945C1 (en) | Unit for choosing direction of exchange of decentralized computer system | |
| EP0293616A2 (en) | Dynamic switch with task allocation capability | |
| RU2027219C1 (en) | Device for distributing tasks by processor | |
| GB1593762A (en) | Transceiver circuits | |
| CS257023B1 (en) | Control system organizational module wiring | |
| KR930007049B1 (en) | Address bus arbitrator of multiprocessor system | |
| JPS6312001A (en) | Programmable controller for numerical controller | |
| RU2029360C1 (en) | Commutation unit for uniform computational system |